JPH04291739A - バーンイン装置 - Google Patents

バーンイン装置

Info

Publication number
JPH04291739A
JPH04291739A JP3056881A JP5688191A JPH04291739A JP H04291739 A JPH04291739 A JP H04291739A JP 3056881 A JP3056881 A JP 3056881A JP 5688191 A JP5688191 A JP 5688191A JP H04291739 A JPH04291739 A JP H04291739A
Authority
JP
Japan
Prior art keywords
burn
signal
supply means
board
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3056881A
Other languages
English (en)
Inventor
Yasukazu Chiba
千葉 靖一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3056881A priority Critical patent/JPH04291739A/ja
Publication of JPH04291739A publication Critical patent/JPH04291739A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】(目次) ・産業上の利用分野 ・従来の技術(図5,図6) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 (1)第1の実施例(図1〜図4) (2)第2の実施例 ・発明の効果
【0002】
【産業上の利用分野】本発明は、バーンイン装置に関し
、より詳しくは、多品種、かつ同一の外部リード数及び
配置を有するランダムロジックLSI等のスクリーニン
グ等を行うためのバーンイン装置に関する。
【0003】近年、ゲートアレイ等ランダムロジックL
SIにおいては、出荷時のスクリーニングでは、バイア
スを印加しないで高温放置する試験の外に、電気信号を
印加して実動作に近い状態で加速試験を行う、所謂ダイ
ナミック動作試験を行う場合がある。
【0004】また、同一のパッケージに配線のみを変え
た同一のチップを入れることが多いので、同一の外部リ
ード数及び配置を有する異品種の場合、対応する外部リ
ードの機能が異なっている。このため、品種毎に異なる
バーンインボードを用意する必要があり、また、品種に
よっては試験されるLSIへの動作用信号を印加するの
に異なる信号発生器が必要な場合もある。このため、試
験コストの上昇を招くとともに、注意深い管理や手間を
要し、管理上のミスも多くなるので、バーンインボード
や信号発生器の標準化が望まれている。
【0005】
【従来の技術】図3(a)はバーンイン装置の全体の構
成図で、被試験LSIが搭載されるバーンインボード1
と、LSIへの信号供給手段2と、LSIへのVDD 
の供給のための電源3と、LSIの接地4とからなる。
【0006】図4及び図6は、それぞれ従来例のバーン
インボード及び信号供給手段の詳細な構成についての説
明図である。図4において、1はバーンインボードで、
試験されるLSI5a〜5tを搭載するための複数のソ
ケット6a〜6tが多数並べられ、ソケット6a〜6t
の端子Ta(2) 〜 Ta(n−1),…,Tt(2
) 〜 Tt(n−1)には信号供給手段2としての信
号発生器の出力端子S(1)〜S(m)からの配線14
がソケット6a〜6t毎に並列に接続され、かつ端子T
a(1) ,…,Tt(1) /Ta(n) ,…, 
Tt(n)にはそれぞれ電源3/接地4からの配線14
が接続されている。
【0007】即ち、図3(b)に示すように、通常、L
SI5a〜5tは、LSI5a〜5tを駆動するために
入力される信号を導く入力用外部リード、及び駆動して
いるLSIに信号を加えて取り出すための出力用外部リ
ードからなる信号リードLS(1) 〜LS(m) 、
電源3により供給される電流/電圧をLSI5aに導く
電源リードLD(1) 、LSI5aの各素子の共通部
を接地する接地リードLD(2) を有している。しか
も、外形上、外部リードLD(1) ,LS(1) 〜
LS(m) ,LD(2) の数及び配置が同じでも、
品種によって対応する外部リードLD(1) ,LS(
1) 〜LS(m) ,LD(2) の機能(入力用,
出力用等)が異なっている。
【0008】従って、バーンインを行う場合、図5に示
すように、信号供給手段2の出力端子S(1)〜S(m
)からの配線14は入力用外部リード及び出力用外部リ
ードに正確に対応するように各ソケット6a〜6t毎に
並列に接続されている。そうでないと、信号供給手段2
とLSI5a〜5t出力との間又はLSI5a〜5t出
力同士の間で電流の配分が異なってくるという、所謂競
合が発生し、LSI5a〜5tの破壊等が生じる。また
、外部リードLD(1),LS(1) 〜LS(m) 
,LD(2) 、特に信号リードLS(1) 〜LS(
m) の機能に対応して異なる信号を出力する信号供給
手段が必要となる。なお、マイクロプロセッサの場合に
は入出力が共通になっているので、対応する別の信号供
給手段,別のバーンインボードが必要になる。
【0009】このようなバーンインボード1及び信号供
給手段2を用いて所謂ダイナミック動作試験を行う場合
、次のようにする。なお、LSI5a〜5t内の各素子
は絶縁ゲート電界効果トランジスタ(MIST)である
とする。
【0010】まず、同一の外部リードLD(1) ,L
S(1) 〜LS(m) ,LD(2) の数及び配置
を有する、同一の品種のLSI5a〜5tをソケット6
a〜6tに差し込んだ後、バーンインボード1全体を温
度125 ℃の恒温槽に入れる。
【0011】次いで、電源リードLD(1) に接続さ
れた電源3をオンした後、信号供給手段2により各LS
I5a〜5tの入力用外部リードに約5Vのパルス状の
電圧を印加して素子を駆動させるとともに、出力用外部
リードに数mAの電流が流れるようにパルス状の電圧を
印加する。そして、この状態を所定の時間保持した後、
恒温槽からバーンインボード1を取り出す。次いで、各
LSI5a〜5tをバーンインボード1から取り外した
後、それぞれ特性試験を行い、不良になったLSIを棄
却する。
【0012】このようにして次々にスクリーニングを行
う。なお、同一の品種については同一のバーンインボー
ド1及び信号供給手段2を用いることができる。
【0013】次に、異なる品種のLSIについてダイナ
ミック動作試験によるスクリーニングを行う場合には、
同一の外部リードの数及び配置を有していても対応する
外部リードの機能が異なっているので、別のバーンイン
ボードや別の信号供給手段を用いて行うことになる。
【0014】
【発明が解決しようとする課題】以上のように、ダイナ
ミック動作試験によるスクリーニングを行う場合には、
異品種のLSIについては別のバーンインボード及び信
号供給手段を用いる必要がある。このため、品種が増え
てくると、品種の数だけバーンインボード及び信号供給
手段が必要となり、試験コストの上昇を招くとともに、
注意深い管理や手間を要し、管理ミスも多くなるという
問題がある。
【0015】本発明は、かかる従来の問題点に鑑みてな
されたもので、異品種であって、対応する外部リードの
機能が互いに異なる場合でも同一のバーンインボードを
用いてバーンインを行うことが可能なバーンイン装置を
提供することを目的とするものである。
【0016】
【課題を解決するための手段】上記課題は、第1に、半
導体集積回路装置に信号電圧又は信号電流を導く複数の
信号リード及び1以上の電源リードに対応する複数の端
子を有し、前記信号リード及び電源リードと前記端子と
が接触した状態で前記半導体集積回路装置が載置される
複数の載置手段を設けたバーンインボードと、前記複数
の載置手段に載置された半導体集積回路装置の信号リー
ドに信号電圧又は信号電流を供給する信号供給手段とを
有するバーンイン装置であって、前記信号リードに対応
する端子と前記信号供給手段とは、前記各載置手段毎に
並列に、かつバーンインボード上に設けられた抵抗器を
介して電気的に接続されていることを特徴とするバーン
イン装置によって達成され、第2に、前記信号供給手段
は順序回路を用いて信号を発生する手段であることを特
徴とする第1の発明に記載のバーンイン装置によって達
成される。
【0017】
【作用】本発明のバーンイン装置においては、信号リー
ドに対応する端子と信号供給手段とは、各載置手段毎に
並列に、かつ抵抗器を介して信号電圧又は信号電流を供
給することができるように電気的に接続されている。
【0018】従って、各半導体集積回路装置毎に並列に
、かつ各半導体集積回路装置の信号リードに抵抗器を介
して信号供給手段により信号電圧又は信号電流を供給す
ることができる。
【0019】これにより、例えば半導体集積回路装置が
MISトランジスタからなるロジック回路を有する場合
、信号供給手段により各端子に信号電圧/電流を供給す
ることによりゲート入力には電圧が印加され、ロジック
回路の出力には抵抗器により制限された電流が流れる。 このため、電流の配分の不均一は生じにくいので、半導
体集積回路装置の出力同士、又は半導体集積回路装置の
出力と信号供給手段の出力との間で競合が生じない。従
って、従来のように半導体集積回路装置の外部リードの
機能(入力,出力等)に対応した信号電圧又は信号電流
を供給する必要がなく、大きさの等しい信号電圧又は信
号電流を供給することができる。これにより、異品種で
あって、対応する外部リードの機能が互いに異なる場合
でも同一のバーンインボードを用い、かつ同一の信号供
給手段、例えば順序回路により信号を発生する手段を用
いてバーンインを行うことができる。
【0020】
【実施例】図3(a)は、本発明の実施例のバーンイン
装置の全体の構成図で、被試験LSIが搭載されるバー
ンインボード7と、LSIへの信号供給手段8と、LS
IへのVDD の供給のための電源9と、LSIの接地
10とからなる。
【0021】図4及び図2は、それぞれバーンインボー
ド7及び信号供給手段2の詳細な構成についての説明図
である。図4において、7はバーンインボードで、試験
されるLSI11a〜11tを搭載するための複数のソ
ケット12a〜12tが多数並べられ、ソケット12a
〜12tの端子Ta(2) 〜 Ta(n−1),…,
Tt(2) 〜 Tt(n−1)には信号供給手段8と
してのバイナリカウンタの出力端子S(1)〜S(m)
からの配線13がソケット12a〜12t毎に並列に接
続され、かつ端子Ta(1) ,…,Tt(1) /T
a(n) ,…, Tt(n)にはそれぞれ電源9/接
地10からの配線13が接続されている。
【0022】即ち、図3(b)に示すように、通常、L
SI11a〜11tは、LSI11a〜11tを駆動す
るために入力される信号を導く入力用外部リード、及び
駆動しているLSIに信号を加えて取り出すための出力
用外部リードからなる信号リードLS(1) 〜LS(
m) 、電源9により供給される電流/電圧をLSI1
1aに導く電源リードLD(1) 、LSI11aの各
素子の共通部を接地する接地リードLD(2) を有し
ている。しかも、外形上、外部リードLD(1) ,L
S(1) 〜LS(m) ,LD(2) の数及び配置
が同じでも、品種によって対応する外部リードLD(1
) ,LS(1) 〜LS(m) ,LD(2) の機
能(入力用,出力用等)が異なっている。
【0023】図1は、LSIが搭載されたバーンインボ
ード7とその接続状態の詳細を示す構成図である。図中
符号12a〜12tはバーンインボード7に設置された
複数のソケット(載置手段)で、これらのソケット12
a〜12tにはLSI11a〜11tが載置される。そ
して、LSI11a〜11tの外部リードLD(1) 
,LS(1) 〜LS(m) ,LD(2) に対応し
、かつこれらの外部リードリードLD(1) ,LS(
1) 〜LS(m) ,LD(2)と接触する複数の端
子Ta(1) 〜Ta(n) ,…,Tt(1) 〜T
t(n) が出ている。なお、各ソケット11a〜11
tの端子のうちTa(1) ,…, Tt(1) は直
流電源8と接続され、VDD が供給される電源用の端
子、Ta(n) ,…, Tt(n) は接地用の端子
となっている。また、8はバーンインボード7上のLS
I11a〜11tに信号を送る信号供給手段で、図2に
詳細を示すように、順序回路による信号発生器、例えば
バイナリカウンタからなり、クロックパルス(CK)に
従って或いは所定の周期で信号電圧又は信号電流を出力
する。13はLSI11a〜11tの信号リードLS(
1) 〜LS(m) と対応するソケット12a〜12
tの端子Ta(2) 〜Ta(n−1) ,…,Tt(
2) 〜Tt(n−1) と信号供給手段8との間を、
各ソケット12a〜12t毎に並列に、かつ抵抗器Ra
(2) 〜Ra(n−1) ,…,Rt(2) 〜Rt
(n−1) を介して信号電圧又は信号電流を供給する
ことができるように電気的に接続されている配線である
【0024】以上のように、本発明の実施例のバーンイ
ン装置においては、図1に示すように、信号リードLS
(1) 〜LS(m) に対応する端子Ta(2) 〜
Ta(n−1) ,…,Tt(2) 〜Tt(n−1)
 と信号供給手段8とは、各ソケット12a〜12t毎
に並列に、かつ抵抗器Ra(2) 〜Ra(n−1) 
,…,Rt(2) 〜Rt(n−1) を介して信号電
圧/電流を供給することができるように電気的に接続さ
れている。なお、図1の場合、電源用の端子Ta(1)
 ,…, Tt(1) 、及び接地用の端子Ta(n)
 ,…, Tt(n) にも抵抗器Ra(1) ,…,
Rt(1) 、及びRa(n) ,…,Rt(n) が
接続されている。この様にしても支障はないが、信号用
の端子Ta(2) 〜Ta(n−1) ,…,Tt(2
) 〜Tt(n−1) と、電源用の端子Ta(1) 
,…, Tt(1) と、接地用の端子Ta(n) ,
…, Tt(n) とはそれぞれ区別して信号供給手段
8,電源9,接地10への接続が必要がある。
【0025】従って、例えばLSI11a〜11tがM
ISトランジスタからなるロジック回路を有する場合、
信号供給手段7により各端子Ta(1) 〜Ta(n)
 ,…,Tt(1) 〜Tt(n) に信号電圧/電流
を供給することによりゲート入力には電圧が印加され、
ロジック回路の出力には抵抗器Ra(2) ,…,Ra
(n−1) ,…,Rt(2) ,又はRt(n−1)
 により制限された電流が流れる。このため、電流の配
分の不均一は生じにくいので、LSI11a〜11tの
出力同士、又はLSI11a〜11tの出力と信号供給
手段8の出力との間で競合が生じない。従って、従来の
ようにLSI11a〜11tの外部リードLD(1) 
,LS(1) 〜LS(m) ,LD(2) の機能(
入力,出力等)に対応した信号電圧/電流を供給する必
要がなく、大きさの等しい信号電圧/電流を供給するこ
とができる。これにより、異品種であって、対応する外
部リードLD(1) ,LS(1)〜LS(m) ,L
D(2) の機能が互いに異なる場合でも同一のバーン
インボード7を用い、かつ同一の信号供給手段7、例え
ば順序回路を用いて信号を発生する手段、特にCRCコ
ード発生器又はバイナリカウンタを用いてバーンインを
行うことができる。
【0026】次に、上記のバーンインボード7及び信号
供給手段8を用いて所謂ダイナミック動作試験を行うバ
ーンイン方法について説明する。なお、LSI11a〜
11tはMISトランジスタからなるロジック回路を有
するとする。
【0027】まず、同一の外部リードLD(1) ,L
S(1) 〜LS(m) ,LD(2) 数及び配置を
有する、同一の品種のLSI11a〜11tをソケット
12a〜12tに差し込んだ後、バーンインボード7全
体を温度125 ℃の恒温槽に入れる。
【0028】次いで、電源リードLD(1) に接続さ
れた電源9をオンした後、各LSI11a〜11tの出
力用外部リードLS(1) ,…,又はLS(m) に
2mAの電流が流れるように設定された約2.5 kΩ
の抵抗器Ra(2) ,…,Ra(n−1) ,…,R
t(2) ,…,Rt(n−1) を介して信号供給手
段8により約5Vのパルス状の電圧を印加する。なお、
電源用の端子Ta(1) ,…, Tt(1) と、接
地用の端子Ta(n) ,…, Tt(n) に接続さ
れた抵抗器Ra(1) ,…,Rt(1) 、及びRa
(n) ,…,Rt(n) も同じく約2.5 kΩと
してある。このとき、信号供給手段8からはクロックパ
ルス(CK)に従って或いは所定の周期で信号電圧/電
流が出力される。従って、信号供給手段8により各端子
Ta(2) 〜Ta(n−1) ,…,Tt(2) 〜
Tt(n−1) に信号電圧/電流を供給することによ
りゲート入力には電圧が印加され、ロジック回路の出力
には抵抗器Ra(2) 〜Ra(n−1) ,…,Rt
(2) 〜Rt(n−1) により制限された電流が流
れる。 このため、電流の配分の不均一は生じにくいので、LS
I11a〜11tの出力同士、又はLSI11a〜11
tの出力と信号供給手段8の出力との間で競合が生じな
い。
【0029】そして、この状態を所定の時間保持した後
、バーンインボード7を取り出す。次いで、各LSI1
1a〜11tをバーンインボード7から取り外した後、
それぞれ特性試験を行い、不良になったLSIを棄却す
る。
【0030】このようにして次々にスクリーニングを行
う。なお、同一の品種については同一のバーンインボー
ド7及び信号供給手段8を用いることができる。
【0031】次に、異なる品種のLSIについてダイナ
ミック動作試験によるスクリーニングを行う場合にも、
同一の外部リードLD(1) ,LS(1) 〜LS(
m) ,LD(2) の数及び配置を有していれば、対
応する外部リードLD(1) ,LS(1) 〜LS(
m) ,LD(2) の機能が異なっていても、同じバ
ーンインボード7及び信号供給手段8を用いて行うこと
ができる。
【0032】以上のように、本発明の実施例のバーンイ
ン装置を用いたバーンイン方法においては、各LSI1
1a〜11t毎に並列に、かつ各LSI11a〜11t
の信号用外部リードLS(2) 〜LS(m) に抵抗
器Ra(2) 〜Ra(n−1) ,…,Rt(2) 
〜Rt(n−1) を介して信号供給手段8により信号
電圧/電流を供給している。
【0033】従って、例えばLSI11a〜11tがM
ISトランジスタからなるロジック回路を有する場合、
信号供給手段8により各端子Ta(2) 〜Ta(n−
1) ,…,Tt(2) 〜Tt(n−1)に信号電圧
/電流を供給することによりゲート入力には電圧が印加
され、ロジック回路の出力には抵抗器Ra(2) 〜R
a(n−1) ,…,Rt(2) 〜Rt(n−1) 
により制限された電流が流れる。このため、電流の配分
の不均一は生じにくいので、LSI11a〜11tの出
力同士、又はLSI11a〜11tの出力と信号供給手
段8の出力との間で競合が生じない。従って、従来のよ
うにLSI11a〜11tの外部リードLS(1) 〜
LS(m) の機能(入力,出力等)に対応した信号電
圧/電流を供給する必要がなく、大きさの等しい信号電
圧/電流を供給することができる。これにより、異品種
であって、対応する外部リードLS(1) 〜LS(m
) の機能が互いに異なる場合でも同一のバーンインボ
ード7を用い、かつ同一の信号供給手段8、特にCRC
コード発生器又はバイナリカウンタ等、順序回路による
信号発生器を用いてダイナミック動作バーンインを行う
ことができる。
【0034】
【発明の効果】以上のように、本発明のバーンイン装置
においては、信号リードに対応する端子と信号供給手段
とは、各載置手段毎に並列に、かつ抵抗器を介して信号
電圧又は信号電流を供給することができるように電気的
に接続されている。
【0035】これにより、各半導体集積回路装置毎に並
列に、かつ各半導体集積回路装置の信号リードに抵抗器
を介して信号供給手段により信号電圧又は信号電流を供
給することができる。
【0036】従って、半導体集積回路装置の出力同士、
又は半導体集積回路装置の出力と信号供給手段の出力と
の間で抵抗により制限された電流が流れるので、半導体
集積回路装置の出力同士、又は半導体集積回路装置の出
力と信号供給手段の出力との間で競合が生じない。
【0037】このため、従来のように半導体集積回路装
置の外部リードの機能(入力,出力等)に対応した信号
電圧/電流を供給する必要がないので、異品種であって
、対応する外部リードの機能が互いに異なる場合でも同
一のバーンインボードを用い、かつ同一の信号供給手段
、特にCRCコード発生器又はバイナリカウンタ等、順
序回路による信号発生器を用いてダイナミック動作バー
ンインを行うことができる。これにより、バーンインボ
ードの標準化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施例のバーンイン装置について説明
する構成図である。
【図2】本発明の実施例のバーンイン装置に用いられる
信号供給手段の詳細について説明する図である。
【図3】バーンイン装置の構成及び被試験LSIについ
て説明する図である。
【図4】バーンインボードについて説明する構成図であ
る。
【図5】従来例のバーンイン装置について説明する構成
図である。
【図6】従来例のバーンイン装置に用いられる信号供給
手段の詳細について説明する図である。
【符号の説明】
1,7  バーンインボード、 2,8  信号供給手段、 3,9  電源、 4,10  接地、 5a〜5t,11a〜11t   LSI(半導体集積
回路装置)、 6a〜6t,12a〜12t   ソケット(載置手段
)、LD(1)   電源リード、 LS(1) 〜LS(m)   信号リード、LD(2
)   接地リード(電源リード)、Ra(1) 〜R
a(n) ,…,Rt(1) 〜Rt(n)   抵抗
器、Ta(1) 〜Ta(n) ,…,Tt(1) 〜
Tt(n)   端子。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体集積回路装置に信号電圧又は信
    号電流を導く複数の信号リード及び1以上の電源リード
    に対応する複数の端子を有し、前記信号リード及び電源
    リードと前記端子とが接触した状態で前記半導体集積回
    路装置が載置される複数の載置手段を設けたバーンイン
    ボードと、前記複数の載置手段に載置された半導体集積
    回路装置の信号リードに前記信号電圧又は信号電流を供
    給する信号供給手段とを有するバーンイン装置であって
    、前記信号リードに対応する端子と前記信号供給手段と
    は、前記各載置手段毎に並列に、かつバーンインボード
    上に設けられた抵抗器を介して電気的に接続されている
    ことを特徴とするバーンイン装置。
  2. 【請求項2】  前記信号供給手段は順序回路を用いて
    信号を発生する手段であることを特徴とする請求項1記
    載のバーンイン装置。
JP3056881A 1991-03-20 1991-03-20 バーンイン装置 Withdrawn JPH04291739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3056881A JPH04291739A (ja) 1991-03-20 1991-03-20 バーンイン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3056881A JPH04291739A (ja) 1991-03-20 1991-03-20 バーンイン装置

Publications (1)

Publication Number Publication Date
JPH04291739A true JPH04291739A (ja) 1992-10-15

Family

ID=13039761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3056881A Withdrawn JPH04291739A (ja) 1991-03-20 1991-03-20 バーンイン装置

Country Status (1)

Country Link
JP (1) JPH04291739A (ja)

Similar Documents

Publication Publication Date Title
EP0351911B1 (en) Method and device for testing multiple power supply connections of an integrated circuit on a printed-circuit board
WO1996013731A1 (en) Semiconductor test chip with on-wafer switching matrix
KR100192575B1 (ko) 유니버셜 번-인 보오드
US5127008A (en) Integrated circuit driver inhibit control test method
JPH04291739A (ja) バーンイン装置
JP3483130B2 (ja) 集積回路の検査方法
US6442718B1 (en) Memory module test system with reduced driver output impedance
JPH02118470A (ja) バーンイン装置
JPH0587889A (ja) 半導体回路素子とその試験処理方法
JPH11121566A (ja) 半導体集積回路装置
JPH0282634A (ja) テープキャリア
EP4360127A1 (en) Apparatus and method for setting a precise voltage on test circuits
JPH04298900A (ja) 半導体メモリ装置
JP3674052B2 (ja) Icウェハおよびそれを用いたバーンイン方法
JP2647209B2 (ja) 電気回路の試験方法
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
KR100223967B1 (ko) 반도체장치 테스트 지그(jig)
JPS60113165A (ja) 半導体素子のバ−ンイン装置
JPH04122869A (ja) 半導体集積回路のバーン・イン試験装置及び試験方法
JPH0637159A (ja) 半導体素子の選別方法
JPH05315340A (ja) 集積回路装置およびその検査方法
JPH0789139B2 (ja) バーン−イン試験装置
JPH04372883A (ja) テープキャリアパッケージ実装半導体装置のテスト回路
JPS61243371A (ja) ドライブ回路装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514