KR100505661B1 - 반도체 테스트 장치 및 그 구동방법 - Google Patents

반도체 테스트 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100505661B1
KR100505661B1 KR10-2002-0081740A KR20020081740A KR100505661B1 KR 100505661 B1 KR100505661 B1 KR 100505661B1 KR 20020081740 A KR20020081740 A KR 20020081740A KR 100505661 B1 KR100505661 B1 KR 100505661B1
Authority
KR
South Korea
Prior art keywords
logic
tester
analog
semiconductor package
semiconductor
Prior art date
Application number
KR10-2002-0081740A
Other languages
English (en)
Other versions
KR20040055125A (ko
Inventor
전택준
윤재홍
김인철
최득순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0081740A priority Critical patent/KR100505661B1/ko
Priority to US10/644,727 priority patent/US6911815B2/en
Publication of KR20040055125A publication Critical patent/KR20040055125A/ko
Application granted granted Critical
Publication of KR100505661B1 publication Critical patent/KR100505661B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

추가적인 고가의 믹스 테스터의 구입 없이, 아날로그 성분 및 로직 성분이 머지된 패키지를 검사할 수 있는 반도체 테스트 장치 및 그 구동방법을 개시한다. 개시된 본 발명은, 로직 성분 및 아날로그 성분을 포함하는 반도체 패키지를 테스트하기 위한 반도체 테스터 장치로서, 테스트될 반도체 패키지를 이송 및 분류하는 핸들러, 상기 핸들러와 마주하는 측벽에 상기 반도체 패키지가 장착되는 테스트 보드를 갖고, 상기 테스트 보드에 장착된 반도체 패키지의 로직 성분을 테스트하는 로직 테스터, 상기 테스트 보드와 전기적으로 연결되며, 상기 로직 테스트시 정상인 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터, 및 상기 아날로그 테스트시 로직 신호를 선택적으로 공급하는 인터페이스 수단을 포함한다.

Description

반도체 테스트 장치 및 그 구동방법{System for semiconductor test and method for operating the same}
본 발명은 반도체 테스트 장치 및 그 구동 방법에 관한 것으로, 보다 구체적으로는 추가적인 고가의 믹스 테스터의 구입 없이, 아날로그 성분 및 로직 성분이 머지된 패키지를 검사할 수 있는 반도체 테스트 장치 및 그 구동 방법에 관한 것이다.
일반적으로 웨이퍼 상태에서 반도체 패키지 형태로 조립이 끝난 반도체 소자는 사용자에게 전달되기 앞서 그 기능을 전기적으로 검사하게 된다. 이를 소위 테스트 공정이라 칭하며, 이러한 테스트 공정은 테스터(tester) 및 핸들러(handler)에 의하여 수행된다.
여기서, 테스터는 파형 발생기, 전류/전압 발생기 및 전류/전압 측정등이 내부에 장착되어 있으며, 검사 프로그램에 따라서 반도체 소자의 전기적 기능을 검사한다. 이와같은 테스터는 아날로그 패키지(analog package)를 검사하는 아날로그 테스터(analog tester)와, 로직(logic) 패키지를 검사하는 로직 테스터, 및 아날로그와 로직이 머지(merge)된 패키지를 검사하는 믹스(mix) 테스터로 구분될 수 있다.
한편, 핸들러는 반도체 패키지의 전기적 기능 검사가 자동적으로 진행되도록 도와주는 일종의 로봇으로, 반도체 패키지의 장입 및 반출, 검사 결과에 따른 분류를 수행하는 자동화 장비이다. 이러한 핸들러는 각각의 테스터에 하나씩 설치된다.
그러나, 현재에는 로직 성분과 아날로그 성분이 머지된 반도체 디바이스에 대한 요구가 높아지고 있고, 이에따라 두 기능을 모두 검사할 수 있는 믹스 테스터 의 요구 또한 증대되고 있다. 그러나, 이러한 믹스 테스터는 20여억원에 이르는 고가이므로, 믹스 테스터 장비를 추가로 구입하는 것은 제조 공비를 증대시키는 원인이 된다.
한편, 믹스 테스터의 요구는 증대되는 반면, 아날로그 패키지 또는 로직 패키지만을 개별적으로 검사하는 아날로그 테스터 및 로직 테스터는 많이 사용하지 않고 있으므로, 장비 이용 효율이 낮은 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 추가적인 고가의 믹스 테스터의 구입 없이, 아날로그 성분 및 로직 성분이 머지된 패키지를 검사할 수 있는 반도체 테스트 장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 반도체 테스트 장치의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 로직 성분 및 아날로그 성분을 포함하는 반도체 패키지를 테스트하기 위한 반도체 테스터 장치는, 테스트될 반도체 패키지를 이송 및 분류하는 핸들러, 상기 핸들러로부터 테스트될 반도체 패키지를 공급받으며, 상기 반도체 패키지의 로직 성분을 테스트하는 로직 테스터, 상기 로직 테스터와 전기적으로 연결되며, 상기 로직 테스터를 수행한 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터, 및 상기 아날로그 테스트시 로직 테스트 분위기를 선택적으로 조성하는 인터페이스 수단을 포함한다.
또한, 본 발명의 다른 실시예에 따른 로직 성분 및 아날로그 성분을 포함하는 반도체 패키지를 테스트하기 위한 반도체 테스터 장치는, 테스트될 반도체 패키지를 이송 및 분류하는 핸들러, 상기 핸들러와 마주하는 측벽에 상기 반도체 패키지가 장착되는 테스트 보드를 갖고, 상기 테스트 보드에 장착된 반도체 패키지의 로직 성분을 테스트하는 로직 테스터, 상기 테스트 보드와 전기적으로 연결되며, 상기 로직 테스트시 정상인 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터, 및 상기 아날로그 테스트시 로직 신호를 선택적으로 공급하는 인터페이스 수단을 포함한다.
상기 핸들러는 상기 로직 테스터 및 상기 아날로그 테스터에 동작 및 중단 신호를 제공한다. 상기 테스터 보드의 일측면에는 상기 반도체 패키지의 로직 성분과 연결되는 로직 단자 및 상기 반도체 패키지의 아날로그 성분과 연결되는 더 설치될 수 있다. 이때, 상기 아날로그 테스터는 상기 테스트 보드의 아날로그 단자와 전기적으로 연결된다.
상기 테스트 보드의 타측면에는 상기 로직 테스터의 테스트 결과를 저장하는 저장부가 더 설치될 수 있으며, 상기 저장부는 래치(latch) 회로일 수 있다.
상기 인터페이스 수단은 상기 아날로그 테스터에 로직 신호를 선택적으로 제공하는 MCU를 더 포함할 수 있다.
또한, 본 발명의 다른 견지에 따른 반도체 테스트 장치의 구동 방법은 다음과 같다. 먼저, 핸들러에 의하여 로직 테스터의 보드에 반도체 패키지를 장착한다. 그후, 상기 핸들러로부터 로직 테스터를 구동시켜, 상기 반도체 패키지의 로직 성분을 테스트한다음, 상기 반도체 패키지의 로직 테스트 결과를 저장한다. 그리고 나서, 상기 로직 테스터의 구동을 멈추고, 상기 아날로그 테스터를 구동시킨다. 그 다음, 상기 반도체 패키지의 로직 테스트 결과가 정상인지 또는 불량인지를 판별한다. 이때, 상기 반도체 패키지의 로직 테스트 결과가 정상이면, 상기 반도체 패키지를 아날로그 성분을 아날로그 테스터에 의하여 테스트하고, 상기 반도체 패키지의 로직 테스트 결과가 불량이면, 상기 반도체 패키지를 불량으로 분류한다. 끝으로, 상기 아날로그 테스트된 반도체 패키지를 정상 또는 불량으로 분류한다음, 아날로그 테스터를 오프시킨다.
이때, 상기 반도체 패키지의 아날로그 성분을 테스트하는 동안, 로직 신호를 공급하면서 아날로그 테스트를 수행할 수 있다.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 테스트 장치는 도 1에 도시된 바와 같이, 핸들러(100), 로직 테스터(110), 아날로그 테스터(120) 및 인터페이스부(interface part:130)를 포함한다.
핸들러(100)는 검사될 반도체 패키지를 테스터(110,120)로 장입 및 반출시키는 역할을 하며, 양질의 패키지와 불량이 발생된 패키지를 분류한다. 또한, 핸들러(100)는 로직 테스터(110) 및 아날로그 테스터(120)를 구동 또는 중단시키는 신호를 송출하여, 로직 테스터(110) 및 아날로그 테스터(120)의 동작을 제어한다. 본 실시예의 하나의 핸들러(100)를 사용하여 두 개의 테스터를 제어하므로써, 제조 장비의 구성을 단순화시킬 수 있다. 또한, 본 실시예에서의 핸들러(100)는 일반적인 로직 테스터(110)의 핸들러를 이용할 수 있다.
로직 테스터(110)는 핸들러(100)로부터 이송되어진 반도체 패키지의 로직 성분이 정상적으로 형성되었는지를 검사한다. 이러한 로직 테스터(110)는 반도체 패키지가 장착되어질 테스트 보드(115)를 포함하는데, 본 실시예의 테스트 보드(115)는 로직 성분 단자들은 물론 아날로그 성분 단자들을 포함한다.
즉, 도 2는 로직 테스터(110)의 일측벽에 테스트 보드(115)가 장착된 사진으로, 테스트 보드(115)는 핸들러(100)와 마주하는 로직 테스터(110)의 측벽에 설치된다.
도 3a는 본 발명의 테스트 보드(115)의 앞면을 보여주는 사진으로서, 테스트 보드(115)의 앞면(일측면) 상부에는 아날로그 단자(a)들이 구비되어 있고, 하부에는 로직 단자(b)가 구비된다. 또한, 아날로그 단자(a)와 로직 단자(b) 사이의 중앙에는 반도체 패키지(10)가 장착된다. 이때, 아날로그 단자(a)들은 이후에 설명될 아날로그 테스터(120)와 전기적으로 연결되어 있으며, 로직 단자(b)는 로직 테스터(110)와 전기적으로 연결된다. 한편, 도 3b는 본 발명의 테스트 보드(115)의 뒷면(타측면)을 보여주는 사진으로, 테스트 보드(115)의 뒷면에는 반도체 패키지(10)의 로직 테스터의 결과를 저장하는 저장부(116)가 설치된다.
로직 테스터(110)의 결과를 저장하는 저장부(116)는 래치(latch) 소자로서, 예컨데, 75LS74(D-플립플롭)를 사용할 수 있으며, 도 4와 같은 회로 다이어그램을 갖는다. 본 실시예에서는, 래치 소자의 출력(1Q)에 "로우(L)" 신호(0 내지 0.5V)가 독출되면 반도체 패키지의 로직 테스트 결과가 정상(P:pass)임을 나타내고, "하이(H)" 신호(4 내지 4.5V)가 독출되면 반도체 패키지의 로직 테스트 결과가 불량임을 나타내도록, 래치 소자를 설계한다(도 4 참조). 아울러, 래치 소자 내부의 저항(R)은 반도체 패키지의 로직 테스트 결과를 유지시키기 위하여 제공된다.
한편, 아날로그 테스터(120)는 반도체 패키지(10)의 아날로그 성분이 정상적으로 형성되었는지를 검사하며, 로직 테스터(110)와 커넥터(connector:도시되지 않음)에 의하여 연결된다. 바람직하게는 상기 커넥터는 로직 테스터(110)에 장착된 테스트 보드(115)의 아날로그 단자(a)와 연결된다. 이러한 아날로그 테스터(120)는 핸들러(100)로부터 시작 신호를 인가받아 동작된다. 이때, 아날로그 테스터(120)는 로직 테스트 결과 양질의 패키지(10)라고 결정된 패키지(10)만을 아날로그 테스트한다.
인터페이스부(130)는 로직 테스터(110)와 아날로그 테스터(120)간을 인터페이스 시킨다. 이와같은 인터페이스부(130)는 로직 신호 생성부(135)를 포함한다. 로직 신호 생성부(135)는 로직 테스트와 아날로그 테스트를 동시에 필요로 하는 테스트시, 로직 신호를 제공한다. 즉, 일반적인 로직 테스터(110)와 아날로그 테스터(120)는 개별적으로 위치하고, 로직 테스터(110)와 아날로그 테스터(120)가 선택적으로 구동됨에 따라, 로직 테스트 및 아날로그 테스트를 동시에 요하는 아이템(item)을 테스트하기 어렵다. 하지만, 아날로그 테스트시, 로직 테스트 환경을 조성한다면, 즉, 아날로그 테스트시 로직 신호를 공급한다면, 로직 테스트와 아날로그 테스트를 동시에 수행할 수 있으므로, 본 실시예에서는 아날로그 테스트 공정시 로직 신호를 공급하는 로직 신호 생성부(135)를 인터페이스부(130)에 설치한다.
로직 신호 생성부(135)는 도 5에 도시된 바와 같이, 예를 들어 MCU(multi-point control unit)일 수 있으며, 이러한 MCU는 제어 블록(210), 중앙처리장치(220), 롬(230), 램(240) 및 다수의 핀(P0-P4, BT,OCS,T0,T1,ADC,UART,BUZ)을 포함할 수 있다.
이와같은 구성을 갖는 반도체 테스터 장비의 구동방법을 도 6을 참조하여 설명한다.
먼저, 테스트가 진행될 디바이스 즉, 반도체 패키지(10)를 핸들러(100)를 이용하여 테스트 보드(115)에 장착한다(S1). 이때, 반도체 패키지(10)는 로직 성분과 아날로그 성분을 모두 가질 수 있다. 그후, 핸들러(100)는 로직 테스터(110)가 구동되도록 시작 신호(SOT:start of test)를 출력하여(S2) 로직 테스터(110)를 구동시킨다. 이에따라, 테스트 보드(115)에 장착된 반도체 패키지(10)의 로직 성분이 로직 테스트된다(S3). 로직 테스트가 완료되면, 반도체 패키지(10)의 로직 성분이 정상인지 또는 불량인지를 상기 테스트 보드(115)에 설치된 저장부(116)에 저장하고(S4), 핸들러(100)는 로직 테스터(110)의 동작을 중단시키는 신호(EOT:end of test)를 출력하여(S5), 로직 테스터(110)를 오프시킨다. 연이어, 핸들러(100)는 아날로그 테스터(120)가 구동되도록 시작 신호(SOT)를 출력한다(S6). 이때, 반도체 패키지(10)의 아날로그 성분을 테스트하기 전에, 우선적으로 반도체 패키지(10)의 로직 성분이 정상인가를 상기 저장부(116)를 통하여 확인한다(S7). 상술한 바와 같이, 저장부(116)의 출력(1Q)이 "로우"이면, 정상이라고 판단하고, 반도체 패키지(10)를 아날로그 테스트한다음(S8), 테스트된 반도체 패키지(10)를 핸들러(100)에 의하여 정상 또는 불량으로 분류한다(S9). 한편, 저장부(116)의 출력(1Q)이 "하이"이면, 불량으로 판단하여 반도체 패키지(10)를 아날로그 테스트할 필요 없이 불량으로 분류한다(S9). 그후, 핸들러(100)는 아날로그 테스터의 동작을 중단하는 신호(EOT)를 출력하여, 아날로그 테스터(120)를 오프시킨다. 여기서, 반도체 패키지의 아날로그 테스트 동작시, 로직 신호가 필요한 테스트인 경우, 로직 신호 생성부(135)로부터 로직 신호를 제공한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 기존에 자주 사용하지 않는 로직 테스터 및 아날로그 테스터를 하나의 핸들러에 의하여 통합시키고, 로직 테스터 및 아날로그 테스터 사이에 로직 신호를 제공하는 인터페이스부를 설치한다. 이에따라, 로직 성분 및 아날로그 성분이 머지된 반도체 패키지를 용이하게 테스트할 수 있으며, 하나의 핸들러를 사용하므로써, 장비의 구성을 단순화시킬 수 있다.
아울러, 로직 테스트 및 아날로그 테스트를 동시에 요구하는 테스트일 경우, 인터페이스부로부터 로직 신호를 제공하면서 아날로그 테스트를 수행할 수 있어, 별도의 로직 테스터 및 아날로그 테스터를 사용하여도 로직 및 아날로그 테스트를 동시에 진행할 수 있다.
이에따라, 고가의 믹스 테스터를 추가로 구입할 필요가 없으므로, 제조 공비를 낮출 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 테스트 장치의 블록도이다.
도 2는 본 발명의 로직 테스터에 장착된 테스트 보드를 보여주는 사진이다.
도 3a 및 도 3b는 본 발명의 테스트 보드를 보여주는 사진이다.
도 4는 본 발명의 테스트 보드에 설치되는 로직 테스트 결과를 저장하는 래치부의 회로 다이어그램이다.
도 5는 본 발명에 따른 로직 신호 생성부를 보여주는 블록도이다.
도 6은 본 발명의 반도체 테스트 장치의 동작을 설명하는 플로우챠트이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 핸들러 110 : 로직 테스터
115 : 테스트 보드 116 : 저장부
120 : 아날로그 테스터 130 : 인터페이스부
140 : 로직 신호 생성부

Claims (18)

  1. 로직 성분 및 아날로그 성분을 포함하는 반도체 패키지를 테스트하기 위한 반도체 테스터 장치로서,
    테스트될 반도체 패키지를 이송 및 분류하는 핸들러;
    상기 핸들러로부터 테스트될 반도체 패키지를 공급받으며, 상기 반도체 패키지의 로직 성분을 테스트하는 로직 테스터;
    상기 로직 테스터와 전기적으로 연결되며, 상기 로직 테스터를 수행한 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터; 및
    상기 반도체 패키지의 로직 성분 및 아날로그 성분을 동시에 테스트할때, 상기 아날로그 테스터에 로직 신호를 공급하여 로직 테스트 분위기를 선택적으로 조성하는 인터페이스 수단을 포함하는 반도체 테스트 장치.
  2. 제 1 항에 있어서, 상기 핸들러는 상기 로직 테스터와 일측벽과 마주하며, 상기 로직 테스터 및 아날로그 테스터의 동작 및 중단을 제어하는 것을 특징으로 하는 반도체 테스트 장치.
  3. 제 1 항에 있어서, 상기 핸들러와 상기 로직 테스터 사이의 일측벽에 형성되며, 상기 반도체 패키지가 장착되는 테스트 보드를 더 포함하는 것을 특징으로 하는 반도체 테스트 장치.
  4. 제 3 항에 있어서, 상기 테스터 보드의 일측면에는 상기 반도체 패키지의 로직 성분과 연결되는 로직 단자 및 상기 반도체 패키지의 아날로그 성분과 연결되는 아날로그 단자가 더 설치되는 것을 특징으로 하는 반도체 테스트 장치.
  5. 제 4 항에 있어서, 상기 아날로그 테스터는 상기 테스트 보드의 아날로그 단자와 전기적으로 연결되는 것을 특징으로 하는 반도체 테스트 장치.
  6. 제 3 항에 있어서, 상기 테스트 보드의 타측면에는 상기 로직 테스터의 테스트 결과를 저장하는 저장부가 더 설치되는 것을 특징으로 하는 반도체 테스트 장치.
  7. 제 6 항에 있어서, 상기 저장부는 래치(latch) 회로인 것을 특징으로 하는 반도체 테스트 장치.
  8. 제 1 항에 있어서, 상기 인터페이스 수단은, 상기 아날로그 테스터의 동작시, 로직 신호를 선택적으로 제공하는 로직 신호 생성부를 더 포함하는 것을 특징으로 하는 반도체 테스트 장치.
  9. 제 8 항에 있어서, 상기 로직 신호 생성부는 MCU(multi point control unit)인 것을 특징으로 하는 반도체 테스트 장치.
  10. 로직 성분 및 아날로그 성분을 포함하는 반도체 패키지를 테스트하기 위한 반도체 테스터 장치로서,
    테스트될 반도체 패키지를 이송 및 분류하는 핸들러;
    상기 핸들러와 마주하는 측벽에 상기 반도체 패키지가 장착되는 테스트 보드를 갖고, 상기 테스트 보드에 장착된 반도체 패키지의 로직 성분을 테스트하는 로직 테스터;
    상기 테스트 보드와 전기적으로 연결되며, 상기 로직 테스트시 정상인 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터; 및
    상기 반도체 패키지의 로직 성분 및 아날로그 성분을 동시에 테스트할때, 상기 아날로그 테스터에 로직 신호를 공급하여 로직 테스트 분위기를 선택적으로 조성하는 인터페이스 수단을 포함하는 반도체 테스트 장치.
  11. 제 10 항에 있어서, 상기 핸들러는 상기 로직 테스터 및 상기 아날로그 테스터에 동작 및 중단 신호를 제공하는 것을 특징으로 하는 반도체 테스트 장치.
  12. 제 10 항에 있어서, 상기 테스터 보드의 일측면에는 상기 반도체 패키지의 로직 성분과 연결되는 로직 단자 및 상기 반도체 패키지의 아날로그 성분과 연결되는 아날로그 단자가 더 설치되는 것을 특징으로 하는 반도체 테스트 장치.
  13. 제 12 항에 있어서, 상기 아날로그 테스터는 상기 테스트 보드의 아날로그 단자와 전기적으로 연결되는 것을 특징으로 하는 반도체 테스트 장치.
  14. 제 12 항에 있어서, 상기 테스트 보드의 타측면에는 상기 로직 테스터의 테스트 결과를 저장하는 저장부가 더 설치되는 것을 특징으로 하는 반도체 테스트 장치.
  15. 제 14 항에 있어서, 상기 저장부는 래치(latch) 회로인 것을 특징으로 하는 반도체 테스트 장치.
  16. 제 10 항에 있어서, 상기 인터페이스 수단은 상기 아날로그 테스터에 로직 신호를 선택적으로 제공하는 MCU를 더 포함하는 것을 특징으로 하는 반도체 테스트 장치.
  17. 반도체 패키지의 로직 성분을 테스트하는 로직 테스터 및 반도체 패키지의 아날로그 성분을 테스트하는 아날로그 테스터 및 상기 로직 테스터 및 아날로그 테스터를 제어하는 핸들러를 포함하는 반도체 테스터의 제조방법으로서,
    상기 핸들러에 의하여 로직 테스터의 보드에 반도체 패키지를 장착하는 단계;
    상기 핸들러로부터 로직 테스터를 구동시켜, 상기 반도체 패키지의 로직 성분을 테스트하는 단계;
    상기 반도체 패키지의 로직 테스트 결과를 저장하는 단계;
    상기 로직 테스터의 구동을 멈추고, 상기 아날로그 테스터를 구동시키는 단계;
    상기 반도체 패키지의 로직 테스트 결과가 정상인지 또는 불량인지를 판별하는 단계;
    상기 반도체 패키지의 로직 테스트 결과가 정상이면, 상기 반도체 패키지를 아날로그 성분을 아날로그 테스터에 의하여 테스트하고, 상기 반도체 패키지의 로직 테스트 결과가 불량이면, 상기 반도체 패키지를 불량으로 분류하는 단계;
    상기 아날로그 테스트된 반도체 패키지를 정상 또는 불량으로 분류하는 단계; 및
    상기 아날로그 테스터를 오프시키는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 장치의 구동방법.
  18. 제 17 항에 있어서, 상기 반도체 패키지의 아날로그 성분을 테스트하는 동안, 로직 신호를 공급하면서 진행하는 것을 특징으로 하는 반도체 테스트 장치의 구동방법.
KR10-2002-0081740A 2002-12-20 2002-12-20 반도체 테스트 장치 및 그 구동방법 KR100505661B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0081740A KR100505661B1 (ko) 2002-12-20 2002-12-20 반도체 테스트 장치 및 그 구동방법
US10/644,727 US6911815B2 (en) 2002-12-20 2003-08-21 Semiconductor test system and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081740A KR100505661B1 (ko) 2002-12-20 2002-12-20 반도체 테스트 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20040055125A KR20040055125A (ko) 2004-06-26
KR100505661B1 true KR100505661B1 (ko) 2005-08-03

Family

ID=32588845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081740A KR100505661B1 (ko) 2002-12-20 2002-12-20 반도체 테스트 장치 및 그 구동방법

Country Status (2)

Country Link
US (1) US6911815B2 (ko)
KR (1) KR100505661B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200968943Y (zh) * 2006-09-22 2007-10-31 鸿富锦精密工业（深圳）有限公司 零件安装测试系统
US8324885B2 (en) * 2009-09-17 2012-12-04 Tektronix, Inc. Mixed signal acquisition system for a measurement instrument
CN114070765B (zh) * 2021-11-02 2023-05-23 广东利扬芯片测试股份有限公司 通信接口测试电路及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044244A (en) * 1976-08-06 1977-08-23 International Business Machines Corporation Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
JPH0961491A (ja) 1995-08-25 1997-03-07 Advantest Corp Ｉｃ試験システム
US5828223A (en) * 1996-10-28 1998-10-27 Rabkin; Richard Universal chip tester interface device
JP3689215B2 (ja) * 1997-02-20 2005-08-31 株式会社ルネサステクノロジ 半導体デバイスのテスト用搬送装置
JPH10242848A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体集積回路
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system

Also Published As

Publication number Publication date
KR20040055125A (ko) 2004-06-26
US6911815B2 (en) 2005-06-28
US20040119462A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
US8008940B2 (en) Circuit board test system and test method
TWI472780B (zh) 半導體裝置測試系統
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
WO2006025140A1 (ja) 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
WO2018179890A1 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP2002181893A (ja) 半導体装置の検査方法および検査装置
EP0144680A1 (en) IC device and a system for testing the same
KR100505661B1 (ko) 반도체 테스트 장치 및 그 구동방법
US6380753B1 (en) Screening method of semiconductor device and apparatus thereof
US6198274B1 (en) IC testing apparatus
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JPH09178807A (ja) Ｉｃ検査用オートハンドラ
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
KR100591757B1 (ko) 이디에스 검사 시스템
JP4137082B2 (ja) 半導体装置の試験装置
KR100835999B1 (ko) Ｉｃ 소팅 핸들러 및 그 제어방법
KR100382248B1 (ko) 두 개의 스테이션용 테스터에 한 개의 핸들러를 장착하는반도체 소자의 전기적 검사시스템 및 그 검사방법
JPH04315068A (ja) プリント回路板の検査装置
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法
KR0148723B1 (ko) 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법
JPH10275835A (ja) ウエハ検査装置
JP2001021611A (ja) 半導体試験装置
JP2005010088A (ja) 半導体装置の試験方法
JPH07244115A (ja) 半導体チップの試験装置
JPH11260869A (ja) プローブカードによる多ピンデバイスの検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 14