JPH0961491A - Ｉｃ試験システム - Google Patents
Ｉｃ試験システムInfo
- Publication number
- JPH0961491A JPH0961491A JP7217430A JP21743095A JPH0961491A JP H0961491 A JPH0961491 A JP H0961491A JP 7217430 A JP7217430 A JP 7217430A JP 21743095 A JP21743095 A JP 21743095A JP H0961491 A JPH0961491 A JP H0961491A
- Authority
- JP
- Japan
- Prior art keywords
- handler
- tester
- testers
- test system
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ハンドラの分割ロスを無くし、システムの経
済化を図る。 【解決手段】 １台のハンドラとｍ（ｍ≧２）台のＩＣ
テスタによってＩＣ試験システムを構成する。各ＩＣテ
スタ１は本体１ａと、その本体にケーブル１ｃで接続さ
れたテストヘッド１ｂより成る。ハンドラ２は、ＩＣの
同時測定数Ｎh がＮt ×ｍ（Ｎt は各ＩＣテスタの同時
測定数）とされる。ハンドラ２は各ＩＣテスタのテスト
ヘッド１ｂにＮt 個のＩＣをコンタクトさせるコンタク
ト部２ａ，２ａ′，…、各ＩＣテスタと通信ケーブルを
介してデータ通信するインターフェース部２ｂと、各部
を制御する制御部２ｅを有する。制御部２ｅに各ＩＣテ
スタの動作を制御する機能や、各ＩＣテスタをデータ端
末として、これらと通信するための通信制御機能をもた
せることもできる。またハンドラ２と各ＩＣテスタ１を
ＬＡＮに接続してもよい。ハンドラと各ＩＣテスタをホ
ストコンピュータに直接収容することもできる。
済化を図る。 【解決手段】 １台のハンドラとｍ（ｍ≧２）台のＩＣ
テスタによってＩＣ試験システムを構成する。各ＩＣテ
スタ１は本体１ａと、その本体にケーブル１ｃで接続さ
れたテストヘッド１ｂより成る。ハンドラ２は、ＩＣの
同時測定数Ｎh がＮt ×ｍ（Ｎt は各ＩＣテスタの同時
測定数）とされる。ハンドラ２は各ＩＣテスタのテスト
ヘッド１ｂにＮt 個のＩＣをコンタクトさせるコンタク
ト部２ａ，２ａ′，…、各ＩＣテスタと通信ケーブルを
介してデータ通信するインターフェース部２ｂと、各部
を制御する制御部２ｅを有する。制御部２ｅに各ＩＣテ
スタの動作を制御する機能や、各ＩＣテスタをデータ端
末として、これらと通信するための通信制御機能をもた
せることもできる。またハンドラ２と各ＩＣテスタ１を
ＬＡＮに接続してもよい。ハンドラと各ＩＣテスタをホ
ストコンピュータに直接収容することもできる。
Description
【０００１】
【発明の属する技術分野】この発明はＩＣ試験システム
に関する。
に関する。
【０００２】
【従来の技術】従来のＩＣ試験システムの一例を図４に
より説明する。この例では同時に１６個のＩＣを試験す
るために、同時測定数Ｎs ＝８の２つの試験システムＳ
−１及びＳ−２を備えている。各試験システムは、同時
測定数Ｎt ＝８のＩＣテスタ１と、同時測定数Ｎh ＝４
のハンドラ２−１，２−２を用いている。
より説明する。この例では同時に１６個のＩＣを試験す
るために、同時測定数Ｎs ＝８の２つの試験システムＳ
−１及びＳ−２を備えている。各試験システムは、同時
測定数Ｎt ＝８のＩＣテスタ１と、同時測定数Ｎh ＝４
のハンドラ２−１，２−２を用いている。
【０００３】ＩＣテスタ１は主に電子回路より成る本体
１ａと、主に接続機構より成るテストヘッドと、両者を
接続するケーブル１ｃより成る。ケーブル１ｃには試験
すべきＩＣに試験電圧／電流を供給するための導線、発
生した電流／電圧を測定するための導線等が含まれる。
通常ＩＣテスタとして同時測定数Ｎt が１，２，４，
８，１６，３２又は６４のものが標準化されている。
１ａと、主に接続機構より成るテストヘッドと、両者を
接続するケーブル１ｃより成る。ケーブル１ｃには試験
すべきＩＣに試験電圧／電流を供給するための導線、発
生した電流／電圧を測定するための導線等が含まれる。
通常ＩＣテスタとして同時測定数Ｎt が１，２，４，
８，１６，３２又は６４のものが標準化されている。
【０００４】ハンドラ２には、ＩＣテスタ１のテストヘ
ッド１ｂにＮh ＝４個のＩＣをコンタクトさせるコンタ
クト部２ａと、ＩＣテスタ１と通信ケーブル３を介して
データ通信するインターフェース部２ｂが設けられる。
その他図示していないが被試験ＩＣをコンタクト部２ａ
へ搬送するローダ部、試験済ＩＣを試験結果に基いて分
類するアンローダ部、各部を制御する制御部等も備えら
れている。通常ハンドラとして同時測定数Ｎh が１，
２，４，８，１６，３２又は６４のものが標準化されて
いる。
ッド１ｂにＮh ＝４個のＩＣをコンタクトさせるコンタ
クト部２ａと、ＩＣテスタ１と通信ケーブル３を介して
データ通信するインターフェース部２ｂが設けられる。
その他図示していないが被試験ＩＣをコンタクト部２ａ
へ搬送するローダ部、試験済ＩＣを試験結果に基いて分
類するアンローダ部、各部を制御する制御部等も備えら
れている。通常ハンドラとして同時測定数Ｎh が１，
２，４，８，１６，３２又は６４のものが標準化されて
いる。
【０００５】
【発明が解決しようとする課題】従来のＩＣ試験システ
ムは１台のＩＣテスタを主にして１台又は２台のハンド
ラ２を従属させる構成であった。ＩＣテスタのフロア占
有スペースがハンドラのそれよりかなり大きかった時代
にとられていた構成が今日迄継続されている。ところ
で、ＩＣテスタの本体は電子回路を主体にしたもので、
その集積化が進むにつれて益々小形軽量化され、同時測
定数を同一とした場合、ハンドラよりかなり小形にする
ことが可能で、ハンドラ内に実装することも可能になっ
て来ている。一方、ハンドラは接続部分、搬送機構、恒
温槽が主であり小形軽量化するのは困難であると共に、
被試験ＩＣの数量の増大に伴ないその試験時間の短縮の
ために、同時測定数Ｎh が大きくなり、従って外形寸法
も大きくなる傾向にある。
ムは１台のＩＣテスタを主にして１台又は２台のハンド
ラ２を従属させる構成であった。ＩＣテスタのフロア占
有スペースがハンドラのそれよりかなり大きかった時代
にとられていた構成が今日迄継続されている。ところ
で、ＩＣテスタの本体は電子回路を主体にしたもので、
その集積化が進むにつれて益々小形軽量化され、同時測
定数を同一とした場合、ハンドラよりかなり小形にする
ことが可能で、ハンドラ内に実装することも可能になっ
て来ている。一方、ハンドラは接続部分、搬送機構、恒
温槽が主であり小形軽量化するのは困難であると共に、
被試験ＩＣの数量の増大に伴ないその試験時間の短縮の
ために、同時測定数Ｎh が大きくなり、従って外形寸法
も大きくなる傾向にある。
【０００６】上述のように、ＩＣテスタが益々小形軽量
化される反面、ハンドラの同時測定数Ｎh 及びその外形
が益々大形になって来ると、１台のＩＣテスタに複数の
ハンドラを従属させる従来の構成は、時代の進歩にそぐ
はなくなって来ており、いたずらにハンドラの分割ロス
を招く結果にもなっている。（図４では４台のハンドラ
を使用している。）この発明の目的は、ハンドラの分割
ロスをなくし、システムの経済化を図ろうとするもので
ある。
化される反面、ハンドラの同時測定数Ｎh 及びその外形
が益々大形になって来ると、１台のＩＣテスタに複数の
ハンドラを従属させる従来の構成は、時代の進歩にそぐ
はなくなって来ており、いたずらにハンドラの分割ロス
を招く結果にもなっている。（図４では４台のハンドラ
を使用している。）この発明の目的は、ハンドラの分割
ロスをなくし、システムの経済化を図ろうとするもので
ある。
【０００７】
（１）請求項１のＩＣ試験システムは、１台のハンドラ
と、第１〜第ｍ（ｍ≧２）ＩＣテスタとより成るＩＣ試
験システムであって、第ｉ（ｉ＝１〜ｍ）ＩＣテスタ
は、本体と、その本体にケーブルで接続されたテストヘ
ッドとより成る。ハンドラは、ＩＣの同時測定数（Ｎh)
がＮt ×ｍ（Ｎt は各ＩＣテスタの同時測定数）とさ
れ、第ｉ（ｉ＝１〜ｍ）ＩＣテスタのテストヘッドにＮ
t 個のＩＣをコンタクトさせる第ｉ（ｉ＝１〜ｍ）コン
タクト部と、ＩＣを第ｉ（ｉ＝１〜ｍ）コンタクト部へ
搬送するローダ部と、試験済ＩＣを試験結果に基いて分
類するアンローダ部と、第ｉ（ｉ＝１〜ｍ）ＩＣテスタ
と通信ケーブルを介してデータ通信するインターフェー
ス部と、第ｉ（ｉ＝１〜ｍ）コンタクト部、ローダ部、
アンローダ部及びインターフェース部を制御する制御部
とより成る。
と、第１〜第ｍ（ｍ≧２）ＩＣテスタとより成るＩＣ試
験システムであって、第ｉ（ｉ＝１〜ｍ）ＩＣテスタ
は、本体と、その本体にケーブルで接続されたテストヘ
ッドとより成る。ハンドラは、ＩＣの同時測定数（Ｎh)
がＮt ×ｍ（Ｎt は各ＩＣテスタの同時測定数）とさ
れ、第ｉ（ｉ＝１〜ｍ）ＩＣテスタのテストヘッドにＮ
t 個のＩＣをコンタクトさせる第ｉ（ｉ＝１〜ｍ）コン
タクト部と、ＩＣを第ｉ（ｉ＝１〜ｍ）コンタクト部へ
搬送するローダ部と、試験済ＩＣを試験結果に基いて分
類するアンローダ部と、第ｉ（ｉ＝１〜ｍ）ＩＣテスタ
と通信ケーブルを介してデータ通信するインターフェー
ス部と、第ｉ（ｉ＝１〜ｍ）コンタクト部、ローダ部、
アンローダ部及びインターフェース部を制御する制御部
とより成る。
【０００８】（２）請求項２の発明は、ハンドラの制御
部が各ＩＣテスタの動作を制御するものである。 （３）請求項３の発明は、ハンドラの制御部が、各ＩＣ
テスタをデータ端末として、これらと通信するための通
信制御機能を有するものである。 （４）請求項４の発明は、ハンドラと各ＩＣテスタとが
ＬＡＮに接続されているものである。
部が各ＩＣテスタの動作を制御するものである。 （３）請求項３の発明は、ハンドラの制御部が、各ＩＣ
テスタをデータ端末として、これらと通信するための通
信制御機能を有するものである。 （４）請求項４の発明は、ハンドラと各ＩＣテスタとが
ＬＡＮに接続されているものである。
【０００９】（５）請求項５の発明は、ハンドラと各Ｉ
Ｃテスタとがホストコンピュータに収容されているもの
である。
Ｃテスタとがホストコンピュータに収容されているもの
である。
【００１０】
【発明の実施の形態】この発明の実施例を図１に、図４
と対応する部分に同じ符号を付けて示す。この発明では
１台のハンドラ２を主にして、これに２台（一般にはｍ
台）のＩＣテスタ１−１，１−２を従属させている。従
ってハンドラ及び各ＩＣテスタの同時測定数Ｎh ，Ｎt
との間には、Ｎh ＝ｍ×Ｎt の関係がある。図１の例で
はＮh＝１６，ｍ＝２，Ｎt ＝８とされている。
と対応する部分に同じ符号を付けて示す。この発明では
１台のハンドラ２を主にして、これに２台（一般にはｍ
台）のＩＣテスタ１−１，１−２を従属させている。従
ってハンドラ及び各ＩＣテスタの同時測定数Ｎh ，Ｎt
との間には、Ｎh ＝ｍ×Ｎt の関係がある。図１の例で
はＮh＝１６，ｍ＝２，Ｎt ＝８とされている。
【００１１】ハンドラのコンタクト部２ａ，２ａ′（一
般にｍ個）は各ＩＣテスタのテストヘッド１ｂにＮt 個
のＩＣをそれぞれコンタクトさせる。インターフェース
部２ｂはＩＣテスタ１−１，１−２（一般にはｍ台）と
通信ケーブル３を介してデータ通信するものである。ハ
ンドラにはこの他従来例で述べたローダ部２ｃ、アンロ
ーダ部２ｄ等も設けられている。
般にｍ個）は各ＩＣテスタのテストヘッド１ｂにＮt 個
のＩＣをそれぞれコンタクトさせる。インターフェース
部２ｂはＩＣテスタ１−１，１−２（一般にはｍ台）と
通信ケーブル３を介してデータ通信するものである。ハ
ンドラにはこの他従来例で述べたローダ部２ｃ、アンロ
ーダ部２ｄ等も設けられている。
【００１２】制御部２ｅはコンタクト部２ａ，２ａ′、
ローダ部２ｃ、アンローダ部２ｄ及びインターフェース
部２ｂの動作を制御する。制御部２ｅが試験システムの
コントロールセンタとして複数のＩＣテスタの各制御部
を制御する、つまり各ＩＣテスタの動作を制御するのが
望ましい（請求項２）。また、各ＩＣテスタをデータ端
末として、これらとデータ通信するための通信制御機能
を付与すると便利である（請求項３）。
ローダ部２ｃ、アンローダ部２ｄ及びインターフェース
部２ｂの動作を制御する。制御部２ｅが試験システムの
コントロールセンタとして複数のＩＣテスタの各制御部
を制御する、つまり各ＩＣテスタの動作を制御するのが
望ましい（請求項２）。また、各ＩＣテスタをデータ端
末として、これらとデータ通信するための通信制御機能
を付与すると便利である（請求項３）。
【００１３】ハンドラ２と各ＩＣテスタ１との間のデー
タ通信用インターフェースとしては、計測機関係でよく
用いられる８ビットパラレルのＧＰＩＢ（ＩＥＥＥ−４
８８）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒ
ｋ）インターフェースとして代表されるインサーネット
（Ｅｔｈｅｒｎｅｔ）やパソコン、ワークステーション
等に用いるＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｆａｃｅ）等を用いること
ができる。
タ通信用インターフェースとしては、計測機関係でよく
用いられる８ビットパラレルのＧＰＩＢ（ＩＥＥＥ−４
８８）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒ
ｋ）インターフェースとして代表されるインサーネット
（Ｅｔｈｅｒｎｅｔ）やパソコン、ワークステーション
等に用いるＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｆａｃｅ）等を用いること
ができる。
【００１４】図１のケーブル３として図２に示すように
事業所内のＬＡＮを利用することができる（請求項
４）。図２はバス形ＬＡＮと呼ばれ、ネットワークを構
成する各装置（この例ではハンドラ、ＩＣテスタ、ホス
トコンピュータ等）をバスと呼ばれる伝送路に接続した
構成であり、各装置はすべてバスを共用して通信を行
う。各装置から出力されるデータはバスに接続されたす
べての装置に受信されるが、各装置では受信したデータ
中のあて先をチェックし、自装置あてのデータのみを取
りこみ処理する。また図２Ｂに示すようにＬＡＮ内のホ
ストコンピュータ１０を経由してハンドラ２とテスタ１
を接続することもできる。また別の方式として図３に示
すようにホストコンピュータ１０に直接ハンドラ２及び
ＩＣテスタ１を収容することもできる（請求項５）。
事業所内のＬＡＮを利用することができる（請求項
４）。図２はバス形ＬＡＮと呼ばれ、ネットワークを構
成する各装置（この例ではハンドラ、ＩＣテスタ、ホス
トコンピュータ等）をバスと呼ばれる伝送路に接続した
構成であり、各装置はすべてバスを共用して通信を行
う。各装置から出力されるデータはバスに接続されたす
べての装置に受信されるが、各装置では受信したデータ
中のあて先をチェックし、自装置あてのデータのみを取
りこみ処理する。また図２Ｂに示すようにＬＡＮ内のホ
ストコンピュータ１０を経由してハンドラ２とテスタ１
を接続することもできる。また別の方式として図３に示
すようにホストコンピュータ１０に直接ハンドラ２及び
ＩＣテスタ１を収容することもできる（請求項５）。
【００１５】ＬＡＮにはこの他リング形ＬＡＮ及びスタ
ー形ＬＡＮがある。リング形ＬＡＮは、ネットワークを
構成する各装置を順次伝送路によって接続してリング状
に構成して通信を行う。スター形ＬＡＮでは、ネットワ
ークを構成する各装置（ハンドラ及びＩＣテスタを含
む）は、ネットワークの中央に設置される制御装置（例
えばホストコンピュータや電子交換機）との間に伝送路
を持ち、各装置間の通信はこの制御装置を介して行われ
る。
ー形ＬＡＮがある。リング形ＬＡＮは、ネットワークを
構成する各装置を順次伝送路によって接続してリング状
に構成して通信を行う。スター形ＬＡＮでは、ネットワ
ークを構成する各装置（ハンドラ及びＩＣテスタを含
む）は、ネットワークの中央に設置される制御装置（例
えばホストコンピュータや電子交換機）との間に伝送路
を持ち、各装置間の通信はこの制御装置を介して行われ
る。
【００１６】制御部２ｅに付与する通信制御機能として
は、回線の接続制御、受信信号の選択又は信号送出、デ
ータのバッファリング、データ伝送速度とコンピュータ
の処理速度とのマッチング、誤り制御、伝送制御、メッ
セージの処理等がある。
は、回線の接続制御、受信信号の選択又は信号送出、デ
ータのバッファリング、データ伝送速度とコンピュータ
の処理速度とのマッチング、誤り制御、伝送制御、メッ
セージの処理等がある。
【００１７】
【発明の効果】この発明では１台のハンドラを主にして
ｍケの小形なＩＣテスタを従属させ、ハンドラ及び各Ｉ
Ｃテスタの同時測定数Ｎh ，Ｎt をＮh ＝ｍ×Ｎt に設
定したので、従来のようにＩＣ試験システムに複数のハ
ンドラを用意する必要がなくなり、ハンドラの分割ロス
をなくし、システムを経済的に構成することができる。
ｍケの小形なＩＣテスタを従属させ、ハンドラ及び各Ｉ
Ｃテスタの同時測定数Ｎh ，Ｎt をＮh ＝ｍ×Ｎt に設
定したので、従来のようにＩＣ試験システムに複数のハ
ンドラを用意する必要がなくなり、ハンドラの分割ロス
をなくし、システムを経済的に構成することができる。
【００１８】この発明ではＮt ＝Ｎh ／ｍであるので、
所有しているもののＮt が小さい故に現在使用されなく
なったＩＣテスタを再利用することもできる。ハンドラ
２と複数のＩＣテスタ１との間の通信回線に事業所内の
ＬＡＮを利用することによりシステムの経済的な構成が
可能である。
所有しているもののＮt が小さい故に現在使用されなく
なったＩＣテスタを再利用することもできる。ハンドラ
２と複数のＩＣテスタ１との間の通信回線に事業所内の
ＬＡＮを利用することによりシステムの経済的な構成が
可能である。
【図１】この発明の実施例を示すブロック図。
【図２】図１のケーブル３としてＬＡＮを利用した場合
のシステムの接続図。
のシステムの接続図。
【図３】図１のハンドラとＩＣテスタをホストコンピュ
ータに直接収容した場合のブロック図。
ータに直接収容した場合のブロック図。
【図４】従来のＩＣ試験システムのブロック図。
Claims (5)
- 【請求項１】 １台のハンドラと、第１〜第ｍ（ｍ≧
２）ＩＣテスタとより成るＩＣ試験システムであって、 前記第ｉ（ｉ＝１〜ｍ）ＩＣテスタは、本体と、その本
体にケーブルで接続されたテストヘッドとより成り、 前記ハンドラは、ＩＣの同時測定数（Ｎh)がＮt ×ｍ
（Ｎt は各ＩＣテスタの同時測定数）とされ、前記第ｉ
（ｉ＝１〜ｍ）ＩＣテスタのテストヘッドにＮt個のＩ
Ｃをコンタクトさせる第ｉ（ｉ＝１〜ｍ）コンタクト部
と、 ＩＣを第ｉ（ｉ＝１〜ｍ）コンタクト部へ搬送するロー
ダ部と、 試験済ＩＣを試験結果に基いて分類するアンローダ部
と、 前記第ｉ（ｉ＝１〜ｍ）ＩＣテスタと通信ケーブルを介
してデータ通信するインターフェース部と、 前記第ｉ（ｉ＝１〜ｍ）コンタクト部、ローダ部、アン
ローダ部及びインターフェース部を制御する制御部と、
より成ることを特徴とするＩＣ試験システム。 - 【請求項２】 請求項１において、前記ハンドラの制御
部が前記各ＩＣテスタの動作を制御することを特徴とす
るＩＣ試験システム。 - 【請求項３】 請求項１において、前記ハンドラの制御
部が、前記各ＩＣテスタをデータ端末として、これらと
通信するための通信制御機能を有することを特徴とする
ＩＣ試験システム。 - 【請求項４】 請求項１において、前記ハンドラと各Ｉ
ＣテスタとがＬＡＮに接続されていることを特徴とする
ＩＣ試験システム。 - 【請求項５】 請求項１において、前記ハンドラと各Ｉ
Ｃテスタとがホストコンピュータに収容されていること
を特徴とするＩＣ試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217430A JPH0961491A (ja) | 1995-08-25 | 1995-08-25 | Ｉｃ試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217430A JPH0961491A (ja) | 1995-08-25 | 1995-08-25 | Ｉｃ試験システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0961491A true JPH0961491A (ja) | 1997-03-07 |
Family
ID=16704101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7217430A Withdrawn JPH0961491A (ja) | 1995-08-25 | 1995-08-25 | Ｉｃ試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0961491A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911815B2 (en) | 2002-12-20 | 2005-06-28 | Samsung Electronics Co. Ltd | Semiconductor test system and method of operating the same |
| US7459902B2 (en) | 2002-04-25 | 2008-12-02 | Advantest Corporation | Electronic device testing apparatus |
-
1995
- 1995-08-25 JP JP7217430A patent/JPH0961491A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459902B2 (en) | 2002-04-25 | 2008-12-02 | Advantest Corporation | Electronic device testing apparatus |
| US6911815B2 (en) | 2002-12-20 | 2005-06-28 | Samsung Electronics Co. Ltd | Semiconductor test system and method of operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2091087C (en) | Communications system to boundary-scan logic interface | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| KR19990076906A (ko) | 집적회로 디바이스 시험장치 | |
| US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
| JPS609259A (ja) | スイツチングシステム試験回路 | |
| JPH0961491A (ja) | Ｉｃ試験システム | |
| US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| US5511225A (en) | Programmable controller for controlling output of control system by having configuration circuit cooperating with monitor logic to selectively transmit return output frame | |
| JPH0862291A (ja) | 半導体試験装置のスキュー校正装置 | |
| JPH1068753A (ja) | 無線機検査装置 | |
| JP3077097B2 (ja) | 加入者線試験方式 | |
| JPH06282519A (ja) | 構成変更方式 | |
| JPH0317575A (ja) | Ｌｓｉ試験装置 | |
| JPS60219571A (ja) | アナログｌｓｉテスタ | |
| JPS63197144A (ja) | 情報通信システム | |
| US7436197B1 (en) | Virtual test head for IC | |
| JPS61105659A (ja) | 情報処理システム | |
| CN117157947A (zh) | 控制装置及其控制方法以及控制程序 | |
| JP3067155B2 (ja) | データ転送装置 | |
| JPS6077565A (ja) | デ−タ加入者回路の試験方法 | |
| JPS6384235A (ja) | デ−タ伝送時間測定方式 | |
| JPH11353265A (ja) | 情報伝達装置 | |
| JPH0269852A (ja) | 情報転送装置 | |
| JPS6199438A (ja) | Ｇｐｉｂ伝送回路方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |