TWI472780B - 半導體裝置測試系統 - Google Patents

半導體裝置測試系統 Download PDF

Info

Publication number
TWI472780B
TWI472780B TW97146062A TW97146062A TWI472780B TW I472780 B TWI472780 B TW I472780B TW 97146062 A TW97146062 A TW 97146062A TW 97146062 A TW97146062 A TW 97146062A TW I472780 B TWI472780 B TW I472780B
Authority
TW
Taiwan
Prior art keywords
test
semiconductor device
hifix
test head
dut
Prior art date
Application number
TW97146062A
Other languages
English (en)
Other versions
TW200931041A (en
Inventor
Kyunghun Chang
Sekyung Oh
Eungsang Lee
Original Assignee
It & T
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40755677&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI472780(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by It & T filed Critical It & T
Publication of TW200931041A publication Critical patent/TW200931041A/zh
Application granted granted Critical
Publication of TWI472780B publication Critical patent/TWI472780B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Description

半導體裝置測試系統
本發現係關於一半導體裝置測試系統，且更特定而言係關於一將擔當一測試頭座之重要功能之驅動器及比較器功能擴展至該測試頭座之一外部部分(例如，一HIFIX板)，以便其可使測試生產率加倍而不升級該測試頭座之半導體裝置測試系統。
如此技術中所衆所周知，一按一半導體製造過程之一預定裝配過程製成之半導體裝置經歷一測試過程以確定最終是否執行一特定功能。
圖1係一圖解說明一用於測試一半導體裝置之習用系統之透視圖。參照圖1，用於測試半導體裝置之習用系統包含：一測試頭座2、一搬運機(handler)3及一HIFIX板1。測試頭座2測試一半導體裝置。搬運機3攜載預定數目個半導體裝置，對該等半導體裝置實施一期望測試，將該等半導體裝置根據其等級分類，並將該等經分類之半導體裝置裝載至其上。HIFIX板1位於測試頭座2與搬運機3之間，以便其建立介於半導體裝置與測試頭座2之間的一電連接。換言之，若在具有一(m×n)插座矩陣之HIFIX板1與搬運機3之一測試位點相匹配之情形下使安置於一測試托架上之一插入件中之半導體與HIFIX板1上之該(m×n)插座矩陣進行接觸，則習用半導體測試系統可同時測試(m×n)個半導體裝置。
圖2係一圖解說明一習用半導體測試頭座設備之方塊圖。
參照圖2，測試頭座20包含一單測試頭座基板及安裝於該測試頭座基板之一側或兩側上之多種電路元件。此測試頭座基板包含：一演算法型様產生器(ALPG)21、一接針電子(PE)單元(未示出)、一數位比較器23及一介面單元(未示出)。
演算法型様產生器(ALPG)21產生一預定測試型様信號用於測試半導體。接針電子(PE)單元包含：一驅動器25，其用於將自演算法型様產生器(ALPG)21產生之測試型様信號記錄在一稱為一受測裝置(DUT)30之半導體裝置中；及一比較器27，其用於比較由DUT 30讀取之測試型様之一讀取信號與對應於對應半導體之特性之一參考信號並輸出該比較結果。數位比較器23確定在該接針電子(PE)單元之輸出信號中是否存在一故障。該介面單元與一控制該半導體測試系統之測試控制器10介接。
更詳細而言，接針電子(PE)單元30係一如下電路：其用於基於測試型様將電流及電壓信號直接施加至含在DUT 30中之半導體，以使其形成一單輸入/輸出(I/O)通道。若演算法型様產生器(ALPG)21產生測試型様信號，則含在該PE單元中之驅動器25將一對應測試型様信號記錄在一含在球柵格陣列(BGA)型DUT 30中之一測試目標半導體中。所記錄之型様信號係由DUT 30讀取，以便將讀取型様信號輸出至比較器27。比較器27將一指示測試型様之讀取信號與參考信號之間的比較結果之比較所得信號傳輸至數位比較器23數位比較器23確定該對應讀取信號是否存在一故障，並將該所確定之結果傳輸至一測試控制器10。
然而，習用半導體裝置測試系統一般而言針對大量DUT一次性請求該搬運機。近來，已開發並在市場上出現一種能夠同時處理512個DUT之經改良搬運機，從而必須升級一用於該經改良搬運機之測試頭座。然而，一種為升級上述測試頭座所需之裝置極昂貴，從而習用半導體裝置測試系統具有升級測試頭座之困難且亦具有增加生產率之困難。
無需贅述，雖然習用半導體裝置測試系統可藉由將一個I/O通道分割成兩個I/O通道來建立介於測試頭座(例如，一256並行測試頭座)與搬運機(例如，512並行搬運機)之間的一連接，但讀取自該DUT輸出之與來自該測試頭座之分割數目一樣多的讀取信號花費一較長時間週期，從而導致一增加之總測試時間。亦即，雖然已升級習用半導體裝置測試系統之搬運機以便組態經改良之半導體裝置測試系統，但幾乎不存在介於習用半導體裝置測試系統與該經改良之半導體裝置測試系統之間的生產率差異。
因此，本發明係關於一實質上消除因相關技術之限制及缺點而產生之一個或多個問題之半導體裝置測試系統。
本發明之一目的係提供一種半導體裝置測試系統，其使得一安裝於該DUT與一測試頭座之間以使得該外部裝置具有與一搬運機相同之效能之外部裝置(較佳地，一HIFIX板)而非該測試頭座能夠處理一自一DUT產生之讀取信號，藉此使一測試之生產率加倍而不升級該測試頭座。
根據本發明之一個態樣，可藉由提供一包括以下組件之半導體裝置測試系統來達成上述及其他目標：一測試頭座，其用於藉助一測試控制器來測試一半導體裝置；及一HIFIX板，其用於建立介於半導體裝置與測試頭座之間的一電連接，並包含一受測裝置(DUT)測試單元，該受測裝置測試單元藉由與測試頭座之一驅動器配成一對來處理一自該半導體裝置產生之讀取信號並將該經處理之讀取信號傳送至該測試頭座。
該DUT測試單元可包含：複數個接針電子(PE)單元，其中之每一者包含一HIFIX側驅動器及一HIFIX側比較器，其中該HIFIX側驅動器用於將一自該測試頭座接收之型様信號記錄在該半導體裝置中，且該HIFIX側比較器用於比較該自該半導體裝置產生之讀取信號與自該測試頭座接收之一參考信號並輸出該讀取信號與該參考信號之間的比較結果；複數個數位比較器，其對應於該複數個接針電子(PE)單元，分別確定在該HIFIX側比較器之輸出信號中是否存在一故障並儲存該所確定之結果；一束開關，其用於接通或斷開該測試頭座與該複數個接針電子(PE)單元之間的一連接；及一開關驅動器，其用於驅動該束開關。
該開關驅動器可由該測試頭座加以控制。
該HIFIX側驅動器可由該測試頭座加以控制。
可藉助一應用專用積體電路或一場可程式化閘陣列(FPGA)來構建該DUT測試單元。
應理解，本發明之前述一般闡述及以下實施方式二者皆係實例性及解釋性，且意欲提供對所主張之發明之進一步解釋。
現在，將參照隨附圖式詳細闡述本發明之某些或實例性實施例。在該等圖式中，相同或類似元件由相同參考編號表示，即使其係在不同圖式中繪示。在以下闡述中，當可使本發明之標的物相當不清晰時，將省略對併入本文中之已知功能及組態之一實施方式。
下文中將參照隨附圖式闡述一根據本發明之半導體裝置測試系統。
圖3係一圖解說明一根據本發明之半導體裝置測試系統之電路方塊圖。
參照圖3，一般而言，根據本發明之半導體裝置測試系統包含：一測試控制器100、一測試頭座200、一搬運機(未示出)及一HIFIX板300。測試頭座200在自測試控制器100接收一控制信號時測試一DUT。該搬運機攜載預定數目個DUT，對該等DUT實施一期望測試，藉由參照測試結果將該等DUT根據其等級分類，並將該等經分類之DUT裝載至其上。HIFIX板300位於測試頭座200與搬運機之間以建立介於每一DUT與測試頭座200之間的一電連接，在自測試頭座200接收一控制信號時處理自DUT產生之讀取信兢，並將經處理之結果傳輸至測試頭座200。
在上述構造中，測試頭座200包含：一時序產生器210、一演算法型様產生器(ALPG)220、一接針電子(PE)單元、一數位比較器260及一參考電壓提供器230。
時序產生器210在自測試控制器100接收一控制信號時產生由該系統所請求之多種時序信號。ALPG 220根據自時序產生器210產生之時序信號產生多種演算法型様。該接針電子(PE)單元包含：一驅動器240，其用於將自ALPG 220產生之一測試型様信號記錄在一受測裝置(DUT)中；及一比較器250，其用於比較由DUT讀取之測試型様之一讀取信號與一對應於一對應半導體之特性之參考信號並輸出該讀取信號與該參考信號之間的該比較結果。數位比較器260確定在該接針電子(PE)單元之比較器250之輸出信號中是否存在一故障。參考電壓提供器230將一對應於自DUT產生之讀取信號之參考信號(亦即，一參考電壓)傳輸至比較器250及HIFIX板300。在此情形下，ALPG 220在自測試控制器100接收一控制信號時輸出一為處理自DUT產生之讀取信號所需之控制信號。
在此情形下，測試頭座200可進一步包含：一時間延遲元件，其用於補償驅動器240之間的一時間延遲；一DC參數量測單元，其用於量測關於DUT之多種DC參數。舉例而言，該DC參數量測單元可係一電流負載，其用於測試DUT之一輸出電壓或輸出電流；及或一擔當一可程式化量測單元(PMU)之高精度DC量測電路，其用於藉由向DUT施加一電壓信號來量測一電流值(亦即，VFIM操作)或藉由向DUT施加電流信號來量測一電壓值。
接著，HIFIX板300包含形成一(m×n)插座矩陣。換言之，若在具有一(m×n)插座矩陣之HIFIX板300與搬運機3之一測試位點相匹配之情形下使安置於一測試托架上之一插入件中之DUT與HIFIX板300上之該(m×n)插座矩陣進行接觸，則習用半導體測試系統可同時測試(m×n)個半導體裝置。
同樣，HIFIX板300可進一步包含一用於處理自DUT產生之讀取信號之DUT測試單元來替代測試頭座200。該DUT測試單元可安裝至一獨立於以上插座之額外PCB板，並可藉助一應用專用積體電路或一場可程式化閘陣列(FPGA)構建。在此情形下，該DUT測試單元可與測試頭座200之驅動器240配成一對。若測試頭座200中可含有256個驅動器，則確定HIFIX板300亦包含256個DUT測試單元。
更詳細而言，該DUT測試單元可包含：複數個接針電子(PE)單元341及343；複數個數位比較器331及333，其對應於個別PE單元341及343；一開關束(亦即，一束開關)320，其用於接通或斷開測試頭座200與接針電子(PE)單元341或343之間的一連接；及一開關驅動器310，其用於在自該測試頭座200之ALPG 220接收一控制信號時驅動該開關束。
在此情形下，接針電子(PE)單元341可包含：一HIFIX側驅動器341a，其用於將自測試頭座200接收之型様信號記錄在DUT中；及一HIFIX側比較器341b，其用於比較自DUT產生之讀取信號與一自參考電壓提供器230接收之參考信號，並輸出該讀取信號與該參考信號之間的比較結果。以此方式，接針電子(PE)單元343可包含一HIFIX側驅動器343a及一HIFIX側比較器343b。HIFIX側之數位比較器331或333確定在HIFIX側比較器341b或343b之輸出信號中是否存在一故障，並將所確定之結果儲存於其中。
下文中將詳細闡述根據本發明之半導體裝置測試系統之操作。
首先，若該半導體裝置測試系統將自ALPG 220產生之測試型樣信號記錄在DUT中，則接通開關束320之用於將測試頭座之驅動器240連接至HIFIX側驅動器341a或343a之開關，並斷開開關束320之其他開關。同樣，測試頭座之ALPG 220輸出一用於建立一寫入模式之控制信號，以使其驅動HIFIX側驅動器341a或343a及該測試頭座之驅動器240。將自該測試頭座之驅動器240產生之型樣信號劃分成與HIFIX側驅動器數目一樣多的預定數目個型様信號，以便將該等所劃分之型様信號記錄在對應DUT中。因此，可同時記錄之DUT數目隨HIFIX板300中構造DUT測試單元之驅動器數目而增加。
接著，下文中將詳細闡述一種用於處理自DUT產生之讀取信號之方法。測試頭座之ALPG 220輸出一用於建立一讀取模式之控制信號，並停止驅動HIFIX側驅動器341a或343a。換言之，測試頭座之ALPG 220停用HIFIX側驅動器 341a或343a，亦即，ALPG 220進入一Hi-Z狀態(亦即，一高阻抗狀態)，以使其阻止寫入狀態與讀取狀態之間的一衝突。在此情形下，測試頭座之驅動器240保持驅動，以便當HIFIX側之數位比較器331或333確定存在或缺少一失敗狀態時可使用自測試頭座之驅動器240產生之型様信號作為一個參數。
同樣，HIFIX側比較器341b或343b比較自對應DUT產生之讀取信號與一參考信號(亦即，一參考電壓)並輸出比較所得值。HIFIX側之數位比較器331或333確定在HIFIX比較器341b或343b之輸出信號中是否存在一故障，並儲存所確定之結果。在此情形下，HIFIX側之數位比較器331或333之一記憶體(亦即，一正反器)儲存一對應於狀態之邏輯值'0'或另一對應於FAIL狀態之邏輯值'1'。若一旦儲存了邏輯值'1'，則雖然HIFIX比較器341b或343b之輸出信號指示PASS狀態，但維持對應值(亦即，FAIL值)。換言之，如圖3中所示，數位比較器331或333順序地實施XOR及OR邏輯操作，並將XOR-及OR-所得值儲存在正反器中。若藉助此操作過程將邏輯值'0'儲存在正反器中，則此邏輯值'0'改變為另一邏輯值'1'。若一旦儲存了邏輯值'0'，則不可改變此邏輯值'1'。在此情形下，藉由一自測試頭座之ALPG 220接收之選通脈衝(亦即，一時鐘信號)來操作此正反器。
以此方式，該半導體裝置測試系統重複實施上述半導體測試過程(亦即，讀取/寫入過程)數次，以使其完成一針對一對應DUT之測試。因此，輸入/輸出(I/O)通道隨該DUT 測試單元之接針電子(PE)單元數目而加倍，從而導致增加數目之DUT可同時實施測試而不升級測試頭座200。
同時，在完成對DUT之測試之後，測試頭座200讀取儲存在HIFIX側正反器中之最後值。下文中將詳細闡述一相關聯之實施方式。
首先，測試頭座之ALPG 220允許該測試頭座之驅動器240進入Hi-Z狀態。接著，ALPG 220控制HIFIX側開關驅動器310，以使其將一第一HIFIX側之數位比較器331連接至測試頭座200，並將自第一HIFIX側之數位比較器331接收之一邏輯值傳輸至測試控制器100。
接著，ALPG 220切斷到第一HIFIX側之數位比較器331之該連接，並將一第二HIFIX側之數位比較器333連接至測試頭座200，以使其將自該第二HIFIX側數位比較器接收之該邏輯值傳輸至測試控制器100。
因此，測試控制器100基於該所接收之邏輯值來控制搬運機以將裝載在測試托架上之DUT根據其等級分類。
根據本發明之半導體裝置測試系統之範疇及精神並非僅限於上述實施例，而是亦可在由本發明之一技術思想所允許之範圍內以各種方法修改。
自以上闡述顯而易見，該根據本發明之半導體裝置測試系統可將測試頭座之某些功能擴展至HIFIX板，以便其可加倍測試生產率而不升級測試頭座。
熟悉此項技術者顯而易見，可在不背離本發明之精神或範疇之情形下對本發明做出各種修改及變更。因此，只要 修改及變更在隨附專利申請範圍及其等效內容之範疇內，本發明即意欲涵蓋本發明之該等修改和變更。
1‧‧‧HIFIX板
2‧‧‧測試頭座
3‧‧‧搬運機
10‧‧‧測試控制器
21‧‧‧演算法型樣產生器
23‧‧‧數位比較器
25‧‧‧驅動器
27‧‧‧比較器
30‧‧‧接針電子(PE)單元
100‧‧‧測試控制器
200‧‧‧測試頭座
210‧‧‧時序控制器
220‧‧‧演算法型樣產生器
230‧‧‧參考電壓提供器
240‧‧‧驅動器
250‧‧‧比較器
260‧‧‧數位比較器
300‧‧‧HIFIX板
310‧‧‧開關驅動器
320‧‧‧開關束
331‧‧‧數位比較器
333‧‧‧數位比較器
341‧‧‧接針電子單元
341a‧‧‧HIFIX側驅動器
341b‧‧‧HIFIX側比較器
343‧‧‧接針電子單元
343a‧‧‧HIFIX側驅動器
343b‧‧‧HIFIX側比較器
結合隨附圖式根據上文實施方式將更清楚地理解本發明之上述及其他目標、特徵及優點，其中：圖1係一圖解說明一習用半導體裝置測試系統之透視圖；圖2係一圖解說明一習用半導體測試頭座設備之方塊圖；且圖3係一圖解說明一根據本發明之半導體裝置測試系統之電路方塊圖。
100．．．測試控制器
200．．．測試頭座
210．．．時序產生器
220．．．演算法型様產生器
230．．．參考電壓提供器
240．．．驅動器
250．．．比較器
260．．．數位比較器
300．．．HIFIX板
310．．．開關驅動器
320．．．開關束
331．．．第一HIFIX側數位比較器
333．．．第二HIFIX側數位比較器
341．．．接針電子單元
341a．．．HIFIX側驅動器
341b．．．HIFIX側比較器
343．．．接針電子單元
343a．．．HIFIX側驅動器
343b．．．HIFIX側比較器

Claims (4)

  1. 一種半導體裝置測試系統，其包括：一測試頭座，其用於藉助一測試控制器來測試一半導體裝置；及一HIFIX板，其用於建立介於該半導體裝置與該測試頭座之間的一電連接，並包含一受測裝置(DUT)測試單元，該受測裝置測試單元藉由與該測試頭座之一驅動器配成一對來處理自該半導體裝置產生之一讀取信號並將該經處理之讀取信號傳輸至該測試頭座，其中該DUT測試單元包含：複數個接針電子(PE)單元，其中之每一者包含：一HIFIX側驅動器，其用於將一自該測試頭座接收之型樣信號記錄在該半導體裝置中；及一HIFIX側比較器，其用於比較自該半導體裝置產生之該讀取信號與自該測試頭座接收之一參考信號，並輸出該讀取信號與該參考信號之間的該比較結果；複數個數位比較器，其對應於該複數個接針電子(PE)單元，分別確定在該HIFIX側比較器之該輸出信號中是否存在一故障並儲存該所確定之結果；一束開關，其用於接通或斷開該測試頭座與該複數個接針電子(PE)單元之間的一連接；及一開關驅動器，其用於驅動該束開關。
  2. 如請求項1之半導體裝置測試系統，其中該開關驅動器係由該測試頭座加以控制。
  3. 如請求項2之半導體裝置測試系統，其中該HIFIX側驅動器係由該測試頭座加以控制。
  4. 2或3之半導體裝置測試系統，其中該DUT測試單元係藉助一應用專用積體電路或一場可程式化閘陣列(FPGA)來構建。
TW97146062A 2007-12-10 2008-11-27 半導體裝置測試系統 TWI472780B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127703A KR100916762B1 (ko) 2007-12-10 2007-12-10 반도체 디바이스 테스트 시스템

Publications (2)

Publication Number Publication Date
TW200931041A TW200931041A (en) 2009-07-16
TWI472780B true TWI472780B (zh) 2015-02-11

Family

ID=40755677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97146062A TWI472780B (zh) 2007-12-10 2008-11-27 半導體裝置測試系統

Country Status (7)

Country Link
US (1) US8446164B2 (zh)
EP (1) EP2220509B1 (zh)
JP (1) JP5258897B2 (zh)
KR (1) KR100916762B1 (zh)
CN (1) CN101932943B (zh)
TW (1) TWI472780B (zh)
WO (1) WO2009075469A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5249330B2 (ja) * 2008-07-14 2013-07-31 株式会社アドバンテスト 信号出力回路、タイミング発生回路、試験装置、および受信回路
KR101535231B1 (ko) * 2009-11-09 2015-07-08 삼성전자주식회사 신호 캡쳐 시스템 및 이를 포함하는 테스트 장치
KR101164116B1 (ko) * 2012-02-29 2012-07-12 주식회사 유니테스트 번인 테스터용 테스트보드
US8933715B2 (en) * 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
KR101348425B1 (ko) * 2013-05-14 2014-01-10 주식회사 아이티엔티 자동 테스트 장비의 타이밍 보정 장치
JP2014235127A (ja) * 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
US9543171B2 (en) * 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
CN113167830A (zh) * 2018-11-21 2021-07-23 朗姆研究公司 无线电控系统
JP7272061B2 (ja) * 2019-03-29 2023-05-12 新東工業株式会社 テストシステム及びテストヘッド
CN112255527A (zh) * 2020-09-24 2021-01-22 胜达克半导体科技(上海)有限公司 一种测试组件及集成电路测试机
CN112462248A (zh) * 2021-01-06 2021-03-09 浙江杭可仪器有限公司 一种测试信号输出系统及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710590B1 (en) * 2002-12-12 2004-03-23 Advantest Corporation Test head Hifix for semiconductor device testing apparatus
TW200525130A (en) * 2003-11-26 2005-08-01 Advantest Corp Testing apparatus
EP1612571A1 (en) * 2003-04-04 2006-01-04 Advantest Corporation Connection unit, test head, and test device
WO2007007658A1 (ja) * 2005-07-07 2007-01-18 Advantest Corporation 試験装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
JP2641816B2 (ja) * 1991-07-23 1997-08-20 三菱電機株式会社 半導体集積回路の測定方法
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US6331770B1 (en) * 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
JP2002005999A (ja) * 2000-06-20 2002-01-09 Advantest Corp 半導体試験装置
JP2002071755A (ja) 2000-08-28 2002-03-12 Advantest Corp 半導体試験装置
CN1384366A (zh) * 2001-04-29 2002-12-11 株式会社鼎新 基于模块的灵活的半导体测试系统
JP2002357640A (ja) 2001-06-04 2002-12-13 Advantest Corp 半導体デバイス試験装置
US6856158B2 (en) * 2002-05-01 2005-02-15 Advantest Corp. Comparator circuit for semiconductor test system
US7372287B2 (en) * 2004-03-12 2008-05-13 Advantest Corporation Semiconductor device testing apparatus and device interface board
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US8149901B2 (en) * 2005-05-27 2012-04-03 Verigy (Singapore) Pte. Ltd. Channel switching circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710590B1 (en) * 2002-12-12 2004-03-23 Advantest Corporation Test head Hifix for semiconductor device testing apparatus
EP1612571A1 (en) * 2003-04-04 2006-01-04 Advantest Corporation Connection unit, test head, and test device
TW200525130A (en) * 2003-11-26 2005-08-01 Advantest Corp Testing apparatus
WO2007007658A1 (ja) * 2005-07-07 2007-01-18 Advantest Corporation 試験装置

Also Published As

Publication number Publication date
JP5258897B2 (ja) 2013-08-07
TW200931041A (en) 2009-07-16
CN101932943A (zh) 2010-12-29
KR20090060772A (ko) 2009-06-15
EP2220509A1 (en) 2010-08-25
WO2009075469A1 (en) 2009-06-18
EP2220509A4 (en) 2013-03-27
US8446164B2 (en) 2013-05-21
CN101932943B (zh) 2013-03-20
EP2220509B1 (en) 2014-09-10
JP2011506959A (ja) 2011-03-03
KR100916762B1 (ko) 2009-09-14
US20110018572A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
TWI472780B (zh) 半導體裝置測試系統
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
KR100556639B1 (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
JP2004117340A (ja) 一つのハンドラに二つ以上のテストボードを有するテスト装備及びそのテスト方法
KR100274710B1 (ko) 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
US6842031B2 (en) Method of electrically testing semiconductor devices
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
JP2897660B2 (ja) 半導体集積回路検査装置のテストパターンメモリの制御方式
JP3811556B2 (ja) 半導体集積回路装置
KR20040054904A (ko) 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템
KR100842909B1 (ko) 번-인 테스트의 스캔 방법
KR100190921B1 (ko) 다이내믹 번인 장비의 엠비티(monitoring burn-in tester)
US6911815B2 (en) Semiconductor test system and method of operating the same
US7159157B2 (en) Apparatus and method for testing a device for storing data
JPH0926463A (ja) テスト回路を内蔵した集積回路
JP2004095802A (ja) 半導体試験装置
US20110128032A1 (en) Wafer for testing, test system, and semiconductor wafer
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
KR100921222B1 (ko) 반도체 테스트 헤드 장치
JP2000040390A (ja) バーンイン装置
JP2002221557A (ja) バーンイン試験装置及び方法
JP2001305188A (ja) 半導体試験装置