KR20040054904A - 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 - Google Patents

소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 Download PDF

Info

Publication number
KR20040054904A
KR20040054904A KR1020020081239A KR20020081239A KR20040054904A KR 20040054904 A KR20040054904 A KR 20040054904A KR 1020020081239 A KR1020020081239 A KR 1020020081239A KR 20020081239 A KR20020081239 A KR 20020081239A KR 20040054904 A KR20040054904 A KR 20040054904A
Authority
KR
South Korea
Prior art keywords
test
socket
semiconductor integrated
integrated device
tester
Prior art date
Application number
KR1020020081239A
Other languages
English (en)
Inventor
오창수
인치훈
김동익
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020020081239A priority Critical patent/KR20040054904A/ko
Publication of KR20040054904A publication Critical patent/KR20040054904A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 소켓의 정확한 수명관리를 효율적으로 수행하기 위하여 상기 소켓 내에 소켓의 사용회수 및 소켓이 처리한 양품수와 불량수를 기록할 수 있는 저장장치를 구비시켜 소켓의 적정 교체시점을 관리할 수 있는 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템에 관한 것으로서,
본 발명의 제 1 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템은 소켓 내에 적치되는 반도체 집적소자를 테스터를 이용하여 정상 유무를 판명하는 반도체 집적소자 테스트 시스템에 있어서, 상기 소켓 내에 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 구비하는 소켓;과, 반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부와, 상기 테스터의 제반 동작을 제어하며 상기 테스터 신호 제어부에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 상기 소켓의 저장 장치에 저장 및 출력하는 테스트 제어부를 구비하는 테스터;를 포함하여 이루어지는 것을 특징으로 한다.

Description

소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템{Socket and managing system for test results of semiconductor device using the socket}
본 발명은 소켓에 관한 것으로서, 보다 상세하게는 소켓의 정확한 수명관리를 효율적으로 수행하기 위하여 상기 소켓 내에 소켓의 사용회수 및 소켓이 처리한 양품수와 불량수를 기록할 수 있는 저장장치를 구비시켜 소켓의 적정 교체시점을 관리할 수 있는 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템에 관한 것이다.
일반적으로, 반도체 제조공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분된다. 전 공정은 패브리케이션(Fabrication) 공정이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성시키는 공정이다. 후 공정은 어셈블리(Assembly) 공정이라고도 불리며, 상기 웨이퍼를 각각의 칩들로 분리시키고, 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩(Molding)시킴으로써 집적회로 패키지를 형성하는 공정이다. 테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.
상기 테스트 공정에 적용되는 핵심 부품 중의 하나가 소켓이다. 상기 소켓은 집적회로 테스트용 테스터(Tester)에 전기적으로 연결된 인쇄회로기판(PrintedCircuit Board; PCB)에 장착되며, 상기 테스터와 핸들러(Handler)를 전기적, 기계적으로 연결시키는 역할을 담당한다. 여기서, 상기 소켓의 콘택핀(Contact pin)이 상기 집적회로 패키지의 리드(lead)와 상기 인쇄회로기판의 단자를 전기적으로 연결시켜주는 역할을 담당한다. 상기 테스터는 상기 소켓 내에 적치될 집적회로 패키지를 테스트하기 위한 전기적 신호를 생성하여 상기 집적회로 패키지로 출력시킨 후 상기 집적회로 패키지를 거쳐 입력되는 전기적 신호를 이용하여 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트한다. 그 결과, 상기 집적회로 패키지가 양품 또는 불량품으로 결정된다. 상기 핸들러는 상기 소켓에 집적회로 패키지를 자동으로 적치시킨 후 상기 테스터의 테스트 결과에 따라 상기 집적회로 패키지를 상기 소켓으로부터 인출하여 양품 또는 불량품으로 선별하여 배치시킨다.
최근 집적 회로의 고속화, 고기능화 및 생산성 향상을 위한 동시테스트 디유티(DUT : Device Under Test)의 증가 등으로 인해 테스터의 가격이 고가화되고 있다. 이러한 고가의 테스터를 효율적으로 사용하기 위해서는 적정한 소켓의 선택 사용 및 소켓의 수명 관리가 매우 중요하다.
대량의 패키지에 대한 검사 중 소켓의 수명이 소진되어 소켓의 성능이 저하되면 양질의 반도체 패키지를 불량으로 처리하는 경우가 점점 증가하게 되어 새 소켓으로 교체되기까지 대단히 높은 불량률을 유지해야 된다. 또한, 불량 소켓이 발생될 때마다 교체를 위하여 고가의 테스터와 핸들러를 정지시켜야 하므로 테스트의 효율이 떨어지고 결과적으로 생산수율에 영향을 미치게 된다.
이를 방지하기 위해서 반도체 제조업체에서는 소켓이 일정한 사용회수 즉,임계 사용회수에 도달하면 새 소켓으로 교체하여 상술한 점진적인 불량률 증가를 방지하고 있으며, 상기 임계 사용회수와 더불어 양품수와 불량수를 파악하여 적정한 교체시점을 관리하고 있다. 한편, 상기 교체된 소켓은 세정 후 검사를 통해 재사용하기도 한다.
현재 반도체 제조업체에서 상기와 같은 임계 사용회수, 양품수, 불량수를 파악하는 방법은 다음과 같다. 첫 번째 방법으로, 소켓 몸체부에 최초 사용일자 등을 기록하여 그로부터 경과된 시간을 파악하여 사용회수를 대략적으로 산정하는 방식을 사용하고 있는데, 이 방법은 정확한 데이터를 산정할 수 없으며 사용회수, 양품수, 불량수 등의 필요한 사항을 모두 파악하는 것이 불가능하다. 두 번째 방법으로, 테스터 또는 핸들러가 각각의 소켓이 처리한 데이터를 기억하는 방식이 있다. 그러나, 이 방법은 소켓의 위치가 변경되면 변경된 소켓의 위치를 인식할 수 없어 정확한 데이터를 습득할 수 없으며, 전술한 세정 작업 등의 재생 작업을 통해 재사용되는 소켓에 대해서는 사용회수를 알 수가 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소켓의 정확한 수명관리를 효율적으로 수행하기 위하여 상기 소켓 내에 소켓의 사용회수 및 소켓이 처리한 양품수와 불량수를 기록할 수 있는 저장장치를 구비시켜 소켓의 적정 교체시점을 관리할 수 있는 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템을 제공하는 것을 목적을 한다.
도 1a는 본 발명의 소켓 및 소켓이 장착된 소켓 보드의 개략적인 평면도.
도 1b는 도 1a의 A-A`선에 따른 단면도 및 본 발명의 반도체 집적소자 테스트 정보 관리 시스템을 개략적으로 나타낸 도면.
도 2는 본 발명의 제 1 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템의 블록도.
도 3은 본 발명의 제 2 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템의 블록도.
도 4는 본 발명의 제 2 실시예에 따른 반도체 집적소자 테스트 시스템을 개략적으로 나타낸 도면.
도 5는 본 발명에 따른 소켓의 저장 장치로부터 정보를 출력하는 시스템의 일 예를 도시한 것.
<도면의 주요 부분에 대한 설명>
200 : 소켓 201 : 저장 장치
210 : 테스터 211 : 테스터 제어부
212 : 테스트 신호 제어부 222 : 인터페이스
상기와 같은 목적을 달성하기 위한 본 발명에 따른 소켓은 반도체 집적소자의 테스트를 수행하는 소켓에 있어서, 상기 반도체 집적소자가 적치되며 상기 반도체 집적소자의 테스트에 요구되는 제반 장치를 구비하는 본체와, 상기 본체의 소정 위치에 구비되어 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제 1 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템은 소켓 내에 적치되는 반도체 집적소자를 테스터를 이용하여 정상 유무를 판명하는 반도체 집적소자 테스트 시스템에 있어서, 상기 소켓 내에 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 구비하는 소켓;과, 반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부와, 상기 테스터의 제반 동작을 제어하며 상기 테스터 신호 제어부에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 상기 소켓의 저장 장치에 저장 및 출력하는 테스트 제어부를 구비하는 테스터;를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템은 소켓 내에 적치되는 반도체 집적소자를 테스터를 이용하여 정상 유무를 판명하는 반도체 집적소자 테스트 시스템에 있어서, 상기 소켓 내에 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 구비하는 소켓;과, 반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부와, 상기 테스터의 제반 동작을 제어하며 상기 테스터 신호 제어부에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 입출력을 제어하는 테스트 제어부를 구비하는 테스터;와, 상기 테스터의 테스트 제어부로부터 각각의 반도체 집적소자에 대한 테스트 처리 결과를 입력받아 각각의 테스트 처리 결과에 해당하는 반도체 집적소자가 적치된 소켓의 저장 장치로 테스트 처리 결과 정보를 분산 저장시키는 것을 제어하는 테스트 결과 정보 제어부;를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 특징에 따르면, 소켓 내에 소정의 저장장치를 구비시켜 소켓이 처리한 테스트 회수 및 테스트 결과에 따른 양·불량 정보를 저장하여 소켓의 적정 교체 시점을 정확히 파악할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템을 상세히 설명하기로 한다.
본 발명에 따른 소켓을 설명하기에 앞서 반도체 집적소자의 테스트 시스템에 대해 먼저 설명하기로 한다. 반도체 집적소자의 테스트 시스템은 도 1a 및 도 1b에 도시한 바와 같이, 크게 반도체 집적소자(도시하지 않음)가 적치되는 소켓(200)과, 상기 소켓(200)이 실장되는 소켓 보드(101)와, 상기 소켓 보드(101)를 매개로 하여 상기 소켓(200) 내에 적치되어 있는 반도체 집적소자를 테스트하는 테스터로 구성된다.
이와 같은 구성을 갖는 반도체 집적소자 테스트 시스템에 있어서, 상기 테스터는 상기 소켓(200) 내에 적치되는 반도체 집적소자에 소정의 테스트 신호를 전달하여 반도체 집적소자가 정상적으로 작동하는지 여부를 테스트하는 역할을 수행한다.
반도체 집적 소자에 대한 테스트 작업은 상기와 같이 테스터가 소정의 테스트 신호를 반도체 집적소자에 전달하고 그 신호에 대한 반도체 집적소자의 응답신호를 분석하여 양, 불량을 판명하는 과정의 반복적인 작업이다.
상기와 같은 테스트 작업의 반복적인 수행에 있어서 반도체 집적소자가 적치되는 소켓은 소켓 내의 콘택핀(도시하지 않음)의 솔더 빌드업(Solder build-up) 등의 현상 등으로 인해 테스트 작업 중에 있어서 주기적으로 교체해야 한다.
본 발명은 상기와 같은 소켓의 적정 교체 시점을 제공할 수 있으며 이에 더불어 소켓이 처리한 양품 또는 불량품의 개수를 정확히 파악하고자 고안된 것이다.
본 발명에 따른 소켓(200)은 도 1에 도시한 바와 같이, 소켓의 본체 내에 소정의 저장 장치(201)가 구비되어 있다. 상기 저장 장치(201)는 소켓에서 처리된 반도체 집적소자들의 테스트 회수 및 상기 반도체 집적소자들에 대한 테스트 결과인 양품수, 불량수들을 저장할 수 있는 기록매체이다. 상기 저장 장치의 구체적 일 예로서 EEPROM(Electrically Erasable Programmable Read-Only Memory) 등을 사용할 수 있다.
상기 소켓(200) 본체 내의 소정의 위치 내에 구비되어 있는 저장 장치(201)는 상기 소켓 보드(101)와 전기적 연결관계를 갖추고 있고 궁극적으로 테스터와 전기적으로 연결되어 있어 테스터와 소정의 전기적 신호연결관계를 맺고 있다. 상기 테스터와 저장 장치 간의 신호연결관계에 대한 구체적 설명은 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 본 발명의 반도체 집적소자 테스트 정보 관리 시스템의 블록도이다. 도 2에 도시한 바와 같이, 소켓과 테스터 간의 신호연결관계를 구현하기 위해서는 장치적으로 저장 장치(201)가 장착되어 있는 소켓(200) 및 테스터(210)가 요구되며, 부가적으로 상기 소켓과 테스터 사이의 테스트 신호의 변환 및 매개의 역할을 수행하는 인터페이스가 구비된다.
상기 테스터(210)는 상기 반도체 집적소자에 대한 테스트 신호를 발생시키고 인터페이스를 매개로 하여 반도체 집적소자로부터 입력되는 응답 신호를 분석하여 처리하는 테스터 신호 제어부(212)와, 반도체 집적소자의 테스트에 관련된 제반 동작을 제어하며 상기 테스터 신호 제어부(212)에서 처리된 반도체 집적소자에 대한 테스트 결과 정보를 입력받아 그에 상응하는 전기적 신호를 발생시키는 테스트 제어부를 구비한다.
이와 같은 구성을 갖는 상태에서 상기 소켓(200)과 테스터(210) 간의 동작을 설명하면 다음과 같다. 먼저, 테스터(210)의 테스트 신호 제어부(212)는 상기 반도체 집적소자를 테스트하기 위한 소정의 테스트 신호를 발생시켜 인터페이스(222)를 통해 소켓(200)에 적치되어 있는 반도체 집적소자(도시하지 않음)로 전달한다. 반도체 집적소자로 전달된 신호에 의해 반도체 집적소자는 테스트 신호에 대한 응답신호를 인터페이스(222)를 매개로 하여 테스터 신호 제어부(212)로 전달한다. 상기 테스터 신호 제어부(212)는 반도체 집적소자로부터 입력된 응답신호를 분석 처리하여 해당 반도체 집적소자의 양, 불량을 판명한다. 이와 같이 특정의 반도체 집적소자에 대한 테스트가 완료된 상태에서 상기 테스트 신호 제어부(212)는 상기 테스트 처리 결과 정보를 테스트 제어부(211)로 전달하고 상기 테스트 제어부(211)는 해당 반도체 집적소자의 테스트 결과 즉, 양·불량 정보를 상기 소켓(200) 내에 구비되어 있는 저장 장치(201)에 기록한다.
테스트 공정이 진행됨에 따라 상기와 같은 과정이 반복되고 상기 소켓(200) 내의 저장 장치(201)에는 테스트 작업이 완료된 반도체 직접소자들에 대한 처리 결과 즉, 총 테스트 회수 및 그에 따른 양·불량 회수가 누적된다. 이와 같이 상기 소켓(200) 내의 저장 장치(201)에 저장된 정보들은 상기 테스트 제어부(211)를 통해 출력이 가능함은 물론이며 또한, 상기 소켓의 저장 장치(201)에 저장되어 있는 정보의 출력은 상술한 테스트 제어부가 구비되어 있는 테스터와 같은 특정의 장치에 국한되지 않는다. 즉, 본 발명에 적용되는 소켓 내의 저장 장치(201)는 EEPROM과 같은 일반적인 기록 매체를 사용함에 따라 기록 매체를 해석할 수 있는 기타 제반 장치를 통해 저장 장치에 저장되어 있는 정보를 출력할 수 있다. 일 예로서 도 5에 도시한 바와 같이, 소켓의 저장 장치(201)에 저장되어 있는 테스트 결과 정보를 판독할 수 있는 소정의 테스트 결과 정보 판독 장치(501)를 통해 소정의 표시 장치(503)로 출력할 수 있다.
본 발명의 제 2 실시예에 따른 소켓과 테스터 간의 신호연결관계는 다음과 같다. 도 3에 도시한 바와 같이, 본 발명의 제 1 실시예의 시스템에 테스트 결과 정보 제어부를 부가시킨 것을 특징으로 한다.
일반적으로, 반도체 집적소자의 테스트에 있어서 각각의 소켓에 적치되는 반도체 집적소자는 그에 대응하여 1개이며, 이러한 소켓이 소정의 인터페이스 보드 상에 다수개 설치되어 다수의 반도체 집적소자에 대한 독립적인 테스트를 진행하게 된다.
본 발명의 제 2 실시예는 이와 같이 다수개의 소켓을 이용한 테스트 진행시 각각의 소켓이 처리한 테스트 처리 횟수 및 테스트 결과 정보의 저장을 용이하게 할 수 있도록 제안된 것이다.
본 발명의 제 2 실시예에 따른 반도체 집적소자 테스트 정보 관리 시스템은 도 3 및 도 4에 도시한 바와 같이, 크게 본 발명의 제 1 실시예에서와 같이 양·불량 정보를 저장하는 저장 장치(201)를 구비하는 소켓(200), 상기 소켓(200)과 전기적 신호 연결관계를 맺고 있는 테스터(210) 및 상기 저장 장치(201)와 테스터(210) 사이의 신호를 매개하는 테스트 결과 정보 제어부(221)로 구성된다.
상기 테스터(210)는 반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부(212)와, 상기 테스터(210)의 제반 동작을 제어하며 상기 테스터 신호 제어부(212)에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 입출력을 제어하는 테스트 제어부(211)를 구비한다.
상기 테스트 결과 정보 제어부(221)는 상기 테스터의 테스트 제어부(211)로부터 각각의 반도체 집적소자에 대한 테스트 처리 결과를 입력받아 각각의 테스트 처리 결과에 해당하는 반도체 집적소자가 적치된 소켓(200)의 저장 장치(201)로 테스트 처리 결과 정보를 분산 저장시키는 것을 제어하는 역할을 수행한다.
상기와 같은 본 발명의 제 2 실시예에 따른 구성은 제 1 실시예의 구성과 유사하며 그에 따른 소켓(200)과 테스터(210) 간의 동작 또한 제 1 실시예와 유사한 점이 있다.
이를 참고하여 본 발명의 제 2 실시예에 따른 상기 소켓(200)과 테스터(210) 간의 동작을 설명하면 다음과 같다.
먼저, 테스터(210)의 테스트 신호 제어부(212)는 상기 반도체 집적소자를 테스트하기 위한 소정의 테스트 신호를 발생시켜 인터페이스(222)를 통해 소켓(200)에 적치되어 있는 반도체 집적소자로 전달하고 반도체 집적소자로부터 그에 대한 응답 신호를 입력받아 분석 처리하여 해당 반도체 집적소자의 양, 불량을 판명한다. 이와 같이 특정의 반도체 집적소자에 대한 테스트가 완료된 상태에서 상기 테스트 신호 제어부(212)는 상기 테스트 결과 정보를 테스터(210) 내에 구비되어 있는 테스트 제어부(211)로 전달한다.
한편, 상기 테스트 제어부(211)는 해당 반도체 집적소자의 테스트 결과, 즉 양·불량 정보를 상기 테스트 결과 정보 제어부(221)로 전달한다. 상기 테스트 결과 정보 제어부(221)는 상기 테스터의 테스트 제어부로부터 각각의 반도체 집적소자에 대한 테스트 처리 결과를 입력받아 각각의 테스트 처리 결과에 해당하는 반도체 집적소자가 적치된 소켓(200)의 저장 장치(201)로 테스트 처리 결과 정보를 분산 저장시키는 것을 제어하는 역할을 수행한다.
이에 따라 소정의 인터페이스 보드 상에 구비되어 있는 복수개의 소켓이 수행한 테스트 처리 결과에 대한 정보를 독립적으로 저장시킬 수 있게 된다.
테스트 공정이 진행됨에 따라 상기와 같은 과정이 반복되고 상기 소켓 내의 저장 장치에는 테스트 작업이 완료된 반도체 직접소자들에 대한 처리 결과가 누적된다. 이와 같이 상기 소켓 내의 저장 장치에 저장된 정보들은 상기 테스트 결과 정보 제어부를 통해 출력이 가능함은 물론이며 제 1 실시예에서처럼 다양한 기록 매체의 해석 장치를 통해 출력이 가능하다.
상술한 바와 같은 본 발명의 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리 시스템은 다음과 같은 효과가 있다.
소켓 내에 소켓이 처리한 테스트 회수 및 테스트 결과인 양품수와 불량수를 기록할 수 있는 저장 장치를 구비시켜 소켓의 적정 교체 시점을 관리할 수 있어, 종래 소켓이 임계 사용회수에 도달함에 따라 발생하던 점진적인 불량률 증가를 미연에 방지할 수 있게 된다.

Claims (3)

  1. 반도체 집적소자의 테스트를 수행하는 소켓에 있어서,
    상기 반도체 집적소자가 적치되며 상기 반도체 집적소자의 테스트에 요구되는 제반 장치를 구비하는 본체;
    상기 본체의 소정 위치에 구비되어 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 포함하여 이루어지는 것을 특징으로 하는 소켓.
  2. 소켓 내에 적치되는 반도체 집적소자를 테스터를 이용하여 정상 유무를 판명하는 반도체 집적소자 테스트 시스템에 있어서,
    상기 소켓 내에 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 구비하는 소켓;
    반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부와, 상기 테스터의 제반 동작을 제어하며 상기 테스터 신호 제어부에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 상기 소켓의 저장 장치에 저장 및 출력하는 테스트 제어부를 구비하는 테스터;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체 집적소자 테스트 정보 관리 시스템.
  3. 소켓 내에 적치되는 반도체 집적소자를 테스터를 이용하여 정상 유무를 판명하는 반도체 집적소자 테스트 시스템에 있어서,
    상기 소켓 내에 상기 소켓이 처리한 반도체 집적소자의 테스트 처리 회수 및 테스트 결과에 따른 양·불량 정보를 저장하는 저장 장치를 구비하는 소켓;
    반도체 집적소자로 테스트 신호를 발생시키고 응답 신호를 분석 처리하는 테스터 신호 제어부와, 상기 테스터의 제반 동작을 제어하며 상기 테스터 신호 제어부에서 처리된 반도체 집적소자의 테스트 처리 결과를 입력받아 입출력을 제어하는 테스트 제어부를 구비하는 테스터;
    상기 테스터의 테스트 제어부로부터 각각의 반도체 집적소자에 대한 테스트 처리 결과를 입력받아 각각의 테스트 처리 결과에 해당하는 반도체 집적소자가 적치된 소켓의 저장 장치로 테스트 처리 결과 정보를 분산 저장시키는 것을 제어하는 테스트 결과 정보 제어부;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체 집적소자 테스트 정보 관리 시스템.
KR1020020081239A 2002-12-18 2002-12-18 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 KR20040054904A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081239A KR20040054904A (ko) 2002-12-18 2002-12-18 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081239A KR20040054904A (ko) 2002-12-18 2002-12-18 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템

Publications (1)

Publication Number Publication Date
KR20040054904A true KR20040054904A (ko) 2004-06-26

Family

ID=37347647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081239A KR20040054904A (ko) 2002-12-18 2002-12-18 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템

Country Status (1)

Country Link
KR (1) KR20040054904A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372225B2 (en) 2012-07-18 2016-06-21 Samsung Electronics Co., Ltd. Storage device test system
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
KR101961861B1 (ko) 2017-10-17 2019-03-25 (주)유미테크 서버 검증 및 관리 시스템
KR20190118064A (ko) 2018-04-09 2019-10-17 (주)유미테크 서버 검증 자동화 및 관리시스템
KR20200047813A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
KR102187265B1 (ko) * 2019-09-06 2020-12-04 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372225B2 (en) 2012-07-18 2016-06-21 Samsung Electronics Co., Ltd. Storage device test system
KR101961861B1 (ko) 2017-10-17 2019-03-25 (주)유미테크 서버 검증 및 관리 시스템
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
KR20190118064A (ko) 2018-04-09 2019-10-17 (주)유미테크 서버 검증 자동화 및 관리시스템
KR20200047813A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
KR102187265B1 (ko) * 2019-09-06 2020-12-04 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓

Similar Documents

Publication Publication Date Title
US6762486B2 (en) Test circuit and multi-chip package type semiconductor device having the test circuit
TWI472780B (zh) 半導體裝置測試系統
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
JPWO2006025140A1 (ja) 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
US7003421B1 (en) VDD over and undervoltage measurement techniques using monitor cells
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
KR20040054904A (ko) 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
US6198274B1 (en) IC testing apparatus
US6352868B1 (en) Method and apparatus for wafer level burn-in
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
KR101781895B1 (ko) 멀티칩 패키지 테스트 시스템
KR20050087301A (ko) 소켓 관리 시스템과, 그를 포함하는 테스트 시스템
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
US8283940B2 (en) Probe device, processing device, and probe testing method
CN211905590U (zh) 集成电路测试装置
US20040145387A1 (en) Integrated monitoring burn-in test method for multi-chip package
KR100470989B1 (ko) 검증용프로우브카드
KR100517604B1 (ko) 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application