KR100517604B1 - 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 - Google Patents

피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 Download PDF

Info

Publication number
KR100517604B1
KR100517604B1 KR10-2003-0001395A KR20030001395A KR100517604B1 KR 100517604 B1 KR100517604 B1 KR 100517604B1 KR 20030001395 A KR20030001395 A KR 20030001395A KR 100517604 B1 KR100517604 B1 KR 100517604B1
Authority
KR
South Korea
Prior art keywords
memory device
board
target board
programming
pcb
Prior art date
Application number
KR10-2003-0001395A
Other languages
English (en)
Other versions
KR20040064109A (ko
Inventor
안덕률
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0001395A priority Critical patent/KR100517604B1/ko
Publication of KR20040064109A publication Critical patent/KR20040064109A/ko
Application granted granted Critical
Publication of KR100517604B1 publication Critical patent/KR100517604B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 프로그램의 쓰기가 완료된 메모리 소자가 실장된 상태에서 메모리 소자에 저장될 데이터를 수정할 수 있도록 하는 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및 방법에 관한 것으로서, 플래시 롬 또는 이이피롬과 같은 메모리 소자 및 CPU가 장착된 작업대상보드(UUO;Unit Under Object)에 전원을 인가하여 동작되도록 하는 제1단계와, 상기 작업대상보드에 연결된 경계검사장치를 통해 작업대상보드의 제어용 소자들을 하이 임피던스 상태로 설정하여 상기 작업대상보드에 장착된 CPU의 제어권을 분리하는 제2단계와, 상기 경계검사장치로 상기 작업대상보드의 제어권을 확보하는 제3단계와, PC의 프로그래밍 데이터를 상기 경계검사장치의 입출력 포트를 통해 상기 작업대상보드로 전송하여 작업대상보드의 메모리 소자에 쓰기를 시행하는 제4단계를 포함하여 이루어짐으로서, 메모리 소자의 분류 및 보관시의 단점을 해결할 수 있고, 메모리 소자에 저장되는 데이터의 변경이 용이한 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법과 이를 수행하기 위한 장치에 관한 것이다.

Description

피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및 방법 {Programming apparatus of programmable device on board and the same method }
본 발명은 PCB에 장착되는 각종 메모리 소자에 롬 프로그램 및 데이터를 저장하는 메모리 소자의 프로그래밍 장치 및 방법에 관한 것으로서, 특히 PCB에 메모리 소자가 실장된 상태에서 PC에 있는 롬 프로그램 및 데이터를 송출하여 쓰기를 시행함으로써 메모리 소자의 분류 및 보관에 따른 문제점을 해결함은 물론 롬 프로그램 및 데이터의 변경이 용이하게 한 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치 및 방법에 관한 것이다.
일반적으로 PCB(Printed Circuit Board)에 실장되는 부품에는 프로그래밍이 가능한 메모리 소자(Programming Device)가 포함되어 있다. 즉, 플래시 롬(flash ROM)이나 이이피롬(EEPROM) 등의 메모리 소자가 PCB에 실장되는 것이다.
이들 부품은 PCB에 장착되기 이전에 ROM 라이터(Read Only Memory writer) 또는 PLD 라이터(Programming Logic Device Writer)를 통해 프로그래밍 작업이 실시된 후 PCB에 실장되며, 실장 후에는 검사 또는 테스트를 수행하여 이상 여부를 확인하게 된다.
다시 말해서 종래의 메모리 소자의 프로그래밍 방법은 도 1에 도시된 바와 같이 ROM 라이터 또는 PLD 라이터를 통해 메모리 소자에 프로그래밍을 수행한 후, 메모리 소자의 종류 및 프로그래밍된 데이터에 따라 메모리 소자를 분류 및 보관한다. 이후, PCB에 메모리 소자를 실장하고, 이 상태에서 메모리 소자에 대한 테스트를 실시한다. 테스트의 실시 결과 불량으로 나타나거나 또는 데이터 수정 등으로 인하여 재작업이 필요한 경우 PCB로부터 메모리 소자를 제거한 후, ROM 라이터 또는 PLD 라이터를 통해 재차 프로그래밍을 수행한다. 물론, 테스트 결과 아무 이상이 없는 경우에는 PCB를 따로 저장하여 메모리 소자에 대한 프로그래밍 작업을 완료하면 된다.
메모리 소자가 PCB에 실장된 상태에서의 메모리 소자에 대한 검사 또는 테스트는 다음과 같은 장비를 이용하여 수행한다.
APC(Auto PCB Checker)는 보통 펑션 테스터(Function tester)라 불리우며, 검사대상 보드(UUT ; Unit Under Test)에 전원을 인가하고 동작을 행하기 위한 조건을 주고, 파형이나 전압과 같은 응답 특성을 검사하는 장비이다. 이러한 APC는 단순히 온/오프 동작을 수행하는 것부터 복잡한 FFT 처리까지 가능한 것까지 다양하게 구성된다. 보통 메모리 소자(ROM ; flash, EEPROM, PLD 등)가 PCB에 실장된 상태에서는 이들에 대한 제어권이 CPU 또는 컨트롤러에 귀속되어 있으므로, 메모리 소자에 대한 프로그래밍 작업을 수행하는 것은 불가능하다.
ICT(In-Circuit Tester;인쇄회로기판 자동검사기)는 부품이 조립된 상태의 기판을 정밀하게 측정하여, 그에 대한 양불 판정을 행하는 장비이며, 저항, 코일, 컨덴서, 코일, 다이오드, 트랜지스터 등을 정밀하게 검사하여 측정을 하는 기능을 가지고 있다. 일반적으로 ICT는 전기를 인가하지 않은 상태에서 패턴 간의 쇼트 및 오픈 검사, 수동 부품의 미삽입과 역삽입 및 오삽입을 검사한 후 IC 등의 펑션 테스트상기 ICT중에서 펑션 테스트를 를 수행하게 된다. ICT중에서 펑션 테스트 기능이 제거된 것을 MDA( Manufacturing Defect Analyzer)라 하며, 유리나라에서는 보통 APT(Auto PCB Tester)라 불리고 있다.
BST(Boundary Scan Test) 장치는 경계검사장치로서, 부품이 실장된 PCB에 최소 3개의 신호를 인가하고 1개의 신호를 받아보아 분석함으로써 해당 PCB의 부품간 패턴의 단선(open) 및 단락(short)를 검사하거나, 부품의 이상을 판별하는 등의 기능을 수행한다. BST의 대상물은 디지털 기술을 기반으로 하는 보드이며, 개발 담당자가 개발한 보드에 대한 BST를 통해 이상 여부를 판단할 수 있다. 이러한 BST는 IEEE-1394에 그 상세 규격(spec.)이 명시되어 있다.
BST 장치는 BST 컨트롤러가 검사대상 보드의 제어권을 획득하여 검사대상 보드(UUT)에 있는 각 구성요소의 입출력 핀을 제어하게 된다. 따라서, BST를 수행하기 위해서는 검사대상 보드에 BST 사양을 만족하는 부품이 있어야 하며, 이러한 부품이 없는 경우에는 BST가 불가능하다. 여기서, 검사대상 보드에 BST 사양을 만족하는 부품이 여러 개 있을 경우에는 체인식(chain type)으로 연결이 가능하다.
BST는 도 2에 도시된 바와 같이 BST 컨트롤러(11)에서 TCK, TMS, TDI 라는 신호를 BST 케이블(15)을 통해 검사대상 보드(12)에 인가하고, TDO라는 신호를 검사대상 보드(12)로부터 받아 봄으로써 가능하다. 물론, 상기 TCK, TMS, TDI 신호가 실제로 인가되는 곳은 상기 검사대상 보드(12)에 장착된 BST용 부품(12')이며, 상기 TDO 신호 역시 상기 BST용 부품(12')에서 발생된다. 여기서 TMS, TDI, TDO 신호는 TCK 라는 신호에 동기가 이루어져 동작하게 된다. TCK, TMS, TDI 신호를 발생시키는 BST 컨트롤러(11)는 TCK RE(Rising Edge)에서 TDI, DMS 신호를 인가하고, 검사대상 보드(12)는 TCK FE(Falling Edge)에 동기되어 TDO 신호를 인가한다. 따라서, BST 컨트롤러(11)는 검사대상 보드(12)로부터 나온 TDO 신호를 분석하여 검사대상 보드(12)의 이상 유무를 판단하게 된다.
다시 살펴보면, 대량 생산이 필요한 제조 현장에서 PCB에 실장 부품중 플래시 롬 외에 EEPROM과 같은 메모리 소자가 포함되어 있을 수 있다. PCB에 프로그램이 가능한 메모리 소자(flash ROM, PLD, EEPROM 등; 이하 ROM으로 통칭함.)가 장착된 상태에서 전원을 인가하게 되면, PCB에 부착된 CPU 또는 컨트롤러가 메모리 소자(ROM)의 제어권(Adress Bus, Data Bus, Control Signal)을 가지게 된다. 따라서, CPU 또는 컨트롤러를 통하지 않고서는 메모리 소자에 소정의 프로그램을 저장할 수 없으나, 이들 메모리 소자에 프로그램이 없는 경우에는 상기 CPU 및 컨트롤러가 작동하지 않게 된다. 이에 따라 메모리 소자(ROM)에 쓰기가 가능한 도구(ROM writer, PLD writer 등)를 제작하여 PCB에 메모리 소자(ROM)를 실장하기 전에 쓰기 작업을 실시하고, 프로그램의 쓰기가 완료된 메모리 소자(ROM)를 PCB에 실장하게 된다.
그러나, 상기한 종래의 메모리 소자의 프로그래밍 방법은 프로그램의 쓰기가 완료된 메모리 소자의 식별이 곤란하여 분류 및 보관에 애로가 있고, 메모리 소자가 실장된 상태에서 메모리 소자에 저장된 데이터가 바뀔 경우 ROM을 분리하여 덮어쓰기(Rewrite)를 한 후 다시 장착하게 되므로 막대한 비용이 소요되는 문제점이 있다.
즉, 메모리 소자의 종류별로 각각 쓰기를 시행하기 위한 공정이 필요하여 상당한 비용이 소요되고, 동일한 메모리 소자에 다른 종류의 프로그램이 저장된 경우 별도의 표시가 없다면 외관상 분류가 불가능하게 되어 분류 및 보관에 각별한 주의가 요구된다.
특히, 메모리 소자(ROM)에 대한 쓰기가 완료되어 PCB에 실장한 상태에서 메모리 소자에 저당되어야 하는 소스(데이터)가 변경된 경우, PCB의 실장 상태에서는 쓰기가 불가능하므로 PCB에 장착된 메모리 소자를 분리하여야 한다. 이후, 분리된 메모리 소자에 쓰기 공정을 다시 시행(Rewrite)한 후 PCB에 부착하는 과정을 되풀이하게 된다. 따라서, 메모리 소자의 분리, 덮어쓰기, 재실장과 같은 과정에 소요되는 비용이 발생하게 되는 것이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, BST를 수행하는 BST 장치를 이용하여 검사대상 보드에 대한 제어권을 획득한 후 검사대상 보드에 실장된 메모리 소자에 데이터를 송출하여 필요한 데이터 및 프로그램을 저장할 수 있도록 하여 분류 및 보관상의 애로점을 해결하고 ROM 프로그램의 변경이 용이하게 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치 및 방법을 제공하는데 그 목적이 있다.
상기한 기술적 과제를 해결하기 위한 본 발명에 따른 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치는 플래시 롬(flash ROM) 또는 이이피롬(EEPROM)과 같은 메모리 소자 및 CPU가 장착된 작업대상보드와, 상기 작업대상보드의 메모리 소자에 대한 경계 검사를 할 수 있도록 복수의 채널이 형성된 BST 포트 및 입출력 포트가 구비되고 작업대상보드의 CPU가 하이임피던스 상태가 되도록 신호를 인가하여 상기 메모리소자로의 제어권을 분리시키는 경계검사 컨트롤 보드와, 상기 경계검사 컨트롤 보드의 어댑터에 연결 케이블로 연결되는 인터페이스 카드가 구비되어 상기 작업대상보드의 메모리 소자에 대한 프로그램 데이터를 송출하는 PC의 인터페이스 보드와, 상기 경계검사 컨트롤 보드의 BST 포트와 상기 작업대상보드를 연결하는 BST 케이블과, 상기 경계검사 컨트롤 보드의 입출력 포트와 상기 작업대상보드를 연결하여 메모리 소자에 대한 프로그램의 쓰기가 가능하도록 하는 롬 라이트 케이블(ROM write cable)을 포함한 것을 특징으로 한다.
또, 본 발명에 따른 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법은 플래시 롬 또는 이이피롬과 같은 메모리 소자 및 CPU가 장착된 작업대상보드(UUO;Unit Under Object)에 전원을 인가하여 동작되도록 하는 제1단계와, 상기 작업대상보드에 연결된 경계검사장치를 통해 작업대상보드의 제어용 소자들을 하이 임피던스 상태로 설정하여 상기 작업대상보드에 장착된 CPU의 제어권을 분리하는 제2단계와, 상기 경계검사장치로 상기 작업대상보드의 제어권을 확보하는 제3단계와, PC의 프로그래밍 데이터를 상기 경계검사장치의 입출력 포트를 통해 상기 작업대상보드로 전송하여 작업대상보드의 메모리 소자에 쓰기를 시행하는 제4단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.
본 발명에 의한 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치는 도 3에 도시된 바와 같이 플래시 ROM(52) 또는 EEPROM(53)과 같은 메모리 소자 및 CPU(51)가 장착된 작업대상보드(50)와, 상기 작업대상보드(50)의 메모리 소자에 대한 경계 검사를 할 수 있도록 복수의 채널(62')이 형성된 BST 포트(62) 및 입출력 포트(61)가 구비되고 작업대상보드(50)의 CPU(51)로부터 제어권을 분리시키는 경계검사 컨트롤 보드(60)를 포함하여 구성된다. 또한, 상기 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치는 상기 작업대상보드(50)의 메모리 소자에 대한 프로그램 데이터를 송출하는 PC(70)의 인터페이스 보드(71)와, 상기 경계검사 컨트롤 보드(60)의 BST 포트(62)와 상기 작업대상보드(50)를 연결하는 BST 케이블(92)과, 상기 경계검사 컨트롤 보드(60)의 입출력 포트(61)와 상기 작업대상보드(50)를 연결하여 메모리 소자에 대한 프로그램의 쓰기가 가능하게 하는 롬 라이트 케이블(93)로 구성된다. 상기 경계검사 컨트롤 보드(60)는 상기 작업대상보드의 CPU 또는 DSP 등의 콘트롤러의 입출력포드 및 어드레스 버스, 데이터 버스 등의 출력을 임의로 하이임피던스 상태로 설정하기 위한 신호를 상기 작업대상보드(50)로 인가하여 상기 작업대상보드의 CPU(51)로부터 상기 작업대상보드(50)의 메모리소자로의 제어권을 분리하여 그 제어권을 확보한다. 또한, 상기 경계검사 컨트롤 보드(60)는 상기 작업대상보드(50)의 제어권을 확보한 후, 상기 작업대상보드(50)의 메모리 소자에 저장할 새로운 롬 프로그램 및 데이터와 그에 따른 제어신호를 상기 작업대상보드(50)로 출력하여 상기 작업대상보드의 메모리 소자에 대한 롬 프로그램 및 데이터 쓰기를 수행한다.
상기 BST 케이블(92)은 상기 작업대상보드(50)의 검사대상 부품에 적어도 3개 이상의 신호를 인가하고, 1개 이상의 신호를 수신할 수 있도록 10핀 케이블이 적용된다. 또, 상기 롬 라이트 케이블(93) 역시 10핀 케이블이 적용되며, 데이터의 입출력용으로 사용되고 데이터 신호 및 제어신호의 입출력이 가능하다.
상기와 같이 구성된 프로그래밍 장치를 이용한 본 발명의 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법은 도 4에 도시된 바와 같이
플래시 ROM(52) 또는 EEPROM(53)과 같은 메모리 소자 및 CPU(51)가 장착된 작업대상보드(50)에 전원을 인가하여 정상동작시 작업대상보드(50)의 CPU(51)가 각 소자에 대한 제어권을 갖도록 하는 제1단계와, 상기 작업대상보드(50)에 연결된 경계검사장치(60)를 통해 작업대상보드(50)의 제어용 소자(CPU, PLD, Controller)들을 하이 임피던스 상태로 설정하여 상기 작업대상보드(50)에 장착된 CPU(51)의 제어권을 일시적으로 분리하는 제2단계와, 상기 경계검사장치로 상기 작업대상보드(50)의 제어권을 확보하는 제3단계와, PC(70)의 프로그래밍 데이터를 상기 경계검사장치의 입출력 포트(61)를 통해 상기 작업대상보드(50)로 전송하여 작업대상보드(50)의 메모리 소자에 쓰기를 시행하는 제4단계와, 상기 제4단계를 통해 메모리 소자에 저장된 데이터와 PC(70)의 프로그래밍 데이터를 비교 검사하는 제 5단계와, 상기 제5단계의 검사 결과 불량 또는 데이터 수정 등으로 인하여 재작업이 필요한 경우 상기 제4단계로 피드백하고 그렇지 않으면 프로그래밍 작업을 종료하는 제6단계로 구성된다.
상기와 같이 구성된 본 발명은 작업대상보드에 메모리 소자를 장착한 상태에서 프로그램 및 데이터의 쓰기를 시행함으로써 롬 프로그램 및 데이터의 변경이 용이하게 한다.
먼저, 작업대상보드(50)에 플래시 ROM(52) 또는 EEPROM(53)과 같은 메모리 소자 및 CPU(51)를 장착한 후 전원을 인가하면, 작업대상보드(50)의 CPU(51)가 각 소자에 대한 제어권을 갖게 된다. 이 상태에서 경계검사장치를 구성하는 경계검사 컨트롤 보드(60)의 BST 포트(61)와 상기 작업대상보드(50)를 BST 케이블(92)로 연결하고, 상기 경계검사 컨트롤 보드(60)의 입출력 포트(61)와 상기 작업대상보드(50)를 롬 라이트 케이블(93)로 연결하여 메모리 소자에 대한 프로그램의 쓰기가 가능하게 한다. 또한, 상기 작업대상보드(50)의 메모리 소자에 대한 프로그램 데이터를 송출하는 PC(70)의 인터페이스 보드(71)의 인터페이스 카드(72)와 상기 경계검사 컨트롤 보드(60)의 어댑터(63)를 연결 케이블(91)로 연결하여 PC(70)의 데이터가 경계검사 컨트롤 보드(60)를 통해 작업대상보드(50)로 전달될 수 있게 한다.
이 상태에서 경계검사 컨트롤 보드(60)의 BST 포트(61)를 통해 작업대상보드(50)로 신호를 보내 작업대상보드(50)에서 BST를 지원하는 소자(CPU, DSP, Controller류)의 I/O 및 어드레스 버스(Adress Bus), 데이터 버스(Data Bus) 등의 아웃풋(Output)을 임의로 하이 임피던스(high impedance) 상태로 설정한다. 여기서, 하이 임피던스 상태란 이들 소자가 작업대상보드(50)에 장착된 여타 소자에 대한 신호(Signal)의 제어권을 가지고 있지 않는 상태를 말한다. 따라서, 작업대상보드(50)에 장착된 메모리 소자에 대한 제어권이 작업대상보드(50)에 장착된 CPU(51)로부터 분리되고, 이에 대한 제어권을 경계검사 컨트롤 보드(60)가 확보하게 된다. 이 상태에서 PC(70)에 있는 프로그램 데이터가 상기 경계검사 컨트롤 보드(60)의 입출력 포트(61) 및 롬 라이트 케이블(93)을 통해 작업대상보드(50)로 전달되며, 롬 라이트 케이블(63)을 통해 전달되는 제어신호(control Signal) 및 데이터 신호(Data Signal)에 따라 작업대상보드(50)의 메모리 소자에 대한 롬 프로그램 및 데이터의 쓰기가 시행된다.
이후, 메모리 소자에 저장된 데이터와 PC(70)에 있는 프로그래밍 데이터를 비교 검사한다. 검사 결과 불량으로 판정되는 경우 롬 라이트 케이블(93)을 통해 롬프로그램 및 데이터를 수정하게 되며, 검사 결과가 좋으면 프로그래밍 작업을 종료한다. 물론, 메모리 소자에 저장되는 롬 프로그램 및 데이터가 변경되는 경우에도 상기 롬 라이트 케이블(93)을 통해 롬 프로그램 및 데이터를 수정하는 것은 당연하다.
이와 같이, 본 발명에 의한 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치 및 방법은 메모리 소자의 분류 및 보관시의 단점을 해결할 수 있고, 메모리 소자에 저장되는 데이터의 변경이 용이한 이점이 있다.
즉, 작업대상보드에 메모리 소자를 장착한 상태에서 롬 프로그램 및 데이터의 읽기 및 쓰기가 시행되므로, PCB에 메모리 소자를 장착하기 전에 롬 프로그램의 쓰기를 시행하는 종래 기술에서 메모리 소자의 분류 및 보관시 발생될 수 오류 요인을 제거한다. 다시 말해서 동일 부품에 저장 데이터가 다른 부품을 PCB에 실장하는 오류를 범하지 않게 된다.
또한, 메모리 소자에 저장되는 데이터가 변경되더라도 메모리 소자를 탈부착시키지 않고 롬 프로그램의 수정이 가능하여 메모리 소자를 탈부착할 필요가 없으므로 탈부착에 따른 비용 및 시간을 줄일 수 있다.
도 1은 일반적인 메모리 소자의 프로그래밍 및 검사 과정이 도시된 흐름도,
도 2는 일반적인 경계검사장치의 작동 개념도,
도 3은 본 발명에 의한 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치가 도시된 구성도,
도 4는 본 발명에 의한 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법이 도시된 순서도이다.
<도면의 주요 부분에 관한 부호의 설명>
50 : 작업대상보드 51 : CPU
52 : 플래시 롬 53 : EEPROM
60 : 경계검사 컨트롤 보드 61 : 입출력 포트
62 : BSP 포트 63 : 어댑터
70 : PC 71 : 인터페이스 보드
72 : 인터페이스 카드 91 : 연결 케이블
92 : BST 케이블 93 : 롬 라이트 케이블

Claims (5)

  1. 플래시 롬(flash ROM) 또는 이이피롬(EEPROM)과 같은 메모리 소자 및 CPU가 장착된 작업대상보드(UUO;Unit Under Object)와, 상기 작업대상보드의 메모리 소자에 대한 경계 검사를 할 수 있도록 복수의 채널이 형성된 BST 포트 및 입출력 포트가 구비되고 작업대상보드의 CPU가 하이임피던스 상태가 되도록 신호를 인가하여 상기 메모리소자로의 제어권을 분리시키는 경계검사 컨트롤 보드와, 상기 경계검사 컨트롤 보드의 어댑터에 연결 케이블로 연결되는 인터페이스 카드가 구비되어 상기 작업대상보드의 메모리 소자에 대한 프로그램 데이터를 송출하는 PC의 인터페이스 보드와, 상기 경계검사 컨트롤 보드의 BST 포트와 상기 작업대상보드를 연결하는 BST 케이블과, 상기 경계검사 컨트롤 보드의 입출력 포트와 상기 작업대상보드를 연결하여 메모리 소자에 대한 프로그램의 쓰기가 가능하도록 하는 롬 라이트 케이블(ROM write cable)을 포함하여 구성되는 것을 특징으로 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치.
  2. 제 1항에 있어서,
    상기 BST 케이블은 상기 작업대상보드의 검사대상부품에 적어도 3개 이상의 신호를 인가하고, 1개 이상의 신호를 수신할 수 있도록 10핀 케이블이 적용된 것을 특징으로 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치.
  3. 제 1항에 있어서,
    상기 롬 라이트 케이블은 데이터의 입출력용으로 사용되고, 데이터 신호 및 제어신호의 입출력이 가능하도록 10핀 케이블이 적용된 것을 특징으로 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 장치.
  4. 플래시 롬 또는 이이피롬과 같은 메모리 소자 및 CPU가 장착된 작업대상보드(UUO;Unit Under Object)에 전원을 인가하여 동작되도록 하는 제1단계와, 상기 작업대상보드에 연결된 경계검사장치를 통해 작업대상보드의 제어용 소자들을 하이 임피던스 상태로 설정하여 상기 작업대상보드에 장착된 CPU의 제어권을 분리하는 제2단계와, 상기 경계검사장치로 상기 작업대상보드의 제어권을 확보하는 제3단계와, PC의 프로그래밍 데이터를 상기 경계검사장치의 입출력 포트를 통해 상기 작업대상보드로 전송하여 작업대상보드의 메모리 소자에 쓰기를 시행하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법.
  5. 제 4항에 있어서,
    상기 제4단계를 통해 메모리 소자에 저장된 데이터와 PC의 프로그래밍 데이터를 비교 검사하는 제 5단계와, 상기 제5단계의 검사 결과 불량 또는 데이터 수정 등으로 인하여 재작업이 필요한 경우 상기 제4단계로 피드백하고 그렇지 않으면 프로그래밍 작업을 종료하는 제6단계를 더 포함한 것을 특징으로 하는 PCB에 장착된 메모리 소자에 대한 프로그래밍 방법.
KR10-2003-0001395A 2003-01-09 2003-01-09 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 KR100517604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001395A KR100517604B1 (ko) 2003-01-09 2003-01-09 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001395A KR100517604B1 (ko) 2003-01-09 2003-01-09 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법

Publications (2)

Publication Number Publication Date
KR20040064109A KR20040064109A (ko) 2004-07-16
KR100517604B1 true KR100517604B1 (ko) 2005-09-28

Family

ID=37354777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0001395A KR100517604B1 (ko) 2003-01-09 2003-01-09 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법

Country Status (1)

Country Link
KR (1) KR100517604B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133257B1 (ko) * 2020-02-11 2020-07-13 주식회사 와이앤와이 다채널 메모리 라이트기
KR102626430B1 (ko) * 2021-09-30 2024-01-17 주식회사 와이앤와이 Smt 공정의 다채널 데이터 라이트/검증 장치

Also Published As

Publication number Publication date
KR20040064109A (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
US6833721B2 (en) Method and apparatus for testing semiconductor devices using an actual board-type product
US8008940B2 (en) Circuit board test system and test method
KR100471544B1 (ko) 실장과 에이티이가 통합된 반도체 소자 테스트 장치
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US8185788B2 (en) Semiconductor device test system with test interface means
US5487074A (en) Boundary scan testing using clocked signal
EP3660526B1 (en) Test system with embedded tester
Albee The evolution of ICT: PCB technologies, test philosophies, and manufacturing business models are driving in-Circuit test evolution and innovations
US6087839A (en) Apparatus for testing printed circuit board
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
KR100517604B1 (ko) 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
Johnson The increasing importance of utilizing non-intrusive board test technologies for printed circuit board defect coverage
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
US6642734B1 (en) Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
Jandhyala et al. Design-for-test analysis of a buffered sdram dimm
GB2405945A (en) Printed circuit board test apparatus
JP2000206166A (ja) Ｅｃｕ機能検査装置の評価システム
KR100470989B1 (ko) 검증용프로우브카드
JP3873586B2 (ja) 回路基板検査装置および回路基板検査方法
KR100305762B1 (ko) 보드내의소자테스트장치
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
Gibbs Backplane test bus applications for IEEE STD 1149.1

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee