KR0183112B1 - 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 - Google Patents
집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 Download PDFInfo
- Publication number
- KR0183112B1 KR0183112B1 KR1019940029461A KR19940029461A KR0183112B1 KR 0183112 B1 KR0183112 B1 KR 0183112B1 KR 1019940029461 A KR1019940029461 A KR 1019940029461A KR 19940029461 A KR19940029461 A KR 19940029461A KR 0183112 B1 KR0183112 B1 KR 0183112B1
- Authority
- KR
- South Korea
- Prior art keywords
- virtual
- compensation data
- switching signal
- data
- integrated circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야; 집적회로의 제조분야에서 설계된 출력 파라메타 값을 세팅하는 기술이다.
2. 발명이 해결하려고 하는 기술적 과제; 집적회로의 제조시 테스트의 자동화 및 출력 파라메타의 영구 조정을 정밀하게 수행하는 장치 및 방법을 제공한다.
3. 발명의 해결방법의 요지; 집적회로와 연결된 전류 제어원을 제어하는 회로는: 가감 스위칭신호를 제공하는 가감 스위칭신호 발생부와; 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하는 보상 데이타 발생부와; 상기 집적회로의 출력 전압을 시험적으로 미리 설정된 전압레벨에 일치시키기 위해, 가상 가감 스위칭신호 및 가상 보상 데이타를 인가되는 조정 데이타에 응답하여 발생시키는 가상 데이타 발생부와; 상기 보상 데이타 및 상기 가상 보상 데이타 중 하나에 응답하여 다응되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환부와; 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류제어원의 제어신호로서 공급하는 스위칭부를 포함한다.
4 . 발명의 중요한 용도; 회로의 제조시에 출력 테스트 및 세팅분야에 사용된다.
Description
제1도는 종래의 기술에 따른 집적회로의 동작 세팅을 보여주는 회로 블럭도.
제2도는 본 발명에 따른 집적회로의 동작 세팅을 보여주는 회로도.
제3도는 본 발명의 구현에 의해 나타나는 제어 전류의 출력 파형도이다.
본 발명은 전압 제어발진기, 필터소자 등의 전자 회로부품을 제조하는 분야에 관한 것으로, 특히 회로 부품을 동작 세팅을 자동으로 조정할 수 있는 회로 및 방법에 관한 것이다.
일반적으로, 영상 또는 음성신호 처리장치에서 중요한 회로 구성소자가 되는 전압 제어 발진기, 필터, 저항, 캐패시터 및 트랜지스터는 하나의 기판 상에 집적회로화 되어 있다. 이러한 집적회로를 제조현장에서 제조시에는 제조공정의 하나로서 동작 세팅을 위한 테스트 과정이 수행된다. 테스트 과정이 근본적으로 필요한 이유는 어떠한 집적회로내의 미리 설계된 동작 파라메타 값이 제조공정에 기인하여 약간씩 변화하기 때문이다. 따라서, 집적회로가 미리 설정된 동작 및 기능을 수행할 수 있도록 제조시에 정밀하게 세팅해 주는 조정작업이 필요하게 된다.
종래에는 이러한 조정작업을 제1도에 보여지는 바와 같이, 집적회로의 외부에 있는 가변저항 VR을 통해 작업자가 수동으로 일일이 조정하였다. 제1도를 참조하면, 전압 제어 발진기 또는 필터를 포함하는 제어대상 회로 100가 집적회로 내에 있을 경우에 작업자는 출력 전압 V0을 측정한 후 미리 설정된 출력값보다 큰지 적은지를 판단하고, 이에 따라 전류원 I0에 연결된 핀을 통해 접속된 상기 가변 저항 VR을 수동으로 조정하여 왔다. 이러한 조정은 실제로 상기 집적히로의 전류원을 제어하는 방식이다. 따라서, 제조시에 이러한 조정작업은 작업자에게 있어서 매우 번거로운 일이며, 조정작업에 소요되는 시간에 기인하여 재품의 생산성이 떨어지는 문제점이 있었다. 그러므로 소비자는 보다 높은 비용으로 그러한 제품을 구입하게 될 것이다. 또한 조정을 위해 IC칩 외부에 별도로 수동 조정단자를 만들어야 하므로 제품의 콤팩트화에 장애요인이 되어왔다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 집적회로의 동작세팅을 자동으로 할 수 있는 조정회로를 제공함에 있다.
본 발명의 다른 목적은 특정한 기능을 갖는 집적회로를 제조시 미리 설정된 동작조건하에서 상기 집적회로의 출력 전압을 설계된 전압레벨과 일치되게 자동으로 세팅할 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 전압제어 발진 또는 필터링 기능을 갖는 집적회로의 출력 전압이 미리 설정된 전압레벨이 되도록 영구적으로 세팅하기 위해 상기 집적회로와 연결된 전류 제어원을 직접적으로 제어하는 회로를 제공함에 있다.
상기의 목적들을 달성하기 위해, 특정한 기능을 갖는 전자적 소자를 포함하는 집적회로의 출력 전압이 미리 설정된 전압레벨이 되도록 세팅하기 위해 상기 집적회로와 연결된 전류 제어원을 제어하는 회로는: 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 제1, 2퓨즈를 가지며, 실제의 동작시에 상기 제1, 2퓨즈의 퓨징에 의해 출력되는 전압을 통해 상기 출력전압을 가감하기 위한 가감 스위칭신호를 제공하는 가감 스위칭신호 발생부와; 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 다수의 퓨즈를 가지며, 실제의 동작시에 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하는 보상 데이타 발생부와; 상기 가감 스위칭신호 발생부 및 상기 보상 데이타 발생부내의 상기 퓨즈들이 퓨징되기 이전에, 상기 집적회로의 출력 전압을 시험적으로 미리 설정된 전압레벨에 일치시키기 위해, 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 인가되는 조정 데이타에 응답하여 발생시키는 가상 데이타 발생부와; 상기 보상 데이타 및 상기 가상 보상 데이타 중 하나에 응답하여 대응되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환부와; 상기 가산 및 감산 전류원 사이에 연결되며, 상기 가상 스위칭신호 또는 가감 스위칭신호 중 하나에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원의 제어신호로서 공급하는 스위칭부를 포함한다. 여기서, 상기 가감 스위칭신호 발생부는; 상기 제1,2퓨즈의 일단이 전원전압에 연결되고, 상기 제1, 2퓨즈의 타단이 전압 강하용 저항에 각기 연결되며, 상기 제1, 2퓨즈의 타단과 상기 저항간에는 병렬로 상기 패드가 각기 연결되어진 구성을 가진다. 또한, 상기 보상 데이타 발생부의 상기 디지탈 데이타는 4비트로 이루어지게 하는 것이 바람직하며, 이 경우에 상기 가상 데이타 발생부 내에 인가되는 조정 데이타가 6비트이면, 상기 가상 가감 스위칭신호는 2비트로, 상기 가상 보상 데이타는 4비트로서 발생된다. 상기 가상 데이타 발생부는 상기 가상 가감 스위칭신호 및 상기 가상 보상 데이타를 생성하기 위해 6개의 트랜지스터를 포함할 수 있으며, 상기 변환부는 4비트의 디지탈 데이타에 대응되는 아나로그 전류를 출력하는 디지탈 대 아나로그 변환기로 구성한다. 상기 가산 및 감산 전류원은 동일한 게인신호의 입력에 대응하여 동일환 출력을 제공해야 하며, 상기 스위칭부는 전기적인 스파크에 자유로운 모스타입 트랜지스터를 사용하고, 상기 퓨즈들은 반도체 퓨즈이다. 또한, 상기 집적회로는 전압제어 발진기의 동작을 수행하는 소자나 특정한 입력 신호를 필터링하는 기능을 가지는 소자가 될 수 있다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 회로전체의 구조가 첨부된 도면을 참조로 하여 상세히 설명되어진다. 이하의 설명에서, 그러한 구조의 유형등에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 돕기 위해 설명된다. 그러나, 당해 기술분야에 숙련된 자에게 있어서는 본 발명이 그러한 상세 항목들이 없이도 상기한 본 발명의 기술적 사상에 의해 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 회로의 기본적 특징 및 기능들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
제2도를 참조하면, 가감 스위칭신호 발생부 20, 보상 데이타 발생부 40, 가상 데이타 발생부 60, 변환부 80, 및 스위칭부 90는 전압 제어발진이나 필터링 등과 같은 기능을 가지는 집적회로 100를 테스트 및 영구적으로 세팅하기 위해 마련된다.
본 발명의 창착배경을 구체적으로 설명하기 위해 종래의 기술에 대한 언급을 다시 한번 고려하면, 상기 집적회로의 제조시에 상기 집적회로 100의 출력전압 V0이 설계된 전압의 레벨과 일치하지 않으면, 제품의 신뢰도가 떨어져 판매를 할 수 없다. 그러므로 이를 해결하기 위해 종래에는 집적회로 외부에 마련된 가변저항 소자를 이용하여 최종적인 세팅을 수행하였으나, 이는 집적회로의 콤팩트화에 역행되고, 전압의 측정 및 수동조정의 반복에 따른 제조시간의 로스 및 조정의 번거로운 문제점을 초래해온 요인이 되었던 것이다.
상기한 종래의 문제점을 해소하기 위해, 본 발명의 실시예에서는 상기한 제2도의 각 부품을 하나의 팩케지 내의 상기 집적회로의 근방에 미리 설치해둔다. 그리고, 상기 출력전압을 컴퓨터 등과 같은 콘트롤러로서 자동으로 측정하고 미리 설정된 전압과 일치하는 가를 비교하여 일치가 될 때까지 상기 가상 데이타 발생부 60에 조정 데이타를 계속적으로 변경시켜준다. 이에 따라 출력전압이 상기 설계된 전압레벨과 일치되면 상기 최종적으로 인가되었던 조정 데이타에 대응되는 가감 스위칭 신호 및 보상 데이타가 상기 집적회로 내에서 영구적으로 제공될 수 있게 상기 가감 스위칭신호 발생부 20 및 상기 보상 데이타 발생부 40내의 해당 퓨즈를 절단해주는 것이다.
본 발명의 실시예에 따르는 회로가 본 분야에 통상의 지식을 가진자에게 있어 용이하게 제작되고 사용될 수 있도록 하기 위해 상기 제2도내의 각부의 기능 및 동작을 설명하면, 상기 가감 스위칭신호 발생부 20는 각각의 패드 P4, 5에 인가되는 고전압에 의해 선택적으로 퓨징되는 제1, 2 퓨즈 F4, 5를 가지며, 실제의 동작시에 상기 출력전압 V0을 가감하기 위한 가감 스위칭신호를 라인 L5, 6중 하나를 통해 제공한다. 상기 보상 데이타 발생부 40는 각각의 패드 P0-P3에 인가되는 전압에 의해 선택적으로 퓨징되는 다수의 퓨즈 F0-F3를 가지며, 실제의 동작시에 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 라인 L1-L4을 통해 보상 데이타로서 제공한다. 일단 퓨징된 퓨즈는 복구될 수 없으므로, 테스트를 위해 마련된 상기 가상 데이타 발생부 60는 상기 가감 스위칭 신호 발생부 20 및 상기 보상 데이타 발생부 40내의 상기 퓨즈들이 퓨징되기 이전에, 상기 집적회로의 출력 전압을 시험적으로 미리 설정된 전압레벨에 일치시키기 위해, 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 인가되는 조정 데이타 a0-a3, b0, b1에 응답하여 라인 L1-L6을 통해 발생시킨다. DAC (디지탈 내 아나로그 변환기)80는 상기 보상 데이타 및 상기 가상 보상 데이타 중 어느 하나의 데이타에 응답하여 대응되는 아나로그 신호 Ia를 가산 및 감산 전류원 I1, I2의 게인을 조정하는 신호로서 출력한다. 상기 스위칭부90는 상기 가산 및 감산 전류원 I1, I2 사이에 연결되며, 상기 라인 L5, 6을 통해 인가되는 가상 스위칭신호 또는 가감 스위칭신호 중 어느 하나의 스위칭신호에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원 I0의 이득을 조정하는 제어신호 Ic로서 공급한다. 여기서, 상기 가감 스위칭신호 발생부 20는 상기 제1, 2퓨즈 F4, 5의 일단이 전원전압 Vcc에 연결되고, 상기 제1, 2퓨즈 F4, 5의 타단이 전압 강하용 저항 R4, 5에 각기 연결되며, 상기 제1, 2퓨즈 F4, 5의 타단과 상기 저항 R4, 5간에는 병렬로 상기 패드 P4, 5가 각기 연결되어진 구성을 가진다. 상기 보상 데이타 발생부 60는 상기 가감 스위칭신호 발생부 20의 내부 소자구성과 동일하며 2배의 소자들을 가진다. 상기 가상 데이타 발생부 60는 상기 가상 가감 스위칭신호 및 상기 가상 보상 데이타를 생성하기 위해 상기 퓨즈들의 사용 개수와 동일한 6개의 NPN형 트랜지스터를 포함한다.
제3도 중 3a도에는 상기 변환부 80에 인가되는 디지탈 데이타에 의해 발생되는 아나로그 전류가 계단형 그래프로서 도시되어 있다. 여기서, 상기 디지탈 데이타는 2비트 또는 4비트로서 인가될 수 있다. 예를 들어, 상기 디지탈 데이타가 로직 0010이면 상기 출력전류 Ia는 2마이크로 암페어가 출력된다. 상기 2마이크로 암페어가 상기 가산 및 감산 전류원 I1, I2의 게인을 조정하는 신호로서 출력될 경우에 상기 전류원 I1, I2의 출력전류는 제3도 중 3b도의 그래프에서 알 수 있는 바와 같이 5마이크로 암페어가 되며, 이는 곧 상기 제어전류 Ic가 된다.
상기 제어전류 Ic가 상기 집적회로 100의 출력전압 V0을 증가시킬 것인가 또는 감소시킬 것인가는 상기 스위칭부 90의 스위칭에 의존한다. 즉, 상기 스위칭부 90 내의 스위치 SW1가 접속점 a에 연결되는 시점은 상기 출력전압이 설계치보다 낮을 때 상기 출력전압을 증가시키고자 하는 경우이다. 또한, 상기 스위치가 접속점 b에 연결되는 경우에는 측정시에 상기 출력전압이 상기 설계치와 동일한 경우이다. 한편, 접속점 c에 연결될 경우에는 상기 출력전압을 감소시키는 경우이다.
그러면, 이하에서는 상기 제2도의 회로를 사용하여 상기 집적회로 100의 출력전압이 상기 설계치와 동일하도록 세팅시키는 동작에 대해 설명한다. 먼저, 제조시에 상기 집적회로 100과 상기 제2도의 각 부 20, 40, 60, 80, 90를 함께 설계하여 하나의 팩케지 내에 설치한다. 제조의 공정이 모두 완료된 후 테스트 과정에서, 외부의 테스터기로서 설치된 마이컴등과 콘트롤러는 미리 설정된 프로그램에 의해 상기 집적회로 100의 외부 출력단으로부터 제공되는 출력전압 V0를 측정한다. 이 경우에 이미 상기 집적회로 100 및 상기 제2도의 각부는 미리 설정된 동작조건하에 놓여져 있으며, 상기 스위칭부 90의 스위치 SW1는 접속점 b에 연결되어 있다. 이러한 상태에서, 상기 콘트롤러는 상기 측정된 출력전압의 레벨을 미리 설계된 전압레벨과 비교하여 조정 데이타를 발생시킨다. 여기서, 상기 조정 데이타는 2가지 종류로 나누어진다. 즉, 가상 가감 스위칭신호 및 가상 보상 데이타가 출력될 수 있도록 하는 2종류의 데이타이다. 여기서, 상기 조정 데이타는 실질적으로 상기 가상 가감 스위칭신호 및 가상 보상 데이타의 소스가 되므로, 다음과 같이 구분되어 제공된다. 상기 출력전압이 미리 설계된 전압보다 클 경우에는 상기 조정 데이타중 상기 가감 스위칭신호의 소스가 되는 데이타는 감산용 데이타로서 제공되어야 하며, 그 반대의 경우에는 가산용 데이타로서 제공되어야 한다. 또한, 상기 출력전압이 상기 설계된 전압과 일치할 경우에는 세팅용 데이타로서 제공되어야 한다. 따라서, 상기 콘트롤러는 상기 출력전압이 클 경우에는 상기 가상 데이타 발생부 60의 조정단 b0, b1에 차례로 로직 하이 및 로우를 인가한다. 작을 경우에는 로우 및 하이를 인가한다. 또한, 같을 경우에는 로우 및 로우를 인가한다. 따라서, 상기 스위칭부 90는 상기 출력전압이 높은 경우에는 스위치 SW1를 접속점 c에 스위칭하여 출력전압을 감소시키며, 낮은 경우에는 접속점 a에 스위칭하여 출력전압을 증가시킨다. 또한, 같을 경우에는 접속점 b에 스위칭하여 출력전압을 그대로 유지시킨다. 이러한 동작은 상기 가상 데이타 발생부 60내의 트랜지스터 T4, T5가 각기 상기 콘트롤러로부터 제공되는 로직 하이 또는 로우 데이타에 응답하여 상기 라인 L5, 6상에 로직 로우 또는 하이의 상태를 가지는 상기 가상 가감 스위칭 신호를 출력함에 의해 수행된다. 한편, 상기 콘트롤러는 상기 집적회로 100의 출력전압이 설계치보다 얼마만큼 높은지 또는 낮은지를 분석하여 실제의 가감될 전압 레벨을 결정하는 소스 데이타를 상기 조정 데이타의 일부 즉, 4비트로서 제공한다. 즉, 이는 기 설명된 제3도를 상기하면 이해될 것이다. 예를 들어, 상기 출력전압이 설계치보다 5마이크로 볼트만큼 작은것으로서 측정되었을 때 예를 들어 상기 전류원 I0의 게인을 5마이크로 암페어 증가시킨다면 상기 설계치와 일치된다고 하자. 그러면, 상기 콘트롤러는 상기 가상 데이타 발생부 60의 데이타 입력단 a0, a1, a2, a3에 로직 10를 출력하고, 입력단 b0, b1에 로직 1을 출력한다. 이에 따라, 상기 DAC 80는 3a의 그래프에 보여진 바와 같이 2마이크로 암페어를 Ia로서 출력하고, 상기 스위칭부 90는 상기 스위치 SW1를 접속점 a에 연결시킨다. 따라서, 상기 Ia에 의해 가산 전류원 I1의 출력은 3b에 도시된 바와 같이 5마이크로 암페어가 되고, 이는 상기 Ic의 전류로서 나타난다. 따라서, 상기 5마이크로 암페어의 전류는 상기 전류원 I0의 게인을 조정하는 제어신호로서 제공되어 상기 출력전압을 5 마이크로볼트만큼 증가시킨다. 이와 같은 테스트 작업이 1회에 행해지는 것이 이론적으로 가능하지만 실제로 1회의 과정으로 수행될 수 없을 경우를 대비하여, 상기 콘트롤러는 상기 조정데이타를 보낸 이후에 상기 출력 전압을 다시 상기 설계치와 비교하여 차이가 있는지 없는지를 판단하는 프로그램 루프를 마련하는 것이 바람직하다.
미리 설정된 설계치와 동일하게 상기 출력전압이 출력되는 경우에, 상기 가상 가감 스위칭신호 및 가상 보상 데이타에 상응하는 상기 가감 스위칭신호 및 상기 보상 데이타를 영구적으로 발생시키기 위해 상기 퓨즈들 중에서 해당되는 퓨즈들을 전기적으로 퓨징한다. 이렇게 함에 의해 상기 가감 스위칭신호 발생부 20는 실제의 동작시에 상기 출력전압 V0을 가감하기 위한 가감 스위칭신호를 라인 L5, 6중 하나를 통해 제공하고, 상기 보상 데이타 발생부 40는 실제의 동작시에 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 라인 L1-L4을 통해 보상 데이타로서 제공하는 것이다.
따라서, 상기와 같은 본 발명에 따르면, 전압 제어발진기, 필터소자 등의 전자 회로부품을 제조하는 분야에서 회로 부품을 동작 세팅을 자동으로 조정할 수 있는 이점이 있으므로, 제조의 코스트 다운 및 조정의 정밀성과 작업의 간편성을 도모할 수 있는 효과가 있다.
상기한 본 발명은 제2도를 중심으로 예를 들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 예를 들어, 상기 변환기에 제공되는 디지탈 데이타의 비트수는 사안에 따라 가감될 수 있으며, 가상데이타 발생부의 트랜지스터의 극성을 달리하여 변경할 수 있음은 물론이다.
Claims (22)
- 특정한 기능을 갖는 전자적 소자를 포함하는 집적회로의 출력 전압이 미리 설정된 전압레벨이 되도록 세팅하기 위해 상기 집적회로와 연결된 전류 제어원을 제어하는 회로에 있어서: 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 제1, 2퓨즈를 가지며, 실제의 동작시에 상기 제1, 2퓨즈의 퓨징에 의해 출력되는 전압을 통해 상기 출력전압을 가감하기 위한 가감 스위칭신호를 제공하는 가감 스위칭신호 발생부와; 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 다수의 퓨즈를 가지며, 실제의 동작시에 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하는 보상 데이타 발생부와; 상기 가감 스위칭신호 발생부 및 상기 보상 데이타 발생부내의 상기 퓨즈들이 퓨징되기 이전에, 상기 집적회로의 출력 전압을 시험적으로 미리 설정된 전압레벨에 일치시키기 위해, 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 인가되는 조정 데이타에 응답하여 발생시키는 가상 데이타 발생부와; 상기 보상 데이타 및 상기 가상 보상 데이타 중 하나에 응답하여 대응되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환부와; 상기 가산 및 감산 전류원 사이에 연결되며, 상기 가상 스위칭신호 또는 가감 스위칭신호 중 하나의 스위칭신호에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원의 제어신호로서 공급하는 스위칭부를 포함하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 가감 스위칭신호 발생부는; 상기 제1, 2퓨즈의 일단이 전원전압에 연결되고, 상기 제1, 2푸즈의 타단이 전압 강하용 저항에 각기 연결되며, 상기 제1, 2퓨즈의 타단과 상기 저항간에는 병렬로 상기 패드가 각기 연결되어진 구성을 가지는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 보상 데이타 발생부의 상기 디지탈 데이타는 4비트로 이루어짐을 특징으로 하는 회로.
- 제1항에 있어서, 상기 가상 데이타 발생부는 상기 인가되는 조정 데이타가 6비트인 경우에 상기 가상 가감 스위칭신호는 2비트로, 상기 가상 보상 데이타는 4비트로서 발생하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 가상 데이타 발생부는 상기 가상 가감 스위칭신호 및 상기 가상 보상 데이타를 생성하기 위해 6개의 트랜지스터를 포함하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 변환부는 4비트 디지탈 데이타에 대응되는 아나로그 전류를 출력하는 디지탈 대 아나로그 변환기임을 특징으로 하는 회로.
- 제1항에 있어서, 상기 가산 및 감산 전류원은 동일한 게인신호의 입력에 대응하여 동일한 출력을 제공하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 스위칭부는 전기적인 스파크에 자유로운 모스타입 트랜지스터임을 특징으로 하는 회로.
- 제1항에 있어서, 상기 퓨즈들은 반도체 퓨즈임을 특징으로 하는 회로.
- 제1항에 있어서, 상기 집적회로는 전압제어 발진기의 동작을 수행하는 소자임을 특징으로 하는 회로.
- 제1항에 있어서, 상기 집적회로는 특정한 입력 신호를 필터링하는 기능을 가지는 소자임을 특징으로 하는 회로.
- 전압제어발진 기능을 가지는 집적회로의 출력 전압이 미리 설정된 전압레벨이 되도록 조정하기 위해 상기 집적회로와 연결된 전류 제어원을 제어하는 회로에 있어서 : 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 제1, 2퓨즈를 가지며, 실제의 동작시에 상기 제1, 2퓨즈의 퓨징에 의해 출력되는 전압을 통해 상기 출력전압을 가감하기 위한 가감 스위칭신호를 제공하는 가감 스위칭신호 발생수단과; 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되는 다수의 퓨즈를 가지며, 실제의 동작시에 상기 출력전압의 레벨과 상기 미리 설정된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하는 보상 데이타 발생수단과; 상기 가감 스위칭신호 발생수단 및 상기 보상 데이타 발생수단내의 상기 퓨즈들을 퓨징하기 이전에, 상기 집적회로의 출력 전압을 시험적으로 미리 설정된 전압레벨에 일치시키기 위해, 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 인가되는 조정 데이타에 응답하여 발생시키는 가상 데이타 발생수단과; 상기 보상 데이타 및 가상 보상 데이타 중 하나에 응답하여 대응되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환수단과; 상기 가산 및 감산 전류원사이에 연결되며, 상기 가상 및 가감 스위칭신호중 하나에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원의 제어신호로서 공급하는 패싱수단을 포함하는 것을 특징으로 하는 회로.
- 제12항에 있어서, 상기 가감 스위칭신호 발생수단은; 상기 제1 ,2퓨즈의 일단이 전원전압에 연결되고, 상기 제1, 2퓨즈의 타단이 전압 강하용 저항에 각기 연결되며, 상기 제1, 2퓨즈의 타단과 상기 저항간에는 병렬로 상기 패드가 각기 연결되어진 구성을 가지는 것을 특징으로 하는 회로.
- 제13항에 있어서, 상기 보상 데이타 발생수단의 상기 디지탈 데이타는 4비트로 이루어짐을 특징으로 하는 회로.
- 제14항에 있어서, 상기 가상 데이타 발생수단은 상기 인가되는 조정 데이타가 6비트인 경우에 상기 가상 가감 스위칭신호는 2비트로, 상기 가상 보상 데이타는 4비트로서 발생하는 것을 특징으로 하는 회로.
- 제15항에 있어서, 상기 가상 데이타 발생수단은 상기 가상 가감 스위칭신호 및 상기 가상 보상 데이타를 생성하기 위해 6개의 트랜지스터를 포함하는 것을 특징으로 하는 회로.
- 제16항에 있어서, 상기 변환수단은 4비트의 디지탈 데이타에 대응되는 아나로그 전류를 출력하는 디지탈 대 아나로그 변환기임을 특징으로 하는 회로.
- 제17항에 있어서, 상기 가산 및 감산 전류원은 동일한 게인신호의 입력에 대응하여 동일한 출력을 제공하는 것을 특징으로 하는 회로.
- 제18항에 있어서, 상기 스위칭 수단은 전기적인 스파크에 자유로운 모스타입 트랜지스터임을 특징으로 하는 회로.
- 제19항에 있어서, 상기 퓨즈들은 반도체 퓨즈임을 특징으로 하는 회로.
- 특정한 기능을 갖는 집적회로를 제조시 미리 설정된 동작조건하에서 상기 집적회로의 출력 전압을 설계된 전압레벨과 일치되게 세팅하기 위해 하나의 팩케지 내에서 상기 집적회로와 연결된 전류 제어원의 게인을 영구 조정하는 방법에 있어서 : 실제의 동작시에 상기 출력전압을 가감하기 위한 가감 스위칭신호를 발생시키기 위해, 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되어지는 제1, 2퓨즈를 상기 팩케지 내에 가감 스위칭신호 발생부로서 준비하는 단계와; 살제의 동작시에 상기 출력전압의 레벨과 상기 설계된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하기 위해, 각각의 패드에 인가되는 전압에 의해 선택적으로 퓨징되어지는 다수의 퓨즈를 상기 팩케지 내에 보상 데이타 발생부로서 준비하는 단계와; 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 발생시키는 가상 데이타 발생부를 상기 팩케지 내에 준비하는 단계와; 상기 보상 데이타 및 상기 가상 보상 데이타 중 하나에 대응되어 발생되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환부를 상기 팩케지 내에 준비하는 단계와; 상기 가상 스위칭신호 및 가감 스위칭신호 중 하나에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원의 게인신호로서 공급하는 스위칭부를 상기 팩케지 내에 준비하는 단계와; 상기 퓨즈들을 퓨징하기 이전에 상기 집적회로의 출력전압의 레벨을 상기 설계된 전압레벨과 비교하여 조정 데이타를 발생시키는 단계와; 상기 조정 데이타에 응답되어 발생된 상기 가상 가감 스위칭신호 및 가상 보상 데이타에 의해 상기 집적회로의 출력전압의 레벨이 상기 설계된 전압레벨로 되었을 때, 상기 가상 가감 스위칭신호 및 가상 보상 데이타에 상응하는 상기 가감 스위칭신호 및 상기 보상 데이타를 영구적으로 발생시키기 위해 상기 퓨즈들 중에서 해당되는 퓨즈들을 전기적으로 퓨징하는 단계를 가짐을 특징으로 하는 방법.
- 필터링 집적회로를 제조시 미리 설정된 동작조건하에서 상기 집적회로의 출력 전압을 설계된 전압레벨과 일치되게 세팅하기 위해 하나의 팩케지내에서 상기 집적회로와 연결된 전류 제어원의 게인을 자동조정하는 방법에 있어서 : 실제의 동작시에 상기 출력전압을 가감하기 위한 가감 스위칭신호 및 상기 출력전압의 레벨과 상기 설계된 전압레벨간의 차의 절대값에 대응되는 디지탈 데이타를 보상 데이타로서 제공하는 퓨징 멤버를 준비하고, 상기 가감 스위칭신호 및 상기 보상 데이타와 실질적으로 동일한 가상 가감 스위칭신호 및 가상 보상 데이타를 발생시키는 수단을 준비하는 단계와; 상기 보상 데이타 및 상기 가상 보상 데이타 중 하나에 대응되어 발생되는 아나로그 신호를 가산 및 감산 전류원의 게인신호로서 출력하는 변환수단을 준비하는 단계와; 상기 가상 및 가감 스위칭신호 중 하나에 응답하여 상기 가산 및 감산 전류원을 통해 도출되는 출력신호 중 어느 하나를 상기 집적회로의 전류 제어원의 게인 신호로서 공급하는 선택수단을 준비하는 단계와; 상기 퓨징 멤버를 퓨징하기 이전에 상기 집적회로의 출력전압의 레벨을 상기 설계된 전압레벨과 비교하여 조정 데이타를 발생시키는 단계와; 상기 조정 데이타에 응답되어 발생된 상기 가상 가감 스위칭신호 및 가상 보상 데이타에 의해 상기 집적회로의 출력전압의 레벨이 상기 설계된 전압레벨로 되었을 때, 상기 퓨징 멤버 중에서 해당되는 퓨즈를 전기적으로 퓨징하는 단계를 가짐을 특징으로 하는 조정방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940029461A KR0183112B1 (ko) | 1994-11-10 | 1994-11-10 | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940029461A KR0183112B1 (ko) | 1994-11-10 | 1994-11-10 | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960018604A KR960018604A (ko) | 1996-06-17 |
KR0183112B1 true KR0183112B1 (ko) | 1999-04-15 |
Family
ID=19397582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940029461A KR0183112B1 (ko) | 1994-11-10 | 1994-11-10 | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0183112B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453885B1 (ko) * | 1997-08-06 | 2005-01-17 | 삼성전자주식회사 | 칩 테스트를 위한 전압강하회로 |
KR100636753B1 (ko) * | 1998-04-30 | 2006-10-20 | 마이크로나스 게엠베하 | 집적 회로의 파라미터화 방법 및 그 집적 회로 |
-
1994
- 1994-11-10 KR KR1019940029461A patent/KR0183112B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453885B1 (ko) * | 1997-08-06 | 2005-01-17 | 삼성전자주식회사 | 칩 테스트를 위한 전압강하회로 |
KR100636753B1 (ko) * | 1998-04-30 | 2006-10-20 | 마이크로나스 게엠베하 | 집적 회로의 파라미터화 방법 및 그 집적 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR960018604A (ko) | 1996-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4810948A (en) | Constant-voltage regulated power supply circuit | |
JP3814019B2 (ja) | 半導体ic用のヒュージング回路 | |
JP2688548B2 (ja) | 液晶パネル駆動用半導体装置 | |
KR0183112B1 (ko) | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 | |
US4385275A (en) | Method and apparatus for testing an integrated circuit | |
KR100530176B1 (ko) | 집적 회로 테스터용 부하 회로 | |
KR100199310B1 (ko) | Fm주파수 변조기의 주파수 조정 회로 | |
US4797578A (en) | Arrangement for adjusting an impedance network in an integrated semiconductor circuit | |
EP0353027B1 (en) | Programmable time advance | |
KR920700419A (ko) | 제어장치 | |
JPS63135882A (ja) | 電子デバイス駆動回路 | |
US6236547B1 (en) | Zener zapping device and zener zapping method | |
JPH02291714A (ja) | 集積回路 | |
JP2552753Y2 (ja) | 回路基板検査装置のガーディング回路 | |
JPH10197615A (ja) | 磁気抵抗素子回路の基準電圧調整方法 | |
KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
JPH05209937A (ja) | テスト回路 | |
JPS5916845Y2 (ja) | 直流電源用電源電圧瞬時降下発生装置 | |
JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
JP2556899Y2 (ja) | Ic試験装置 | |
SU1201820A1 (ru) | Стабилизатор двухпол рного напр жени | |
SU892576A1 (ru) | Генераторна установка | |
RU1812634C (ru) | Преобразователь логических уровней | |
JP2002131388A (ja) | 終端回路 | |
JPH0359389B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |