JP3814019B2 - 半導体ｉｃ用のヒュージング回路 - Google Patents
半導体ｉｃ用のヒュージング回路 Download PDFInfo
- Publication number
- JP3814019B2 JP3814019B2 JP16913196A JP16913196A JP3814019B2 JP 3814019 B2 JP3814019 B2 JP 3814019B2 JP 16913196 A JP16913196 A JP 16913196A JP 16913196 A JP16913196 A JP 16913196A JP 3814019 B2 JP3814019 B2 JP 3814019B2
- Authority
- JP
- Japan
- Prior art keywords
- fusing
- transistor
- comparison
- signal
- variable link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置のヒュージング回路(fusing circuit)に関し、特にＩＣの電気的特性を無調整にする無調整化技術に適用できる、信頼性に優れたヒュージング回路に関するものである。
【０００２】
【従来の技術】
半導体ＩＣを製造する場合、同一機能を有するＩＣを製造しても得られたＩＣの電気的特性は多様なものになる。これは、多種複雑な段階を経るＩＣ製造工程を常に同一条件で実施し難いためである。従って、製造されたＩＣの電気的特性は、最終的に設計目標値を基準としてある程度分布する。この一方で、ＩＣを使用する製品では特性分布が極めて小さくなるように電気的特性を管理する必要がある。このような電気的特性のうちの１つに周波数変調（ＦＭ）のキャリア(carrier) と偏差(deviation) がある。
【０００３】
例えば、ＶＨＳ方式ＶＣＲにおけるＮＴＳＣ映像信号処理用のＩＣについては、次のようにＶＣＲのＶＨＳ規格に明示されている。即ち、輝度信号を基準として０．５Ｖｐｐの映像信号がＦＭ回路に入力されるときに、入力された映像信号の同期信号のチップ(Tip) レベルが３．４ＭＨｚ±０．１ＭＨｚでホワイトピークが４．４ＭＨｚ±０．１ＭＨｚ、即ち、偏差が１．０ＭＨｚ±０．１ＭＨｚの周波数をＦＭ回路から出力するというものである。
【０００４】
【発明が解決しようとする課題】
このように正確なＩＣ設計目標値が設定され、これに従いＩＣを設計して製造しても、上述した製造工程上の理由からＩＣ目標仕様を正確に満足させることができない場合がある。そこで従来では、ＩＣ目標仕様を正確に満足させるための手法として製造後のＩＣ外部に可変抵抗を設置する手法を採用しており、この可変抵抗を利用してＦＭのキャリアと偏差とを調整し、規定のＦＭ信号が出力されるようにしている。
【０００５】
しかしながら、この可変抵抗を利用する手法では、オペレーターによりＶＣＲの製造ラインで１つ１つＦＭのキャリア及び偏差を調整しなければならない。このため、ＶＣＲの製造時間が長くなり製造コストが増加する等の問題点があり、ＶＣＲの競争力を低下させる要因となっている。
【０００６】
これを解決するために、半導体製造工程中にパッド(pad) 両端のヒュージブルリンク（ヒューズ接続）をレーザ切断してキャリア及び偏差を調整したＦＭ信号を得る手法も用いられている。しかし、この手法では、ＦＭのキャリア及び偏差を調整した後にも製造工程が進められる結果、再びＦＭのキャリアと偏差との変化を招き得るので、結果的に正確な規定ＦＭ値を常時得られるには至っていない。
【０００７】
以上のような従来技術に鑑みて本発明では、半導体ＩＣの製造後において正確に設計目標値への調整を行えるようなヒュージング回路の提供を目的とする。或いは本発明は、半導体ＩＣの設計目標値を正確に得られる無調整化技術に適用可能なヒュージング回路の提供を目的とする。また、本発明では、正確なヒュージングを行えて信頼性のより高いヒュージング回路を提供する。また更に、本発明では、ＩＣの電気的特性を無調整化可能で、供給先のセットメーカー(set maker) 側での調整を要しない無調整化技術に適用できるヒュージング回路を提供する。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明によれば、それぞれ各セット端子に接続して設けられ、いずれかのセット端子に電源供給することで選択可能な多数の可変リンクと、これら可変リンクに対しそれぞれ配設され、選択された前記可変リンクを入力信号に従ってヒュージングする多数のヒュージング回路と、を備えるようにし、前記可変リンクのヒュージング状態に従って出力される信号に応じ半導体装置の特性調整を可能にする。
【０００９】
このようなヒュージング回路として本発明では、可変リンクと、該可変リンクのヒュージング状態に応じる第１、第２の比較信号を出力するための比較電圧出力手段と、入力信号に従って前記可変リンクをヒュージングするためのヒュージングエネーブル手段と、前記第１、第２の比較信号を比較することにより前記可変リンクのヒュージング状態に従ったヒュージング信号を出力する比較手段と、を備えてなることを特徴としたヒュージング回路を提供する。
【００１０】
或いは、可変リンクと、入力信号に従って前記可変リンクをヒュージングするためのヒュージングエネーブル手段と、電源電圧を分圧して第１、第２の分圧信号を出力する比較電圧出力手段と、該比較電圧出力手段の第１の分圧信号出力端と前記可変リンクとの間に設けられ、前記可変リンクの抵抗値が一定値以上に変化した状態をヒュージングとして検出するためのヒュージング状態検出手段と、該ヒュージング状態検出手段の出力を第１の比較信号として入力し且つ前記第２の分圧信号を第２の比較信号として入力し、これら入力の比較結果により前記可変リンクのヒュージング状態に従ったヒュージング信号を出力する比較手段と、を備えてなることを特徴としたヒュージング回路を提供する。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
【００１２】
図１に、ヒュージング回路の第１実施形態についてブロック図で示す。このヒュージング回路は、例えばポリシリコンで形成したヒューズの可変リンク(fusible link)１１０と、可変リンク１１０のヒュージング状態（接続状態）に応じる第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を出力するための比較電圧出力部１２０と、入力信号ＣＡＤＪに従って可変リンク１１０のヒュージング状態を制御するするためのヒュージングエネーブル部１３０と、比較電圧出力部１２０による第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を比較し、その比較結果に従って可変リンク１１０のヒュージング状態に従ったヒュージング信号（ＦＡＤＪ）を出力する比較部１４０と、を備えている。
【００１３】
この第１実施形態のヒュージング回路によれば、入力信号ＣＡＤＪに従うヒュージングエネーブル部１３０によって可変リンク１１０が電気的にヒュージング（切断）されると、比較電圧出力部１２０による第１の比較信号ＣＯＭ１が相対的に第２の比較信号ＣＯＭ２より大きくなって比較部１４０へ入力される。そして比較部１４０がこれら第１の比較信号ＣＯＭ１と第２の比較信号ＣＯＭ２を比較する結果、可変リンク１１０がヒュージングされたことを示すロウレベルのヒューンジグ信号ＦＡＤＪが出力される。反対に、可変リンク１１０がヒュージングされない場合には、比較電圧出力部１２０による第１の比較信号ＣＯＭ１が相対的に第２の比較信号ＣＯＭ２より小さくなり比較部１４０へ入力される。これに従って比較部１４０は、可変リンク１１０がヒュージングされなかった（非ヒュージング）ことを示すハイレベルのヒュージング信号ＦＡＤＪを出力する。
【００１４】
図２は、図１のヒュージング回路の具体例を示した回路図である。比較電圧出力部１２０は、所定のバイアス電圧Ｖbias１がベースに印加され、電源電圧ＶＤＤがコレクタに印加されるｎｐｎトランジスタＱ１１と、該トランジスタＱ１１のエミッタと接地電源ＧＮＤとの間に設けられ、可変リンク１１０のヒュージング状態に従って比較部１４０に第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を提供するための抵抗Ｒ１１，Ｒ１２と、から構成される。即ち、この比較電圧出力部１２０は直列接続の抵抗Ｒ１１，Ｒ１２を用いた分圧回路の構成で、抵抗Ｒ１１の電源電圧側から出力される第１の比較信号ＣＯＭ１の電圧レベルが可変リンク１１０の状態に従って調整されるようになっている。比較電圧出力部１２０としてはこの他にも例えば、第１の比較信号ＣＯＭ１を電源電圧として出力し、第２の比較信号ＣＯＭ２を基準電圧回路を用いた基準電圧として出力するような構成も可能である。
【００１５】
ヒュージングエネーブル部１３０は、入力信号ＣＡＤＪにより制御されるＮ形ＭＯＳトランジスタＭＮ１１と、該Ｎ形ＭＯＳトランジスタＭＮ１１の動作状態に従って駆動されるｎｐｎトランジスタＱ１２と、該トランジスタＱ１２の動作状態に従って駆動されるｎｐｎトランジスタＱ１３と、を含んでいる。そして、Ｎ形ＭＯＳトランジスタＭＮ１１のソースに接続され、ｎｐｎトランジスタＱ１２のベースにバイアス電圧を提供するための抵抗Ｒ１３と、ｎｐｎトランジスタＱ１２のエミッタに接続され、ｎｐｎトランジスタＱ１３のベースにバイアス電圧を提供するための抵抗Ｒ１４と、を備えている。
【００１６】
比較部１４０は、比較電圧出力部１２０から出力される第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を入力して比較するための第１の手段と、該第１の手段の出力信号に応じてヒュージング信号ＦＡＤＪを出力するための第２の手段と、から構成される。第１の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１１と、Ｐ形ＭＯＳトランジスタＭＰ１１のドレインに各ソースが接続され、第１，第２の比較信号ＣＯＭ１，ＣＯＭ２がそれぞれゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１３，ＭＰ１４と、から構成される。また、第２の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１２と、それぞれ第１の手段のＰ形ＭＯＳトランジスタＭＰ１３，ＭＰ１４に接続され、Ｐ形ＭＯＳトランジスタＭＰ１３による電流を各ベースに受けて動作するｎｐｎトランジスタＱ１４，Ｑ１５と、Ｐ形ＭＯＳトランジスタＭＰ１２に接続され、第１の手段のＰ形ＭＯＳトランジスタＭＰ１４による電流をベースに受けて動作するｎｐｎトランジスタＱ１６と、から構成される。第２の手段は、Ｐ形ＭＯＳトランジスタＭＰ１２とｎｐｎトランジスタＱ１６とが接続されたノードからヒュージング信号ＦＡＤＪを出力する。
【００１７】
可変リンク１１０は、半導体ＩＣ製造工程で使用される導電物質、例えば通常の金属やポリシリコンを使用した配線膜として形成可能である。或いは、可変リンク１１０としてツェナーツェプダイオード(zener zap diode) を使用することもできる。
【００１８】
上記のような構造を有する第１実施形態のヒュージング回路の動作を説明する。このヒュージング回路は主に２種のモード(mode)で動作する。その１つは可変リンク１１０をヒュージングしたヒュージングモード(fusing mode) であり、もう１つは可変リンク１１０をヒュージングしない通常モード(normal mode) である。
【００１９】
まず、通常モードの動作を説明する。通常モードでは、可変リンク１１０が非ヒュージングでつながった状態にあるので、セット端子ＳＥＴに外部からロウレベルつまり接地レベルの電圧が印加されれば、可変リンク１１０を介したショート(short) 状態が提供される。この可変リンク１１０のショート状態における抵抗値は数Ωにすぎない。そして、比較電圧出力部１２０においてトランジスタＱ１１のベースにバイアス電圧Ｖbias１が印加されてオンになると、抵抗Ｒ１１，Ｒ１２に従って、ノードＣの電圧レベルはノードＡのレベルより高く設定される。これにより、第１の比較信号ＣＯＭ１はロウレベル、第２の比較信号ＣＯＭ２はハイレベルとして比較部１４０へ印加される。
【００２０】
比較部１４０では、バイアス電圧Ｖbias２をゲートに受けるＰ形ＭＯＳトランジスタＭＰ１１，ＭＰ１２のオンにより電源供給され、この場合、第１の比較信号ＣＯＭ１に応じてＰ形ＭＯＳトランジスタＭＰ１３が強オン状態になる。従って、ｎｐｎトランジスタＱ１４，Ｑ１５のオンでトランジスタＱ１６がオフになるので、ヒュージング信号ＦＡＤＪを出力する出力端子には、可変リンク１１０の非ヒュージングを示すハイレベルのヒュージング信号ＦＡＤＪが現れる。
【００２１】
次に、ヒュージングモードの動作を説明する。ヒュージングモードは、入力信号ＣＡＤＪの論理レベルにより可変リンク１１０をヒュージングすることにより開始される。まず、ヒュージングエネーブル部１３０にロウレベルの入力信号ＣＡＤＪが提供される場合には、Ｎ形ＭＯＳトランジスタＭＮ１１がオフになるのでトランジスタＱ１２，Ｑ１３がオフし、従って可変リンク１１０の状態に変化を生じることはない。つまり、可変リンク１１０は非ヒュージング状態を保つ。これに対し、外部から入力信号ＣＡＤＪがハイレベルで提供される場合には、ハイレベルの入力信号ＣＡＤＪによりＮ形ＭＯＳトランジスタＭＮ１１がオンになるので、ｎｐｎトランジスタＱ１２がオンし、これに応じてｎｐｎトランジスタＱ１３が飽和領域で動作する。その結果、セット端子ＳＥＴに電源供給すれば可変リンク１１０を通じて大電流を流すことができ、ポリシリコン等で形成した可変リンク１１０がヒュージングされることになる。
【００２２】
可変リンク１１０がヒュージングされたオープン状態では、該可変リンク１１０は無限大の抵抗値∞Ωを有することになる。この場合におけるノードＢとノードＣの各電圧ＶＢ，ＶＣは次のような数式１で表すことができる。
【数１】
ＶＢ＝ＶＶbias−Ｖbeq １
ＶＣ＝ＶＢ−Ｒ１１×Ｉcq１
【００２３】
式中、ＶＶbiasはＶbias１の電圧、Ｖbeq １はｎｐｎトランジスタＱ１１のベース−エミッタ間電圧、そしてＩcq１はｎｐｎトランジスタＱ１１のコレクタ電流をそれぞれ示す。つまり、ＶＢ＞ＶＣが成立し、可変リンク１１０がオープン状態の場合にはＶＢ≒ＶＡが成立する。
【００２４】
可変リンク１１０がヒュージングのオープン状態にある場合には、上記数式１から明らかな通りノードＡの電圧レベルがノードＣより高くなるので、第１の比較信号ＣＯＭ１はハイレベル、第２の比較信号ＣＯＭ２はロウレベルとなって比較部１４０へ提供されることになる。これを受ける比較部１４０では、ロウレベルの第２の比較信号ＣＯＭ２に従ってｎｐｎＭＯＳトランジスタＱ１６がオンになるので、出力端子から、可変リンク１１０のヒュージングを示すロウレベルのヒュージング信号ＦＡＤＪが出力される。
【００２５】
このヒュージングモードで可変リンク１１０に大電流を流す時間は、入力信号ＣＡＤＪのハイレベルを維持する期間、又は入力信号ＣＡＤＪをハイレベルで印加した後に可変リンク１１０がヒュージングされるまでの期間である。ここで、ヒュージングエネーブル部１３０の電気的制御によって可変リンク１１０を完全にヒュージングして完全なオープン状態に生成するためには、それ相応の十分なヒュージング時間が必要となる。しかし、ＩＣ製造過程においては可能な限りＴＡＴを短くすることが原価節減や競争力向上に有利であり、この点からすれば、可変リンク１１０を完全にヒュージングするまでの長時間電流を流すのは非効率的ということになる。そこで、適切なヒュージング時間を設定して電流を流すだけですませることも可能である。
【００２６】
即ち、可変リンク１１０は、完全にヒュージングされなくとも、大電流によってその結晶構造が破壊されて高い抵抗値を示すことが可能である。つまり、可変リンク１１０を完全にヒュージングすることも可能であるし、適当なヒュージング時間を設定して大電流を流し、完全にヒュージングしないまでも所定の高抵抗値へ変化させるだけにすることも可能である。後者の場合には、可変リンク１１０は、ヒュージングエネーブル部１３０により抵抗値を変化させられる可変抵抗ということになる。
【００２７】
図３に示すヒュージング回路の第２実施形態は、この所定の高抵抗値へ可変リンクを制御する場合の回路構成のブロック図である。この第２実施形態で示すのは、適当な大電流供給時間を経過した可変リンク、或いは、抵抗値が一定値以上の高抵抗値へ変化した可変リンクをヒュージングされたものとして検出する検出機能を付加したヒュージング回路である。
【００２８】
図３に示すヒュージング回路は、可変リンク２１０と、電源電圧を分圧して第１及び第２の分圧信号を出力する比較電圧出力部２２０と、入力信号ＣＡＤＪによって可変リンク２１０をヒュージングするためのヒュージングエネーブル部２３０と、比較電圧出力部２２０の第１の分圧信号の出力端と可変リンク２１０との間に接続され、所定時間大電流を流して抵抗値を一定値以上の高抵抗値へ変化させた可変リンク２１０をヒュージングしたものとして検出するヒュージング状態検出部２５０と、ヒュージング状態検出部２５０の出力を第１の比較信号ＣＯＭ１として入力し、そして比較電圧出力部２２０による第２の分圧信号を第２の比較信号ＣＯＭ２として入力し、これらを比較して可変リンク２１０のヒュージング状態に従ったヒュージング信号（ＦＡＤＪ）を出力する比較部２４０と、を備えている。
【００２９】
この第２実施形態のヒュージング回路によると、入力信号ＣＡＤＪに従うヒュージングエネーブル部２３０によって可変リンク２１０がヒュージングされた場合、或いは、ヒュージングの途中で可変リンク２１０の抵抗値が一定値以上の高抵抗値になった場合には、ヒュージング状態検出部２５０によりその状態が検出されて比較部２４０の第１の比較信号ＣＯＭ１が出力される。このときには、比較部２４０に印加される第１の比較信号ＣＯＭ１の電圧レベルが相対的に第２の比較信号ＣＯＭ２のレベルより高くなる。従って、第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を比較する比較部２４０からは、可変リンク２１０のヒュージングを示すロウレベルのヒュージング信号ＦＡＤＪが出力されることになる。
【００３０】
図４は、図３のヒュージング回路の具体例を示す回路図である。比較電圧出力部２２０は、所定のバイアス電圧Ｖbias１がベースに印加され、電源電圧ＶＤＤがコレクタに印加されるｎｐｎトランジスタＱ２１と、該トランジスタＱ２１のエミッタと接地電源ＧＮＤとの間に設けられ、可変リンク２１０のヒュージング状態に応じて電源電圧ＶＤＤを分圧した第１及び第２の分圧信号を出力する抵抗Ｒ２１，Ｒ２２と、から構成される。そして、ヒュージング状態検出部２５０は、比較電圧出力部２２０の抵抗Ｒ２１の電源電圧側と可変リンク２１０との間に接続されたヒュージング状態検出用抵抗Ｒ２５から構成されている。
【００３１】
比較電圧出力部２２０の両抵抗Ｒ２１，Ｒ２２は同一抵抗値を有し、また、ヒュージング状態検出部２５０の抵抗Ｒ２５は、可変リンク２１０がヒュージングされたものとして判断すべき最低抵抗値と同一抵抗値を有している。例えば、その可変リンク２１０のヒュージング判断抵抗値が１００ｋΩ以上であれば、抵抗Ｒ２２の値を１００ｋΩに設定すればよい。
【００３２】
ヒュージングエネーブル部２３０は、入力信号ＣＡＤＪにより制御されるＮ形ＭＯＳトランジスタＭＮ２１と、該Ｎ形ＭＯＳトランジスタＭＮ２１の動作状態によって駆動されるｎｐｎトランジスタＱ２２と、該トランジスタＱ２２の動作状態によって駆動されるｎｐｎトランジスタＱ２３と、を含む。更に、Ｎ形ＭＯＳトランジスタＭＮ２１のソースに接続され、ｎｐｎトランジスタＱ２２のベースにバイアス電圧を印加するための抵抗Ｒ２３と、ｎｐｎトランジスタＱ２２のエミッタに接続され、ｎｐｎトランジスタＱ２３のベースにバイアス電圧を印加するための抵抗Ｒ２４と、を備えている。
【００３３】
比較部２４０は、ヒュージング状態検出部２５０から提供される第１の比較信号ＣＯＭ１及び比較電圧出力部２２０から提供される第２の比較信号ＣＯＭ２を入力して比較するための第１の手段と、該第１の手段の出力信号に応じて可変リンク２１０のヒュージング状態に従ったヒュージング信号ＦＡＤＪを出力するための第２の手段と、を備えている。第１の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２１と、該Ｐ形ＭＯＳトランジスタＭＰ２１のドレインにソースが接続され、第１の比較信号ＣＯＭ１がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２３と、Ｐ形ＭＯＳトランジスタＭＰ２１のドレインにソースが接続され、第２の比較信号ＣＯＭ２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２４と、から構成される。また第２の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２２と、第１の手段のＰ形ＭＯＳトランジスタＭＰ２３，ＭＰ２４にそれぞれ接続され、Ｐ形ＭＯＳトランジスタＭＰ２３による電流をベースに受けるｎｐｎトランジスタＱ２４，Ｑ２５と、Ｐ形ＭＯＳトランジスタＭＰ２２に接続され、第１の手段のＰ形ＭＯＳトランジスタＭＰ２４による電流をベースに受けるｎｐｎトランジスタＱ２６と、から構成される。第２の手段は、Ｐ形ＭＯＳトランジスタＭＰ２２とｎｐｎトランジスタＱ２６とが接続されたノードからヒュージング信号ＦＡＤＪを出力する。
【００３４】
このような構成を有するヒュージング回路の動作を説明する。まず、通常モードではセット端子ＳＥＴが接地レベルとされ、可変リンク２１０が非ヒュージングであればノードＡが短絡状態にされるので、第１の比較信号ＣＯＭ１がロウレベル、第２の比較信号ＣＯＭ２がハイレベルになり、第１実施形態と同様にして比較部２４０の出力端子からヒュージング信号ＦＡＤＪがハイレベルで出力される。
【００３５】
一方、ヒュージングモードでは、ハイレベルの信号ＣＡＤＪを印加することによりＮ形ＭＯＳトランジスタＭＮ２１がオンし、ｎｐｎトランジスタＱ２２のオンでｎｐｎトランジスタＱ２３が飽和領域で動作する。従って、可変リンク２１０を通じて大電流を流すことができ、この大電流によって可変リンク２１０はヒュージングされるか、或いは可変リンク２１０の構造が破壊されて一定値以上の高抵抗値を有することになる。
【００３６】
このようにして可変リンク２１０をヒュージングした場合、ノードＡの電圧ＶＡとノードＣの電圧ＶＣは、ノードＢの電圧ＶＢに対し次のような数式２で表すことができる。尚、式中のＲＦＬは可変リンク２１０の等価の抵抗値を示す。
【数２】
ＶＡ＝ＶＢ×｛ＲＦＬ／（Ｒ２５＋ＲＦＬ）｝
ＶＣ＝ＶＢ×｛Ｒ２２／（Ｒ２１＋Ｒ２２）｝
【００３７】
このとき、Ｒ２１＝Ｒ２２なのでＶＣ＝ＶＢ／２が成立し、また、ＲＦＬ≧Ｒ２５となるのでＶＡ≧ＶＣが成立する。つまり、可変リンク２１０の抵抗値ＲＦＬが抵抗Ｒ２５の抵抗値を越えるまでヒュージング作業を行えば、ＶＡがＶＢ／２を上回ることになるので、比較部１４０の第１の比較信号ＣＯＭ１は相対的に第２の比較信号ＣＯＭ２よりハイレベルになる。これに従って比較部１４０は、第１実施形態のような完全にヒュージングされる場合と同様に動作してヒュージング信号ＦＡＤＪをロウレベルで出力する。
【００３８】
この第２実施形態で、比較電圧出力部２２０の抵抗Ｒ２１の電源電圧側と可変リンク２１０との間にヒュージング状態検出用抵抗Ｒ２５を挿入する理由は、上記説明の通り、所定時間の大電流供給による可変リンク２１０のヒュージング状態（抵抗値変化）を明確に検出するためである。しかも抵抗Ｒ２５はこれに加えて、可変リンク２１０の非ヒュージングでショート状態の場合に、バイアス電圧Ｖbias１がトランジスタＱ２１のエミッタ−ベース間からノードＡを経て直接的にセット端子ＳＥＴに与えられる接地電源ＧＮＤへつながれる状態を防止し、回路的に不安定な状態となることを防ぐための機能も期待できる。
【００３９】
以上の第１、第２実施形態では、１つの可変リンクに対する１つのヒュージング回路のみを代表的に説明したが、実際には半導体装置において多数の可変リンクが配置され、該可変リンクに１：１対応で第１実施形態又は第２実施形態のようなヒュージング回路が配設されるものである。このようにしてｎ個のヒュージング回路が設けられていれば、これらを組み合わせることによって２n の種類をもつヒュージング信号ＦＡＤＪの組み合わせが得られる。そして、この多様なヒュージング信号ＦＡＤＪを電子回路の電流制御等に用いれば、例えば２n ケースの増幅回路の利得調整を行うことが可能となる。従って、電子回路にヒュージング回路を適用して該電子回路の目標特性値に応じて可変リンクの状態を決定すれば、その電子回路の設計値に沿った特性を得ることができる。
【００４０】
このように多数の可変リンクとその対応ヒュージング回路を備えた半導体装置において特定の可変リンクをヒュージングさせる場合には、例えば、セット端子ＳＥＴへ選択的に電圧供給して多数の可変リンクのうちのいずれかを選択し、該選択可変リンクに対応するヒュージング回路の入力信号ＣＡＤＪをハイレベルで印加すれば、上記のようにして可変リンクをヒュージングさせることができる。そしてこれにより、半導体装置の製造後において正確な目標設計値が得られることになる。
【００４１】
【発明の効果】
本発明によれば、半導体製造工程終了後にヒュージング回路を利用して可変リンクをヒュージングさせられ、従って、正確な目標設計値の電気的特性を得ることが可能になる。加えて、セットメーカー側ではＩＣの電気的特性調整を要しない無調整化技術に適用可能である。
【図面の簡単な説明】
【図１】本発明によるヒュージング回路の第１実施形態を示すブロック図。
【図２】図１のヒュージング回路の具体的構成例を示す回路図。
【図３】本発明によるヒュージング回路の第２実施形態を示すブロック図。
【図４】図３のヒュージング回路の具体的構成例を示す回路図。
【符号の説明】
１１０，２１０ 可変リンク
１２０，２２０ 比較電圧出力部（比較電圧出力手段）
１３０，２３０ ヒュージングエネーブル部（ヒュージングエネーブル手段）
１４０，２４０ 比較部（比較手段）
２５０ ヒュージング状態検出部（ヒュージング状態検出手段）
【発明の属する技術分野】
本発明は半導体装置のヒュージング回路(fusing circuit)に関し、特にＩＣの電気的特性を無調整にする無調整化技術に適用できる、信頼性に優れたヒュージング回路に関するものである。
【０００２】
【従来の技術】
半導体ＩＣを製造する場合、同一機能を有するＩＣを製造しても得られたＩＣの電気的特性は多様なものになる。これは、多種複雑な段階を経るＩＣ製造工程を常に同一条件で実施し難いためである。従って、製造されたＩＣの電気的特性は、最終的に設計目標値を基準としてある程度分布する。この一方で、ＩＣを使用する製品では特性分布が極めて小さくなるように電気的特性を管理する必要がある。このような電気的特性のうちの１つに周波数変調（ＦＭ）のキャリア(carrier) と偏差(deviation) がある。
【０００３】
例えば、ＶＨＳ方式ＶＣＲにおけるＮＴＳＣ映像信号処理用のＩＣについては、次のようにＶＣＲのＶＨＳ規格に明示されている。即ち、輝度信号を基準として０．５Ｖｐｐの映像信号がＦＭ回路に入力されるときに、入力された映像信号の同期信号のチップ(Tip) レベルが３．４ＭＨｚ±０．１ＭＨｚでホワイトピークが４．４ＭＨｚ±０．１ＭＨｚ、即ち、偏差が１．０ＭＨｚ±０．１ＭＨｚの周波数をＦＭ回路から出力するというものである。
【０００４】
【発明が解決しようとする課題】
このように正確なＩＣ設計目標値が設定され、これに従いＩＣを設計して製造しても、上述した製造工程上の理由からＩＣ目標仕様を正確に満足させることができない場合がある。そこで従来では、ＩＣ目標仕様を正確に満足させるための手法として製造後のＩＣ外部に可変抵抗を設置する手法を採用しており、この可変抵抗を利用してＦＭのキャリアと偏差とを調整し、規定のＦＭ信号が出力されるようにしている。
【０００５】
しかしながら、この可変抵抗を利用する手法では、オペレーターによりＶＣＲの製造ラインで１つ１つＦＭのキャリア及び偏差を調整しなければならない。このため、ＶＣＲの製造時間が長くなり製造コストが増加する等の問題点があり、ＶＣＲの競争力を低下させる要因となっている。
【０００６】
これを解決するために、半導体製造工程中にパッド(pad) 両端のヒュージブルリンク（ヒューズ接続）をレーザ切断してキャリア及び偏差を調整したＦＭ信号を得る手法も用いられている。しかし、この手法では、ＦＭのキャリア及び偏差を調整した後にも製造工程が進められる結果、再びＦＭのキャリアと偏差との変化を招き得るので、結果的に正確な規定ＦＭ値を常時得られるには至っていない。
【０００７】
以上のような従来技術に鑑みて本発明では、半導体ＩＣの製造後において正確に設計目標値への調整を行えるようなヒュージング回路の提供を目的とする。或いは本発明は、半導体ＩＣの設計目標値を正確に得られる無調整化技術に適用可能なヒュージング回路の提供を目的とする。また、本発明では、正確なヒュージングを行えて信頼性のより高いヒュージング回路を提供する。また更に、本発明では、ＩＣの電気的特性を無調整化可能で、供給先のセットメーカー(set maker) 側での調整を要しない無調整化技術に適用できるヒュージング回路を提供する。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明によれば、それぞれ各セット端子に接続して設けられ、いずれかのセット端子に電源供給することで選択可能な多数の可変リンクと、これら可変リンクに対しそれぞれ配設され、選択された前記可変リンクを入力信号に従ってヒュージングする多数のヒュージング回路と、を備えるようにし、前記可変リンクのヒュージング状態に従って出力される信号に応じ半導体装置の特性調整を可能にする。
【０００９】
このようなヒュージング回路として本発明では、可変リンクと、該可変リンクのヒュージング状態に応じる第１、第２の比較信号を出力するための比較電圧出力手段と、入力信号に従って前記可変リンクをヒュージングするためのヒュージングエネーブル手段と、前記第１、第２の比較信号を比較することにより前記可変リンクのヒュージング状態に従ったヒュージング信号を出力する比較手段と、を備えてなることを特徴としたヒュージング回路を提供する。
【００１０】
或いは、可変リンクと、入力信号に従って前記可変リンクをヒュージングするためのヒュージングエネーブル手段と、電源電圧を分圧して第１、第２の分圧信号を出力する比較電圧出力手段と、該比較電圧出力手段の第１の分圧信号出力端と前記可変リンクとの間に設けられ、前記可変リンクの抵抗値が一定値以上に変化した状態をヒュージングとして検出するためのヒュージング状態検出手段と、該ヒュージング状態検出手段の出力を第１の比較信号として入力し且つ前記第２の分圧信号を第２の比較信号として入力し、これら入力の比較結果により前記可変リンクのヒュージング状態に従ったヒュージング信号を出力する比較手段と、を備えてなることを特徴としたヒュージング回路を提供する。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
【００１２】
図１に、ヒュージング回路の第１実施形態についてブロック図で示す。このヒュージング回路は、例えばポリシリコンで形成したヒューズの可変リンク(fusible link)１１０と、可変リンク１１０のヒュージング状態（接続状態）に応じる第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を出力するための比較電圧出力部１２０と、入力信号ＣＡＤＪに従って可変リンク１１０のヒュージング状態を制御するするためのヒュージングエネーブル部１３０と、比較電圧出力部１２０による第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を比較し、その比較結果に従って可変リンク１１０のヒュージング状態に従ったヒュージング信号（ＦＡＤＪ）を出力する比較部１４０と、を備えている。
【００１３】
この第１実施形態のヒュージング回路によれば、入力信号ＣＡＤＪに従うヒュージングエネーブル部１３０によって可変リンク１１０が電気的にヒュージング（切断）されると、比較電圧出力部１２０による第１の比較信号ＣＯＭ１が相対的に第２の比較信号ＣＯＭ２より大きくなって比較部１４０へ入力される。そして比較部１４０がこれら第１の比較信号ＣＯＭ１と第２の比較信号ＣＯＭ２を比較する結果、可変リンク１１０がヒュージングされたことを示すロウレベルのヒューンジグ信号ＦＡＤＪが出力される。反対に、可変リンク１１０がヒュージングされない場合には、比較電圧出力部１２０による第１の比較信号ＣＯＭ１が相対的に第２の比較信号ＣＯＭ２より小さくなり比較部１４０へ入力される。これに従って比較部１４０は、可変リンク１１０がヒュージングされなかった（非ヒュージング）ことを示すハイレベルのヒュージング信号ＦＡＤＪを出力する。
【００１４】
図２は、図１のヒュージング回路の具体例を示した回路図である。比較電圧出力部１２０は、所定のバイアス電圧Ｖbias１がベースに印加され、電源電圧ＶＤＤがコレクタに印加されるｎｐｎトランジスタＱ１１と、該トランジスタＱ１１のエミッタと接地電源ＧＮＤとの間に設けられ、可変リンク１１０のヒュージング状態に従って比較部１４０に第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を提供するための抵抗Ｒ１１，Ｒ１２と、から構成される。即ち、この比較電圧出力部１２０は直列接続の抵抗Ｒ１１，Ｒ１２を用いた分圧回路の構成で、抵抗Ｒ１１の電源電圧側から出力される第１の比較信号ＣＯＭ１の電圧レベルが可変リンク１１０の状態に従って調整されるようになっている。比較電圧出力部１２０としてはこの他にも例えば、第１の比較信号ＣＯＭ１を電源電圧として出力し、第２の比較信号ＣＯＭ２を基準電圧回路を用いた基準電圧として出力するような構成も可能である。
【００１５】
ヒュージングエネーブル部１３０は、入力信号ＣＡＤＪにより制御されるＮ形ＭＯＳトランジスタＭＮ１１と、該Ｎ形ＭＯＳトランジスタＭＮ１１の動作状態に従って駆動されるｎｐｎトランジスタＱ１２と、該トランジスタＱ１２の動作状態に従って駆動されるｎｐｎトランジスタＱ１３と、を含んでいる。そして、Ｎ形ＭＯＳトランジスタＭＮ１１のソースに接続され、ｎｐｎトランジスタＱ１２のベースにバイアス電圧を提供するための抵抗Ｒ１３と、ｎｐｎトランジスタＱ１２のエミッタに接続され、ｎｐｎトランジスタＱ１３のベースにバイアス電圧を提供するための抵抗Ｒ１４と、を備えている。
【００１６】
比較部１４０は、比較電圧出力部１２０から出力される第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を入力して比較するための第１の手段と、該第１の手段の出力信号に応じてヒュージング信号ＦＡＤＪを出力するための第２の手段と、から構成される。第１の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１１と、Ｐ形ＭＯＳトランジスタＭＰ１１のドレインに各ソースが接続され、第１，第２の比較信号ＣＯＭ１，ＣＯＭ２がそれぞれゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１３，ＭＰ１４と、から構成される。また、第２の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ１２と、それぞれ第１の手段のＰ形ＭＯＳトランジスタＭＰ１３，ＭＰ１４に接続され、Ｐ形ＭＯＳトランジスタＭＰ１３による電流を各ベースに受けて動作するｎｐｎトランジスタＱ１４，Ｑ１５と、Ｐ形ＭＯＳトランジスタＭＰ１２に接続され、第１の手段のＰ形ＭＯＳトランジスタＭＰ１４による電流をベースに受けて動作するｎｐｎトランジスタＱ１６と、から構成される。第２の手段は、Ｐ形ＭＯＳトランジスタＭＰ１２とｎｐｎトランジスタＱ１６とが接続されたノードからヒュージング信号ＦＡＤＪを出力する。
【００１７】
可変リンク１１０は、半導体ＩＣ製造工程で使用される導電物質、例えば通常の金属やポリシリコンを使用した配線膜として形成可能である。或いは、可変リンク１１０としてツェナーツェプダイオード(zener zap diode) を使用することもできる。
【００１８】
上記のような構造を有する第１実施形態のヒュージング回路の動作を説明する。このヒュージング回路は主に２種のモード(mode)で動作する。その１つは可変リンク１１０をヒュージングしたヒュージングモード(fusing mode) であり、もう１つは可変リンク１１０をヒュージングしない通常モード(normal mode) である。
【００１９】
まず、通常モードの動作を説明する。通常モードでは、可変リンク１１０が非ヒュージングでつながった状態にあるので、セット端子ＳＥＴに外部からロウレベルつまり接地レベルの電圧が印加されれば、可変リンク１１０を介したショート(short) 状態が提供される。この可変リンク１１０のショート状態における抵抗値は数Ωにすぎない。そして、比較電圧出力部１２０においてトランジスタＱ１１のベースにバイアス電圧Ｖbias１が印加されてオンになると、抵抗Ｒ１１，Ｒ１２に従って、ノードＣの電圧レベルはノードＡのレベルより高く設定される。これにより、第１の比較信号ＣＯＭ１はロウレベル、第２の比較信号ＣＯＭ２はハイレベルとして比較部１４０へ印加される。
【００２０】
比較部１４０では、バイアス電圧Ｖbias２をゲートに受けるＰ形ＭＯＳトランジスタＭＰ１１，ＭＰ１２のオンにより電源供給され、この場合、第１の比較信号ＣＯＭ１に応じてＰ形ＭＯＳトランジスタＭＰ１３が強オン状態になる。従って、ｎｐｎトランジスタＱ１４，Ｑ１５のオンでトランジスタＱ１６がオフになるので、ヒュージング信号ＦＡＤＪを出力する出力端子には、可変リンク１１０の非ヒュージングを示すハイレベルのヒュージング信号ＦＡＤＪが現れる。
【００２１】
次に、ヒュージングモードの動作を説明する。ヒュージングモードは、入力信号ＣＡＤＪの論理レベルにより可変リンク１１０をヒュージングすることにより開始される。まず、ヒュージングエネーブル部１３０にロウレベルの入力信号ＣＡＤＪが提供される場合には、Ｎ形ＭＯＳトランジスタＭＮ１１がオフになるのでトランジスタＱ１２，Ｑ１３がオフし、従って可変リンク１１０の状態に変化を生じることはない。つまり、可変リンク１１０は非ヒュージング状態を保つ。これに対し、外部から入力信号ＣＡＤＪがハイレベルで提供される場合には、ハイレベルの入力信号ＣＡＤＪによりＮ形ＭＯＳトランジスタＭＮ１１がオンになるので、ｎｐｎトランジスタＱ１２がオンし、これに応じてｎｐｎトランジスタＱ１３が飽和領域で動作する。その結果、セット端子ＳＥＴに電源供給すれば可変リンク１１０を通じて大電流を流すことができ、ポリシリコン等で形成した可変リンク１１０がヒュージングされることになる。
【００２２】
可変リンク１１０がヒュージングされたオープン状態では、該可変リンク１１０は無限大の抵抗値∞Ωを有することになる。この場合におけるノードＢとノードＣの各電圧ＶＢ，ＶＣは次のような数式１で表すことができる。
【数１】
ＶＢ＝ＶＶbias−Ｖbeq １
ＶＣ＝ＶＢ−Ｒ１１×Ｉcq１
【００２３】
式中、ＶＶbiasはＶbias１の電圧、Ｖbeq １はｎｐｎトランジスタＱ１１のベース−エミッタ間電圧、そしてＩcq１はｎｐｎトランジスタＱ１１のコレクタ電流をそれぞれ示す。つまり、ＶＢ＞ＶＣが成立し、可変リンク１１０がオープン状態の場合にはＶＢ≒ＶＡが成立する。
【００２４】
可変リンク１１０がヒュージングのオープン状態にある場合には、上記数式１から明らかな通りノードＡの電圧レベルがノードＣより高くなるので、第１の比較信号ＣＯＭ１はハイレベル、第２の比較信号ＣＯＭ２はロウレベルとなって比較部１４０へ提供されることになる。これを受ける比較部１４０では、ロウレベルの第２の比較信号ＣＯＭ２に従ってｎｐｎＭＯＳトランジスタＱ１６がオンになるので、出力端子から、可変リンク１１０のヒュージングを示すロウレベルのヒュージング信号ＦＡＤＪが出力される。
【００２５】
このヒュージングモードで可変リンク１１０に大電流を流す時間は、入力信号ＣＡＤＪのハイレベルを維持する期間、又は入力信号ＣＡＤＪをハイレベルで印加した後に可変リンク１１０がヒュージングされるまでの期間である。ここで、ヒュージングエネーブル部１３０の電気的制御によって可変リンク１１０を完全にヒュージングして完全なオープン状態に生成するためには、それ相応の十分なヒュージング時間が必要となる。しかし、ＩＣ製造過程においては可能な限りＴＡＴを短くすることが原価節減や競争力向上に有利であり、この点からすれば、可変リンク１１０を完全にヒュージングするまでの長時間電流を流すのは非効率的ということになる。そこで、適切なヒュージング時間を設定して電流を流すだけですませることも可能である。
【００２６】
即ち、可変リンク１１０は、完全にヒュージングされなくとも、大電流によってその結晶構造が破壊されて高い抵抗値を示すことが可能である。つまり、可変リンク１１０を完全にヒュージングすることも可能であるし、適当なヒュージング時間を設定して大電流を流し、完全にヒュージングしないまでも所定の高抵抗値へ変化させるだけにすることも可能である。後者の場合には、可変リンク１１０は、ヒュージングエネーブル部１３０により抵抗値を変化させられる可変抵抗ということになる。
【００２７】
図３に示すヒュージング回路の第２実施形態は、この所定の高抵抗値へ可変リンクを制御する場合の回路構成のブロック図である。この第２実施形態で示すのは、適当な大電流供給時間を経過した可変リンク、或いは、抵抗値が一定値以上の高抵抗値へ変化した可変リンクをヒュージングされたものとして検出する検出機能を付加したヒュージング回路である。
【００２８】
図３に示すヒュージング回路は、可変リンク２１０と、電源電圧を分圧して第１及び第２の分圧信号を出力する比較電圧出力部２２０と、入力信号ＣＡＤＪによって可変リンク２１０をヒュージングするためのヒュージングエネーブル部２３０と、比較電圧出力部２２０の第１の分圧信号の出力端と可変リンク２１０との間に接続され、所定時間大電流を流して抵抗値を一定値以上の高抵抗値へ変化させた可変リンク２１０をヒュージングしたものとして検出するヒュージング状態検出部２５０と、ヒュージング状態検出部２５０の出力を第１の比較信号ＣＯＭ１として入力し、そして比較電圧出力部２２０による第２の分圧信号を第２の比較信号ＣＯＭ２として入力し、これらを比較して可変リンク２１０のヒュージング状態に従ったヒュージング信号（ＦＡＤＪ）を出力する比較部２４０と、を備えている。
【００２９】
この第２実施形態のヒュージング回路によると、入力信号ＣＡＤＪに従うヒュージングエネーブル部２３０によって可変リンク２１０がヒュージングされた場合、或いは、ヒュージングの途中で可変リンク２１０の抵抗値が一定値以上の高抵抗値になった場合には、ヒュージング状態検出部２５０によりその状態が検出されて比較部２４０の第１の比較信号ＣＯＭ１が出力される。このときには、比較部２４０に印加される第１の比較信号ＣＯＭ１の電圧レベルが相対的に第２の比較信号ＣＯＭ２のレベルより高くなる。従って、第１，第２の比較信号ＣＯＭ１，ＣＯＭ２を比較する比較部２４０からは、可変リンク２１０のヒュージングを示すロウレベルのヒュージング信号ＦＡＤＪが出力されることになる。
【００３０】
図４は、図３のヒュージング回路の具体例を示す回路図である。比較電圧出力部２２０は、所定のバイアス電圧Ｖbias１がベースに印加され、電源電圧ＶＤＤがコレクタに印加されるｎｐｎトランジスタＱ２１と、該トランジスタＱ２１のエミッタと接地電源ＧＮＤとの間に設けられ、可変リンク２１０のヒュージング状態に応じて電源電圧ＶＤＤを分圧した第１及び第２の分圧信号を出力する抵抗Ｒ２１，Ｒ２２と、から構成される。そして、ヒュージング状態検出部２５０は、比較電圧出力部２２０の抵抗Ｒ２１の電源電圧側と可変リンク２１０との間に接続されたヒュージング状態検出用抵抗Ｒ２５から構成されている。
【００３１】
比較電圧出力部２２０の両抵抗Ｒ２１，Ｒ２２は同一抵抗値を有し、また、ヒュージング状態検出部２５０の抵抗Ｒ２５は、可変リンク２１０がヒュージングされたものとして判断すべき最低抵抗値と同一抵抗値を有している。例えば、その可変リンク２１０のヒュージング判断抵抗値が１００ｋΩ以上であれば、抵抗Ｒ２２の値を１００ｋΩに設定すればよい。
【００３２】
ヒュージングエネーブル部２３０は、入力信号ＣＡＤＪにより制御されるＮ形ＭＯＳトランジスタＭＮ２１と、該Ｎ形ＭＯＳトランジスタＭＮ２１の動作状態によって駆動されるｎｐｎトランジスタＱ２２と、該トランジスタＱ２２の動作状態によって駆動されるｎｐｎトランジスタＱ２３と、を含む。更に、Ｎ形ＭＯＳトランジスタＭＮ２１のソースに接続され、ｎｐｎトランジスタＱ２２のベースにバイアス電圧を印加するための抵抗Ｒ２３と、ｎｐｎトランジスタＱ２２のエミッタに接続され、ｎｐｎトランジスタＱ２３のベースにバイアス電圧を印加するための抵抗Ｒ２４と、を備えている。
【００３３】
比較部２４０は、ヒュージング状態検出部２５０から提供される第１の比較信号ＣＯＭ１及び比較電圧出力部２２０から提供される第２の比較信号ＣＯＭ２を入力して比較するための第１の手段と、該第１の手段の出力信号に応じて可変リンク２１０のヒュージング状態に従ったヒュージング信号ＦＡＤＪを出力するための第２の手段と、を備えている。第１の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２１と、該Ｐ形ＭＯＳトランジスタＭＰ２１のドレインにソースが接続され、第１の比較信号ＣＯＭ１がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２３と、Ｐ形ＭＯＳトランジスタＭＰ２１のドレインにソースが接続され、第２の比較信号ＣＯＭ２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２４と、から構成される。また第２の手段は、バイアス電圧Ｖbias２がゲートに印加されるＰ形ＭＯＳトランジスタＭＰ２２と、第１の手段のＰ形ＭＯＳトランジスタＭＰ２３，ＭＰ２４にそれぞれ接続され、Ｐ形ＭＯＳトランジスタＭＰ２３による電流をベースに受けるｎｐｎトランジスタＱ２４，Ｑ２５と、Ｐ形ＭＯＳトランジスタＭＰ２２に接続され、第１の手段のＰ形ＭＯＳトランジスタＭＰ２４による電流をベースに受けるｎｐｎトランジスタＱ２６と、から構成される。第２の手段は、Ｐ形ＭＯＳトランジスタＭＰ２２とｎｐｎトランジスタＱ２６とが接続されたノードからヒュージング信号ＦＡＤＪを出力する。
【００３４】
このような構成を有するヒュージング回路の動作を説明する。まず、通常モードではセット端子ＳＥＴが接地レベルとされ、可変リンク２１０が非ヒュージングであればノードＡが短絡状態にされるので、第１の比較信号ＣＯＭ１がロウレベル、第２の比較信号ＣＯＭ２がハイレベルになり、第１実施形態と同様にして比較部２４０の出力端子からヒュージング信号ＦＡＤＪがハイレベルで出力される。
【００３５】
一方、ヒュージングモードでは、ハイレベルの信号ＣＡＤＪを印加することによりＮ形ＭＯＳトランジスタＭＮ２１がオンし、ｎｐｎトランジスタＱ２２のオンでｎｐｎトランジスタＱ２３が飽和領域で動作する。従って、可変リンク２１０を通じて大電流を流すことができ、この大電流によって可変リンク２１０はヒュージングされるか、或いは可変リンク２１０の構造が破壊されて一定値以上の高抵抗値を有することになる。
【００３６】
このようにして可変リンク２１０をヒュージングした場合、ノードＡの電圧ＶＡとノードＣの電圧ＶＣは、ノードＢの電圧ＶＢに対し次のような数式２で表すことができる。尚、式中のＲＦＬは可変リンク２１０の等価の抵抗値を示す。
【数２】
ＶＡ＝ＶＢ×｛ＲＦＬ／（Ｒ２５＋ＲＦＬ）｝
ＶＣ＝ＶＢ×｛Ｒ２２／（Ｒ２１＋Ｒ２２）｝
【００３７】
このとき、Ｒ２１＝Ｒ２２なのでＶＣ＝ＶＢ／２が成立し、また、ＲＦＬ≧Ｒ２５となるのでＶＡ≧ＶＣが成立する。つまり、可変リンク２１０の抵抗値ＲＦＬが抵抗Ｒ２５の抵抗値を越えるまでヒュージング作業を行えば、ＶＡがＶＢ／２を上回ることになるので、比較部１４０の第１の比較信号ＣＯＭ１は相対的に第２の比較信号ＣＯＭ２よりハイレベルになる。これに従って比較部１４０は、第１実施形態のような完全にヒュージングされる場合と同様に動作してヒュージング信号ＦＡＤＪをロウレベルで出力する。
【００３８】
この第２実施形態で、比較電圧出力部２２０の抵抗Ｒ２１の電源電圧側と可変リンク２１０との間にヒュージング状態検出用抵抗Ｒ２５を挿入する理由は、上記説明の通り、所定時間の大電流供給による可変リンク２１０のヒュージング状態（抵抗値変化）を明確に検出するためである。しかも抵抗Ｒ２５はこれに加えて、可変リンク２１０の非ヒュージングでショート状態の場合に、バイアス電圧Ｖbias１がトランジスタＱ２１のエミッタ−ベース間からノードＡを経て直接的にセット端子ＳＥＴに与えられる接地電源ＧＮＤへつながれる状態を防止し、回路的に不安定な状態となることを防ぐための機能も期待できる。
【００３９】
以上の第１、第２実施形態では、１つの可変リンクに対する１つのヒュージング回路のみを代表的に説明したが、実際には半導体装置において多数の可変リンクが配置され、該可変リンクに１：１対応で第１実施形態又は第２実施形態のようなヒュージング回路が配設されるものである。このようにしてｎ個のヒュージング回路が設けられていれば、これらを組み合わせることによって２n の種類をもつヒュージング信号ＦＡＤＪの組み合わせが得られる。そして、この多様なヒュージング信号ＦＡＤＪを電子回路の電流制御等に用いれば、例えば２n ケースの増幅回路の利得調整を行うことが可能となる。従って、電子回路にヒュージング回路を適用して該電子回路の目標特性値に応じて可変リンクの状態を決定すれば、その電子回路の設計値に沿った特性を得ることができる。
【００４０】
このように多数の可変リンクとその対応ヒュージング回路を備えた半導体装置において特定の可変リンクをヒュージングさせる場合には、例えば、セット端子ＳＥＴへ選択的に電圧供給して多数の可変リンクのうちのいずれかを選択し、該選択可変リンクに対応するヒュージング回路の入力信号ＣＡＤＪをハイレベルで印加すれば、上記のようにして可変リンクをヒュージングさせることができる。そしてこれにより、半導体装置の製造後において正確な目標設計値が得られることになる。
【００４１】
【発明の効果】
本発明によれば、半導体製造工程終了後にヒュージング回路を利用して可変リンクをヒュージングさせられ、従って、正確な目標設計値の電気的特性を得ることが可能になる。加えて、セットメーカー側ではＩＣの電気的特性調整を要しない無調整化技術に適用可能である。
【図面の簡単な説明】
【図１】本発明によるヒュージング回路の第１実施形態を示すブロック図。
【図２】図１のヒュージング回路の具体的構成例を示す回路図。
【図３】本発明によるヒュージング回路の第２実施形態を示すブロック図。
【図４】図３のヒュージング回路の具体的構成例を示す回路図。
【符号の説明】
１１０，２１０ 可変リンク
１２０，２２０ 比較電圧出力部（比較電圧出力手段）
１３０，２３０ ヒュージングエネーブル部（ヒュージングエネーブル手段）
１４０，２４０ 比較部（比較手段）
２５０ ヒュージング状態検出部（ヒュージング状態検出手段）
Claims (9)
- 可変リンクと、
入力信号に従って前記可変リンクをヒュージングするためのヒュージングエネーブル手段と、
電源電圧を分圧して第１、第２の分圧信号を出力する比較電圧出力手段と、
該比較電圧出力手段の第１の分圧信号出力端と前記可変リンクとの間に設けられ、前記可変リンクの抵抗値が一定値以上である状態を高抵抗値として検出するためのヒュージング状態検出手段と、
該ヒュージング状態検出手段の出力を第１の比較信号として入力し且つ前記第２の分圧信号を第２の比較信号として入力し、これら入力の比較結果により前記可変リンクのヒュージング状態に従ったヒュージング信号を出力する比較手段と、
を備え、
前記比較電圧出力手段は、コレクタに電源電圧が印加され、所定のバイアス電圧をベースに受けて動作するトランジスタと、該トランジスタのエミッタと接地電源との間に直列接続されて設けられた第１の分圧信号を出力するための第１の抵抗及び第２の分圧信号を出力するための前記第１の抵抗と同じ抵抗値をもつ第２の抵抗と、から構成され、
前記ヒュージング状態検出手段は、前記第１の分圧信号出力端と前記可変リンクとの間に接続した、高抵抗値と判断すべき前記可変リンクの抵抗値と同じ抵抗値をもつヒュージング状態検出用の抵抗から構成されることを特徴とするヒュージング回路。 - ヒュージングエネーブル手段は、入力信号の制御で動作する第１のトランジスタと、該第１のトランジスタにより駆動される第２のトランジスタと、該第２のトランジスタにより駆動され、可変リンクをヒュージングするための第３のトランジスタとを、含んで構成される請求項１記載のヒュージング回路。
- ヒュージングエネーブル手段は、入力信号の制御で動作する第１のトランジスタに接続され、第２のトランジスタにバイアス電圧を提供する第１の抵抗と、該第２のトランジスタに接続され、第３のトランジスタにバイアス電圧を提供する第２の抵抗と、を更に含む請求項２記載のヒュージング回路。
- 比較手段は、ヒュージング状態検出手段による第１の比較信号及び比較電圧出力手段による第２の比較信号を入力して比較するための第１の手段と、該第１の手段の出力に応じてヒュージング状態に従ったヒュージング信号を出力するための第２の手段と、から構成される請求項１記載のヒュージング回路。
- 比較手段の第１の手段は、所定のバイアス電圧により制御される第１のトランジスタと、該第１のトランジスタに接続され、第１の比較信号により制御される第２のトランジスタと、前記第１のトランジスタに接続され、第２の比較信号により制御される第３のトランジスタと、から構成される請求項４記載のヒュージング回路。
- 比較手段の第２の手段は、所定のバイアス電圧により制御される第４のトランジスタと、第１の手段の第２、第３のトランジスタにそれぞれ接続され、該第２のトランジスタの出力により駆動される第５、第６のトランジスタと、前記第４のトランジスタに接続され、前記第３のトランジスタの出力により駆動される第７のトランジスタと、から構成され、前記第４のトランジスタと前記第７のトランジスタとが接続されたノードからヒュージング信号を出力する請求項４記載のヒュージング回路。
- 可変リンクは、ポリシリコン膜又は金属膜で形成される請求項１記載のヒュージング回路。
- 可変リンクとしてツェナーツェプダイオードを使用する請求項１記載のヒュージング回路。
- それぞれ各セット端子に接続して設けられ、いずれかのセット端子に電源供給することで選択可能な多数の可変リンクと、これら可変リンクに対しそれぞれ配設され、選択された前記可変リンクを入力信号に従ってヒュージングする多数のヒュージング回路と、を備え、
前記ヒュージング回路は請求項１〜８のいずれか一項に記載のヒュージング回路であり 、
前記可変リンクのヒュージング状態に従って出力される信号に応じ特性調整が可能になっていることを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035245A KR0154667B1 (ko) | 1995-10-13 | 1995-10-13 | 퓨징회로 |
| KR1995P35245 | 1995-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116103A JPH09116103A (ja) | 1997-05-02 |
| JP3814019B2 true JP3814019B2 (ja) | 2006-08-23 |
Family
ID=19430059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16913196A Expired - Fee Related JP3814019B2 (ja) | 1995-10-13 | 1996-06-28 | 半導体ｉｃ用のヒュージング回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6087889A (ja) |
| JP (1) | JP3814019B2 (ja) |
| KR (1) | KR0154667B1 (ja) |
| DE (1) | DE19641857B4 (ja) |
| TW (1) | TW305070B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468686B1 (ko) * | 1997-08-28 | 2005-03-16 | 삼성전자주식회사 | 퓨징회로 |
| US6255893B1 (en) * | 1999-07-07 | 2001-07-03 | Intel Corporation | Method and apparatus for detection of electrical overstress |
| US6496053B1 (en) * | 1999-10-13 | 2002-12-17 | International Business Machines Corporation | Corrosion insensitive fusible link using capacitance sensing for semiconductor devices |
| DE19960244C1 (de) * | 1999-12-14 | 2001-02-01 | Infineon Technologies Ag | Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern |
| KR100464936B1 (ko) * | 2003-04-30 | 2005-01-06 | 주식회사 하이닉스반도체 | 리페어회로의 동작 마진을 향상시킬 수 있는 반도체메모리 장치 |
| US6995601B2 (en) * | 2004-01-14 | 2006-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fuse state detection circuit |
| US7233539B2 (en) * | 2005-05-24 | 2007-06-19 | Freescale Semiconductor, Inc. | Non-volatile fuse circuit |
| US7760536B2 (en) * | 2006-04-25 | 2010-07-20 | Freescale Semiconductor, Inc. | Non-volatile memory cell |
| US7983024B2 (en) * | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
| US7495987B2 (en) * | 2007-06-11 | 2009-02-24 | Freescale Semiconductor, Inc. | Current-mode memory cell |
| KR101123074B1 (ko) * | 2009-04-30 | 2012-03-05 | 주식회사 하이닉스반도체 | 퓨즈 회로 및 그를 포함하는 반도체 장치 |
| FI125404B (fi) | 2011-04-21 | 2015-09-30 | Abb Oy | Järjestely sulakkeen valvomiseksi |
| US20230178161A1 (en) * | 2021-12-02 | 2023-06-08 | Nanya Technology Corporation | Method for determining a status of a fuse element |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4223277A (en) * | 1978-12-27 | 1980-09-16 | Harris Corporation | Electrically alterable field effect transistor amplifier configuration |
| EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| US5345110A (en) * | 1993-04-13 | 1994-09-06 | Micron Semiconductor, Inc. | Low-power fuse detect and latch circuit |
| US5404049A (en) * | 1993-11-02 | 1995-04-04 | International Business Machines Corporation | Fuse blow circuit |
| KR0140030B1 (ko) * | 1994-12-30 | 1998-07-15 | 김광호 | 퓨징 시스템 |
| US5731760A (en) * | 1996-05-31 | 1998-03-24 | Advanced Micro Devices Inc. | Apparatus for preventing accidental or intentional fuse blowing |
-
1995
- 1995-10-13 KR KR1019950035245A patent/KR0154667B1/ko not_active IP Right Cessation
-
1996
- 1996-06-28 JP JP16913196A patent/JP3814019B2/ja not_active Expired - Fee Related
- 1996-07-25 TW TW085109067A patent/TW305070B/zh active
- 1996-10-10 DE DE19641857A patent/DE19641857B4/de not_active Expired - Fee Related
- 1996-10-15 US US08/731,446 patent/US6087889A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19641857B4 (de) | 2004-04-08 |
| US6087889A (en) | 2000-07-11 |
| KR970024022A (ko) | 1997-05-30 |
| DE19641857A1 (de) | 1997-04-17 |
| KR0154667B1 (ko) | 1998-12-01 |
| TW305070B (ja) | 1997-05-11 |
| JPH09116103A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3814019B2 (ja) | 半導体ｉｃ用のヒュージング回路 | |
| US5710519A (en) | Circuit for automatically biasing RF power transistor by use of on-chip temperature-sensing transistor | |
| US7254080B2 (en) | Fuse circuit and electronic circuit | |
| JPH08330936A (ja) | 電源抵抗プログラミング方法 | |
| US5710515A (en) | Non-volatile memory in power and linear integrated circuits | |
| US4658205A (en) | Reference voltage generating circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| US6720834B2 (en) | Tunable resonant circuit and voltage controlled oscillator using same | |
| EP0084556B1 (en) | A current source circuit | |
| KR0174723B1 (ko) | 퓨징회로 | |
| JP4259860B2 (ja) | ザッピング回路 | |
| US4791325A (en) | Class B clamp circuit | |
| US5822017A (en) | AGC for video signal comprising fusible links | |
| US4918370A (en) | Low voltage-controlled, stand-by electronic circuit with delayed switch off | |
| KR0183112B1 (ko) | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 | |
| GB2329289A (en) | Antifuse-controlled analogue circuit trimming with security locking antifuse | |
| US6016169A (en) | Electronically programmable frequency modulation circuits and related methods | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| EP0986105B1 (en) | Electronic circuit for trimming integrated circuits | |
| JPH06236966A (ja) | 集積回路 | |
| JPS6017519A (ja) | 定電流回路 | |
| US6236547B1 (en) | Zener zapping device and zener zapping method | |
| JPH08106331A (ja) | 電源制御装置 | |
| US6157240A (en) | Output logic setting circuit in semiconductor integrated circuit | |
| JPH1197502A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040901 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |