KR970024022A - 퓨징회로(A fusing circuit) - Google Patents

퓨징회로(A fusing circuit) Download PDF

Info

Publication number
KR970024022A
KR970024022A KR1019950035245A KR19950035245A KR970024022A KR 970024022 A KR970024022 A KR 970024022A KR 1019950035245 A KR1019950035245 A KR 1019950035245A KR 19950035245 A KR19950035245 A KR 19950035245A KR 970024022 A KR970024022 A KR 970024022A
Authority
KR
South Korea
Prior art keywords
fusing
transistor
comparison
variable link
signal
Prior art date
Application number
KR1019950035245A
Other languages
English (en)
Other versions
KR0154667B1 (ko
Inventor
목도상
도키타 마사히로
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035245A priority Critical patent/KR0154667B1/ko
Priority to JP16913196A priority patent/JP3814019B2/ja
Priority to TW085109067A priority patent/TW305070B/zh
Priority to DE19641857A priority patent/DE19641857B4/de
Priority to US08/731,446 priority patent/US6087889A/en
Publication of KR970024022A publication Critical patent/KR970024022A/ko
Application granted granted Critical
Publication of KR0154667B1 publication Critical patent/KR0154667B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 IC의 전기적 특성을 무조정하여 세트 메이커에서는 조정이 필요없는 무조정화기술에 적용가능한 퓨징회로에 관한 것이다. 본 발명의 퓨징회로는 가변링크와, 가변링크의 퓨징상태에 따른 제1 및 제2비교신호를 출력하기 위한 전압분압수단과, 입력신호에 따라 가변 링크를 퓨징시켜 주기 위한 퓨징 인에이블수단과, 전압분압수단로부터 인가되는 제1및 제2비교신호를 비교하고 비교된 결과에 따라 가변 링크의 퓨징상태를 나타내는 신호를 출력하는 비교수단을 포함한다.

Description

퓨징회로(A fusing circuit)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 장치의 퓨징회로의 블록도,
제2도는 제1도의 반도체 퓨징회로의 상세회로도.

Claims (22)

  1. 가변링크(110)와, 가변링크(110)의 퓨징상태에 따른 제1 및 제2비교신호(COM1, COM2)를 출력하기 위한 전압분압수단(120)과, 입력신호(CADJ)에 따라 가변 링크(110)를 퓨징시켜 주기 위한 퓨징 인에이블수단(130)과, 전압분압수단(120)로부터 인가되는 제1 및 제2비교신호(COM1, COM2)를 비교하고 비교된 결과에 따라 가변 링크(110)의 퓨징상태를 나타내는 신호를 출력하는 비교수단(140)을 포함하는 것을 특징으로 하는 퓨징회로.
  2. 제 1 항에 있어서, 전압분압수단(120)는 소정의 바이어스가 베이스에 인가되는 트랜지스터(Q11)와, 트랜지스터(Q11)의 에미터에 연결되어 상기 비교기(140)에 가변링크(110)의 퓨징상태에 따른 제1 및 제2비교신호(COM1, COM2)를 출력하기 위한 저항(R11, R12)으로 이루어지는 것을 특징으로 하는 퓨징회로.
  3. 제 1 항에 있어서, 퓨징인에이블수단(130)는 입력신호(CADJ)가 게이트에 인가되는 모스 트랜지스터(MN11)과, 상기 모스 트랜지스터(MN11)의 동작상태에 따라 구동되는 제1트랜지스터(Q12)와, 상기 제1트랜지스터(Q12)의 동작상태에 따라 구동되어 가변링크(110)를 퓨징시켜 주기 위한 제2트랜지스터(Q13)를 포함하는 것을 특징으로 하는 퓨징회로.
  4. 제 3 항에 있어서, 퓨징 인에이블수단(130)는 상기 모스 트랜지스터(MN11)의 드레인단자에 연결되어, 상기 제1트랜지스터(Q12)의 베이스에 바이어스 전압을 인가하기 위한 제1저항(R13)과, 제2트랜지스터(Q13)의 에미터에 연결되어, 제2트랜지스터(Q13)의 베이스에 바이어스 전압을 인가하기 위한 제2저항(R14)을 더 포함하는 것을 특징으로 하는 퓨징회로.
  5. 제 1 항에 있어서, 비교수단(140)는 상기 전압분압수단(130)로부터 출력되는 제1 및 제2비교신호(COM1, COM2)을 입력하여 비교하기 위한 제1수단과, 비교수단의 출력신호에 따라 가변링크의 퓨징상태를 나타내는 신호(FADJ)을 출력하기 위한 제2수단으로 구성되는 것을 특징으로 하는 퓨징회로.
  6. 제 5 항에 있어서, 비교수단(140)의 제1수단은 바이어스 전압(Vbias2)이 게이트에 인가되는 제1모스 트랜지스터(MP11)와, 상기 제1모스 트랜지스터(MP11)의 드레인에 소오스가 각각 연결되고 전압분압수단(120)로부터 인가되는 제1 및 제2비교신호(COM1, COM2)이 각각 게이트에 인가되는 제2 및 제3모스 트랜지스터(MP13, MP21)로 이루어지는 것을 특징으로 하는 퓨징회로.
  7. 제 5 항에 있어서, 비교부(140)의 제2수단은 바이어스 전압(Vbias2)이 게이트에 인가되는 제1모스 트랜지스터(MP12)와, 상기 제1수단의 제2모스 트랜지스터(MP13)으로부터 인가되는 출력신호가 베이스에 인가되는 제1 및 제2트랜지스터(Q14,Q15)와, 상기 비교수단의 제3모스 트랜지스터(MP14)으로부터 인가되는 출력신호가 베이스에 인가되는 제3트랜지스터(Q16)로 이루어지는 것을 특징으로 하는 퓨징회로.
  8. 제 1 항에 있어서 가변 링크(110)는 폴리실리콘막 또는 금속막중 하나로 된 것을 특징으로 하는 퓨징회로.
  9. 제 1 항에 있어서, 가변링크 대신 제너 잽 다이오드를 사용하는 것을 특징으로 하는 퓨징회로.
  10. 가변링크(210)와, 전원전압을 분압하여 제1 및 제2분압신호로서 출력하는 전압분압수단(220)와, 입력신호(CADJ)에 따라 가변 링크(210)를 퓨징시켜 주기 위한 퓨징 인에이블수단(230)와, 전압분압수단(220)의 제1분압신호의 출력단과 가변링크(210)사이에 연결되어, 퓨징후 소정시간이 경과되었거나 퓨징후 가변링크(210)의 저항값이 일정치 이상으로 변화되는 경우를 퓨징상태로서 검출하는 퓨징상태 검출수단(250)와, 퓨징상태 검출수단(250)의 출력을 제1비교신호(COM1)로 입력하고 전압분압수단(220)의 제2분압신호를 제2비교신호(COM2)로 입력하여 비교하고, 비교된 결과에 따라 가변 링크(210)의 퓨징상태를 나타내는 신호를 출력하는 비교수단(240)를 포함하는 것을 특징으로 하는 퓨징회로.
  11. 제 10 항에 있어서, 전압분압수단(220)은 소정의 바이어스(Vbias1)가 베이스에 인가되고 전원전압(VDR)이 콜렉터에 인가되는 트랜지스터(Q21)와, 상기 트랜지스터(Q21)의 에미터와 접지전원(GND)사이에 연결되고 가변 링크(210)의 퓨징상태에 따라 전원전압(VDD)을 분압하여 제1 및 제2분압신호를 출력하는 제1 및 제2저항(R21,R22)으로 이루어지는 것을 특징으로 하는 퓨징회로.
  12. 제 11 항에 있어서, 전압분압수단의 제1저항(R21)은 제2저항(R22)과 동일한 저항값을 갖는 것을 특징으로 하는 퓨징 회로.
  13. 제 10 항에 있어서, 퓨징상태 검출수단(250)은 상기 전압분압부(220)와 가변링크(210)사이에 연결된, 퓨징상태 검출용 저항(R25)으로 이루어지는 것을 특징으로 하는 퓨징회로.
  14. 제 13 항에 있어서, 퓨징상태 검출수단(250)의 저항(R25)은 가변링크(210)가 퓨징후 퓨징되었다고 판단하고자 하는 저항값과 동일한 저항값을 갖는 것을 특징으로 하는 퓨징회로.
  15. 제 10 항에 있어서, 퓨징인에이블수단(230)은 입력신호(CADJ)에 의해 구동되는 제1트랜지스터(MN21)과, 상기 제1트랜지스터(MN21)의 동작상태에 따라 구동되는 제2트랜지스터(Q22)와, 상기 제2트랜지스터(Q22)의 동작상태에 따라 구동되는 제3트랜지스터(Q23)를 포함하는 것을 특징으로 하는 퓨징회로.
  16. 제 15 항에 있어서, 퓨징 인에이블수단(230)은 상기 제1트랜지스터(MN11)에 연결되어 상기 제2트랜지스터(Q22)에 바이어스 전압을 인가하기 위한 제1저항(R23)과, 상기 제2트랜지스터(Q22)의 에미터에 연결되어 제3트랜지스터(Q23)에 바이어스 전압을 인가하기 위한 제2저항(R24)을 더 포함하는 것을 특징으로 하는 퓨징회로.
  17. 제 10 항에 있어서, 비교수단(240)은 상기 퓨징상태 검출부(250)로부터 인가되는 제1비교신호(COM1)와 전압분압부(220)로부터 인가되는 제2비교신호(COM2)을 입력하여 비교하기 위한 제1수단과, 제1수단의 출력신호에 따라 가변링크의 퓨징상태를 나타내는 신호(FADJ)을 출력하기 위한 제2수단으로 구성되는 것을 특징으로 하는 퓨징회로.
  18. 제 17 항에 있어서, 비교수단(240)의 제1수단은 바이어스 전압(Vbias2)에 따라 구동되는 제1트랜지스터(MP21)와, 상기 제1트랜지스터(MP21)에 연결되고 퓨징상태 검출수단(250)로부터 인가되는 제1비교신호(COM1)에 의해 구동되는 제2트랜지스터(MP23)와, 상기 제1트랜지스터(MP21)에 연결되고 전압 분압수단(220)으로부터 인가되는 제1비교신호(COM2)에 따라 구동되는 제3트랜지스터(MP24)로 이루어지는 것을 특징으로 하는 퓨징회로.
  19. 제 17 항에 있어서, 비교수단(240)의 제2수단은 바이어스 전압(Vbias2)에 의해 구동되는 제1트랜지스터(MP22)와, 상기 비교수단(240)의 제1수단의 출력신호에 의해 구동되는 제2 및 제3 트랜지스터(Q24,Q25)와, 상기 비교수단(240)의 제1수단의 출력신호에 의해 구동되는 제4트랜지스터(Q26)로 이루어지는 것을 특징으로 하는 퓨징회로.
  20. 제 10 항에 있어서, 가변 링크(210)는 폴리실리콘막 또는 금속막중 하나로 된 것을 특징으로 하는 퓨징회로.
  21. 제 10 항에 있어서, 가변링크 대신 제너 잽 다이오드를 사용하는 것을 특징으로 하는 퓨징회로.
  22. 각각 세트단자가 연결되어 세트단자에 인가되는 신호에 따라 해당 가변링크가 선택되어지는 다수개의 가변링크와, 각 가변링크에 1:1 대응하여 배열되고, 입력신호에 따라 해당 퓨징회로가 상기 선택된 가변링크를 퓨징시켜 주는 다수개의 퓨징회로를 구비한 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035245A 1995-10-13 1995-10-13 퓨징회로 KR0154667B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950035245A KR0154667B1 (ko) 1995-10-13 1995-10-13 퓨징회로
JP16913196A JP3814019B2 (ja) 1995-10-13 1996-06-28 半導体ｉｃ用のヒュージング回路
TW085109067A TW305070B (ko) 1995-10-13 1996-07-25
DE19641857A DE19641857B4 (de) 1995-10-13 1996-10-10 Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung
US08/731,446 US6087889A (en) 1995-10-13 1996-10-15 Fuse circuit for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035245A KR0154667B1 (ko) 1995-10-13 1995-10-13 퓨징회로

Publications (2)

Publication Number Publication Date
KR970024022A true KR970024022A (ko) 1997-05-30
KR0154667B1 KR0154667B1 (ko) 1998-12-01

Family

ID=19430059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035245A KR0154667B1 (ko) 1995-10-13 1995-10-13 퓨징회로

Country Status (5)

Country Link
US (1) US6087889A (ko)
JP (1) JP3814019B2 (ko)
KR (1) KR0154667B1 (ko)
DE (1) DE19641857B4 (ko)
TW (1) TW305070B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468686B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 퓨징회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255893B1 (en) * 1999-07-07 2001-07-03 Intel Corporation Method and apparatus for detection of electrical overstress
US6496053B1 (en) * 1999-10-13 2002-12-17 International Business Machines Corporation Corrosion insensitive fusible link using capacitance sensing for semiconductor devices
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
KR100464936B1 (ko) * 2003-04-30 2005-01-06 주식회사 하이닉스반도체 리페어회로의 동작 마진을 향상시킬 수 있는 반도체메모리 장치
US6995601B2 (en) * 2004-01-14 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse state detection circuit
US7233539B2 (en) * 2005-05-24 2007-06-19 Freescale Semiconductor, Inc. Non-volatile fuse circuit
US7760536B2 (en) * 2006-04-25 2010-07-20 Freescale Semiconductor, Inc. Non-volatile memory cell
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
US7495987B2 (en) * 2007-06-11 2009-02-24 Freescale Semiconductor, Inc. Current-mode memory cell
KR101123074B1 (ko) * 2009-04-30 2012-03-05 주식회사 하이닉스반도체 퓨즈 회로 및 그를 포함하는 반도체 장치
FI125404B (fi) 2011-04-21 2015-09-30 Abb Oy Järjestely sulakkeen valvomiseksi
US20230178161A1 (en) * 2021-12-02 2023-06-08 Nanya Technology Corporation Method for determining a status of a fuse element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223277A (en) * 1978-12-27 1980-09-16 Harris Corporation Electrically alterable field effect transistor amplifier configuration
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
US5404049A (en) * 1993-11-02 1995-04-04 International Business Machines Corporation Fuse blow circuit
KR0140030B1 (ko) * 1994-12-30 1998-07-15 김광호 퓨징 시스템
US5731760A (en) * 1996-05-31 1998-03-24 Advanced Micro Devices Inc. Apparatus for preventing accidental or intentional fuse blowing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468686B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 퓨징회로

Also Published As

Publication number Publication date
DE19641857B4 (de) 2004-04-08
KR0154667B1 (ko) 1998-12-01
JPH09116103A (ja) 1997-05-02
TW305070B (ko) 1997-05-11
JP3814019B2 (ja) 2006-08-23
US6087889A (en) 2000-07-11
DE19641857A1 (de) 1997-04-17

Similar Documents

Publication Publication Date Title
KR970024022A (ko) 퓨징회로(A fusing circuit)
KR0146203B1 (ko) 반도체 집적회로의 회로소자값 조정회로
US6504396B2 (en) Method for adjusting an output slew rate of a buffer
US4985641A (en) Semiconductor integrated circuit device having selectable operational functions
US4873458A (en) Voltage level detecting circuit having a level converter
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
US5909142A (en) Semiconductor integrated circuit device having burn-in test capability and method for using the same
US7733142B2 (en) Edge rate control for 12C bus applications
US6201436B1 (en) Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature
KR960019994A (ko) 전류모드로 데이터를 전송하기 위한 출력회로 입력회로 및 이들을 사용한 입출력 인터페이스 시스템
KR100311036B1 (ko) 프로그래머블온도센서와이를구비하는반도체장치
WO1997030384A1 (en) Cmos current mirror
EP0841751B1 (en) Delay circuit
US6501303B1 (en) Semiconductor integrated circuit
JPH11145800A (ja) Ｃｍｏｓ型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置
US5153458A (en) Code setting circuit with fusible thin film resistors
US11626177B1 (en) Anti-fuse sensing device and operation method thereof
US6215336B1 (en) Reference type input first stage circuit in a semiconductor integrated circuit
CN101485089B (zh) 电子电路及其方法
US4871931A (en) Logic circuit resistant to errors due to supply fluctuations
US7642833B1 (en) Delay inversely proportional to temperature timer circuit
US4621207A (en) Logic circuit with MOSFETs arranged to reduce current flow
US6356139B1 (en) Reference voltage generator
KR100550795B1 (ko) 파워 업 회로
KR970029758A (ko) 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee