KR100311036B1 - 프로그래머블온도센서와이를구비하는반도체장치 - Google Patents

프로그래머블온도센서와이를구비하는반도체장치 Download PDF

Info

Publication number
KR100311036B1
KR100311036B1 KR1019980032294A KR19980032294A KR100311036B1 KR 100311036 B1 KR100311036 B1 KR 100311036B1 KR 1019980032294 A KR1019980032294 A KR 1019980032294A KR 19980032294 A KR19980032294 A KR 19980032294A KR 100311036 B1 KR100311036 B1 KR 100311036B1
Authority
KR
South Korea
Prior art keywords
signal
retrograde
response
voltage level
sourcing
Prior art date
Application number
KR1019980032294A
Other languages
English (en)
Other versions
KR20000013437A (ko
Inventor
김종선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032294A priority Critical patent/KR100311036B1/ko
Priority to TW088100054A priority patent/TW421813B/zh
Priority to JP17593499A priority patent/JP3763090B2/ja
Priority to US09/359,438 priority patent/US6442500B1/en
Publication of KR20000013437A publication Critical patent/KR20000013437A/ko
Application granted granted Critical
Publication of KR100311036B1 publication Critical patent/KR100311036B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

프로그래머블 온도 센서와 이를 구비하는 반도체 장치가 개시된다. 프로그래머블 온도 센서는 순응 전류 소스, 역행 전류 소스, 프로그램블 온도 감지부 및 비교기를 구비한다. 순응 전류 소스는 감지 온도의 상승에 대응하여 흐르는 전류량이 증가한다. 역행 전류 소스는 감지 온도의 상승에 대응하여 흐르는 전류량이 감소한다. 프로그램블 온도 감지부는 순응 전류 소스과 역행 전류 소스에 흐르는 전류량에 의하여 전압 레벨이 결정되는 순응 감지 신호와 역행 감지 신호를 발생한다. 비교기는 순응 감지 신호와 역행 감지 신호의 전압 레벨을 비교을 비교하여 온도 정보 신호를 발생한다. 프로그래머블 온도 감지부는 제1 전류 미러, 제2 전류 미러, 제1 응답부 및 제2 응답부를 구비한다. 제1 전류 미러는 순응 전류 소스에 흐르는 전류량에 응답하여, 제1 순응 소싱 신호와 제1 역행 소싱 신호를 발생한다. 제2 전류 미러는 역행 전류 소스에 흐르는 전류량에 응답하여, 제2 순응 소싱 신호와 제2 역행 소싱 신호를 발생한다. 제1 응답부는 제1 순응 소싱 신호와 제2 역행 소싱 신호에 응답하여 역행 감지 신호를 발생한다. 제2 응답부는 제2 순응 소싱 신호와 제1 역행 소싱 신호에 응답하여 순응 감지 신호를 발생한다.

Description

프로그래머블 온도 센서와 이를 구비하는 반도체 장치
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치가 완성된 후에 감지되는 온도를 조절할 수 있는 프로그래머블 온도 센서와 이를 구비하는 반도체 장치에 관한 것이다.
일반적으로 트랜지스터와 같은 반도체 소자들의 동작 특성은 온도에 따라 크게 달라진다. 트랜지스터의 컨턱턴스, 게이트 산화막의 항복 전압 등이 그 대표적인 것이다.
한편 메모리와 같이 고속으로 동작하는 반도체 장치는 매우 정확한 타이밍 제어가 필요하다. 그런데 메모리와 같은 반도체 장치는 일정한 온도 범위 이외에서는 그 동작 특성이 현저히 변화하므로, 불량이 발생할 가능성이 매우 높다. 또한 반도체 장치를 내장하는 컴퓨터 시스템 등은 동작 특성이 변한 반도체 장치를 사용하는 경우에는 컴퓨터 시스템 자체가 오동작을 유발할 수 있다.
그러므로 반도체 장치는 내부에 온도를 감지하는 온도 센서를 내장한다. 그리고 온도 감지 센서는 반도체 장치가 지정된 온도에 이르면, 그 출력 신호의 논리 상태를 천이한다. 이와 같이 온도 감지 센서는 그 출력 신호의 논리 상태의 천이로써, 반도체 장치가 지정된 온도 이상인지 혹은 지정된 온도 이하인지를 나타낸다.
그런데 종래의 온도 센서는 반도체 장치가 완성된 후에는, 일단 설정된 감지 온도를 변화할 수 없는 문제점이 발생한다. 또한 종래의 온도 센서는 반도체 장치의 공정 조건의 변화 등으로 인하여, 설정된 감지 온도에 변화가 발생하더라도 이를 제어할 수 없는 문제점을 지닌다.
본 발명의 목적은 반도체 장치가 완성된 후에 감지되는 온도를 조절할 수 있는 프로그래머블 온도 센서 및 이를 구비하는 반도체 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 프로그래머블 온도 센서의 실시예를 나타내는 도면이다.
도 2는 도 1의 조정회로를 나타내는 도면이다.
도 3은 도 2의 조정 지시부를 나타내는 도면이다.
도 4는 파워-업 초기에 전원 전압(VCC)의 공급에 따른 초기 전원 전압(VCCH)의 변화(a)와 전원 반전 신호(VCCHB)의 변화(b)를 나타내는 도면이다.
도 5는 온도의 변화에 따른 임계 온도점(Tc)의 변화를 나타내는 도면이다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 프로그래머블 온도 센서는 감지 온도의 증가에 응답하여 흐르는 전류량이 증가하는 순응 전류 소스; 상기 감지 온도의 증가에 응답하여 흐르는 전류량이 감소하는 역행 전류 소스; 상기 순응 및 역행 전류 소스에 흐르는 전류량의 변화에 응답하며, 상기 감지 온도의 증가에 응답하여 전압 레벨이 증가하는 순응 감지 신호와, 상기 감지 온도의 증가에 응답하여 전압 레벨이 감소하는 역행 감지 신호를 발생하는 프로그램블 온도 감지부; 및 상기 순응 감지 신호와 상기 역행 감지 신호의 전압 레벨을 비교하는 비교기를 구비한다. 그리고 소정의 임계 온도점의 상기 감지 온도에서 상기 순응 감지 신호와 상기 역행 감지 신호의 전압 레벨의 크기 순서가 서로 바뀌며, 상기 임계 온도점은 외부에서 조절 가능하다.
바람직하기로는 상기 프로그래머블 온도 감지부는 상기 순응 전류 소스에 흐르는 전류량의 증가에 응답하여, 전압 레벨이 하강하는 제1 순응 소싱 신호 및 전압 레벨이 상승하는 제1 역행 소싱 신호를 발생하는 제1 전류 미러; 상기 역행 전류 소스에 흐르는 전류량의 증가에 응답하여, 전압 레벨이 하강하는 제2 순응 소싱 신호 및 전압 레벨이 상승하는 제2 역행 소싱 신호를 발생하는 제2 전류 미러; 상기 제1 순응 소싱 신호와 상기 제2 역행 소싱 신호에 응답하여 상기 프로그래머블 온도 감지부의 상기 역행 감지 신호를 발생하며, 일정한 상기 감지 온도에 대한 상기 역행 감지 신호의 전압 레벨은 외부에서 제어할 수 있는 제1 응답부; 및 상기 제1 역행 소싱 신호와 상기 제2 순응 소싱 신호에 응답하여 상기 프로그래머블 온도 감지부의 상기 순응 감지 신호를 발생하며, 일정한 상기 감지 온도에 대한 상기 순응 감지 신호의 전압 레벨은 외부에서 제어할 수 있는 제2 응답부를 구비한다.
상기와 같은 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 반도체 장치는 상기 반도체 장치의 감지 온도를 감지하여, 소정의 임계 온도점에서 논리 상태를 달리하는 출력 신호를 발생하는 프로그래머블 온도 센서를 구비한다. 그리고 상기 임계 온도점은 외부에서 조절 가능하다.
본 발명의 프로그래머블 온도 센서에 의하여 반도체 장치가 완성된 후에도 임계 온도점을 제어 가능하며, 본 발명의 프로그래머블 온도 센서를 구비하는 반도체 장치는 감지 온도를 정확히 감지하여 시스템의 오동작을 방지할 수 있다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명에 따른 프로그래머블 온도 센서의 실시예를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 프로그래머블 온도 센서는 순응 전류 소스(11), 역행 전류 소스(13), 프로그램블 온도 감지부(15) 및 비교기(17)를 구비한다.
상기 순응 전류 소스(11)는 감지 온도(DTEMP)의 상승에 대응하여 흐르는 전류량이 증가한다. 그러나 상기 역행 전류 소스(13)는 상기 감지 온도(DTEMP)의 상승에 대응하여 흐르는 전류량이 감소한다.
상기 프로그램블 온도 감지부(15)는 상기 순응 전류 소스(11)과 상기 역행 전류 소스(13)에 흐르는 전류량에 의하여 전압 레벨이 결정되는 순응 감지 신호(FDS)와 역행 감지 신호(RDS)를 발생한다.
상기 순응 감지 신호(FDS)의 전압 레벨은 상기 순응 전류 소스(11)에 흐르는 전류량의 증가에 의하여 상승하며, 상기 역행 전류 소스(13)에 흐르는 전류량의 증가에 의하여 하강한다. 그러므로 상기 순응 감지 신호(FDS)의 전압 레벨은 상기 감지 온도(DTEMP)의 증가에 의하여 상승한다.
상기 역행 감지 신호(RDS)의 전압 레벨은 상기 순응 전류 소스(11)에 흐르는 전류량의 증가에 의하여 하강하며, 상기 역행 전류 소스(13)에 흐르는 전류량의 감소에 의하여 상승한다. 그러므로 상기 역행 감지 신호(RDS)의 전압 레벨은 상기 감지 온도(DTEMP)의 증가에 의하여 하강한다.
따라서 상기 순응 감지 신호(FDS)와 상기 역행 감지 신호(RDS)는 소정의 임계 온도점(Tc)에서 전압 레벨의 크기의 순서가 서로 바뀐다.
상기 비교기(17)는 상기 순응 감지 신호(FDS)와 상기 역행 감지 신호(RDS)의 전압 레벨을 비교을 비교하여 온도 정보 신호(TEMPHOT)를 발생한다. 본 실시예에서 상기 비교기(17)는 상기 역행 감지 신호(RDS)를 반전 입력단(-)으로, 상기 순응 감지 신호(FDS)를 비반전 입력단(+)으로 수신한다. 따라서 상기 온도 정보 신호(TEMPHOT)는 상기 임계 온도점(Tc) 이하에서는 로우레벨의 논리 상태를 가지며, 상기 임계 온도점(Tc) 이상에서는 하이레벨의 논리 상태를 가진다.
상기 프로그래머블 온도 감지부(15)는 구체적으로 제1 전류 미러(21), 제2 전류 미러(23), 제1 응답부(25) 및 제2 응답부(27)를 구비한다.
상기 제1 전류 미러(21)는 상기 순응 전류 소스(11)에 흐르는 전류량에 응답하여, 제1 순응 소싱 신호(FSOS1)와 제1 역행 소싱 신호(RSOS1)를 발생한다. 상기 감지 온도(DTEMP)의 상승으로 인하여 상기 순응 전류 소스(11)에 흐르는 전류량이 증가하면, 상기 제1 역행 소싱 신호(RSOS1)의 전압 레벨은 하강하고 피모스 트랜지스터(21a)에 흐르는 전류량은 증가한다.
상기 피모스 트랜지스터(21a)에 흐르는 전류량이 증가하면, 상기 피모스 트랜지스터(21a)와 미러링을 이루는 피모스 트랜지스터(21b)에 흐르는 전류량도 증가한다. 따라서 상기 순응 전류 소스(11)에 흐르는 전류량이 증가하면, 상기 제1 순응 소싱 신호(FSOS1)의 전압 레벨은 상승한다.
반대로 상기 피모스 트랜지스터(21a)에 흐르는 전류량이 감소하면, 상기 제1 역행 소싱 신호(RSOS1)의 전압 레벨은 상승하고 상기 제1 순응 소싱 신호(FSOS1)의 전압 레벨은 하강한다. 이는 당업자에게는 주지의 사실이므로, 본 명세서에서 구체적인 기술은 생략한다.
상기 제2 전류 미러(23)는 상기 역행 전류 소스(13)에 흐르는 전류량에 응답하여, 제2 순응 소싱 신호(FSOS2)와 제2 역행 소싱 신호(RSOS2)를 발생한다. 상기 감지 온도(DTEMP)의 상승으로 인하여 상기 역행 전류 소스(13)에 흐르는 전류량이 감소하면, 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨은 상승하고 피모스 트랜지스터(23a)에 흐르는 전류량은 감소한다.
상기 피모스 트랜지스터(23a)에 흐르는 전류량이 감소하면, 상기 피모스 트랜지스터(23a)와 미러링을 이루는 피모스 트랜지스터(23b)에 흐르는 전류량도 감소한다. 따라서 상기 역행 전류 소스(13)에 흐르는 전류량이 감소하면, 상기 제2 순응 소싱 신호(FSOS2)의 전압 레벨은 감소한다.
반대로 상기 피모스 트랜지스터(23a)에 흐르는 전류량이 증가하면, 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨은 하강하고 상기 제2 순응 소싱 신호(FSOS2)의 전압 레벨은 증가한다. 이는 당업자에게는 주지의 사실이므로, 본 명세서에서 구체적인 기술은 생략한다.
상기 제1 응답부(25)는 상기 제1 순응 소싱 신호(FSOS1)와 상기 제2 역행 소싱 신호(RSOS2)에 응답하여 상기 역행 감지 신호(RDS)를 발생한다. 상기 감지 온도(DTEMP)가 상승하여 상기 제1 순응 소싱 신호(FSOS1)의 전압 레벨이 상승하면, 풀다운 트랜지스터(25a)를 통하여 상기 역행 감지 신호(RDS) 단자에서 접지 전압(VSS)으로 흐르는 전류량은 증가한다. 그리고 상기 감지 온도(DTEMP)가 증가하여 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨이 상승하면, 풀업 트랜지스터(25b)를 통하여 전원 전압(VCC)에서 상기 역행 감지 신호(RDS) 단자로 흐르는 전류량은 감소한다. 따라서 상기 감지 온도(DTEMP)가 증가하면, 상기 역행 감지 신호(RDS)의 전압 레벨은 하강한다.
반대로 상기 감지 온도(DTEMP)가 하강하여 상기 역행 전류 소스(13)의 전류량이 증가하고 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨이 하강하면, 풀업 트랜지스터(25b)를 통하여 전원 전압(VCC)에서 상기 역행 감지 신호(RDS)로 흐르는 전류량은 증가한다. 그리고 상기 감지 온도(DTEMP)가 하강하여 상기 제1 순응 소싱 신호(FSOS1)의 전압 레벨이 하강하면, 상기 풀다운 트랜지스터(25a)를 통하여 상기 역행 감지 신호(RDS)에서 접지 전압(VSS)으로 흐르는 전류량은 감소한다. 따라서 상기 감지 온도(DTEMP)가 하강하면, 상기 역행 감지 신호(RDS)의 전압 레벨은 상승한다.
조정회로(25c)는 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨이 하강에 응답하여, 전원 전압(VCC) 단자로부터 상기 역행 감지 신호(RDS) 단자로 전류를 공급함으로써 전압 레벨을 제1 조절 전압값(T1, 도 5 참조) 만큼 상승시킨다. 그리고 상기 제1 조절 전압값(T1)은 반도체 장치가 완성된 후에도, 조절 가능하다.
상기 제2 응답부(27)는 상기 제2 순응 소싱 신호(FSOS2)와 상기 제1 역행 소싱 신호(RSOS1)에 응답하여 상기 순응 감지 신호(FDS)를 발생한다. 상기 감지 온도(DTEMP)가 하강하여 역행 전류 소스(13)의 전류량이 증가하고 상기 제2 순응 소싱 신호(FSOS2)의 전압 레벨이 상승하면, 풀다운 트랜지스터(27a)를 통하여 상기 순응 감지 신호(FDS) 단자에서 접지 전압(VSS) 단자로 흐르는 전류량은 증가한다. 그리고 상기 감지 온도(DTEMP)가 감소하여 상기 제1 역행 소싱 신호(RSOS1)의 전압 레벨이 상승하면, 풀업 트랜지스터(27b)를 통하여 전원 전압(VCC) 단자에서 상기 순행 감지 신호(FDS) 단자로 흐르는 전류량은 감소한다. 따라서 상기 감지 온도(DTEMP)가 감소하면, 상기 순응 감지 신호(FDS)의 전압 레벨은 하강한다.
반대로 상기 감지 온도(DTEMP)가 상승하여 상기 순응 전류 소스(11)의 전류량이 증가하고 상기 제1 역행 소싱 신호(RSOS1)의 전압 레벨이 하강하면, 상기 풀업 트랜지스터(27b)를 통하여 흐르는 전류량이 증가한다. 그리고 상기 감지 온도(DTEMP)가 상승하여 상기 제2 순응 소싱 신호(FSOS2)의 전압 레벨이 하강하면, 상기 풀다운 트랜지스터(27a)를 통하여 전류량은 감소한다. 따라서 상기 감지 온도(DTEMP)가 상승하면, 상기 순응 감지 신호(FDS)의 전압 레벨은 상승한다.
조정회로(27c)는 상기 제1 역행 소싱 신호(RSOS1)의 전압 레벨이 하강에 응답하여, 전원 전압(VCC) 단자로부터 상기 순응 감지 신호(FDS) 단자로 전류를 공급함으로써 전압 레벨을 제2 조절 전압값(T2, 도 5 참조) 만큼 상승시킨다. 그리고 상기 제2 조절 전압값(T2)은 반도체 장치가 완성된 후에도, 조절 가능하다.
도 2는 도 1의 조정회로(25c,27c)를 나타내는 도면이다. 본 명세서에서는 설명의 편의상, 상기 조정회로(25c)을 중심으로 상술한다.
상기 조정회로(25c)는 구체적으로 조정 지시부(31), 먹서부(33) 및 제어 박스(35)를 구비한다.
상기 조정 지시부(31)는 상기 임계 온도점(Tc)을 조정할 때, 활성하는 조정 지시 신호(CINF)를 상기 먹서부(33)에 제공한다.
상기 먹서부(33)는 2개의 전송 게이트들(33a, 33b)를 가진다. 상기 전송 게이트(33b)는 상기 조정 지시 신호(CINF)가 하이레벨로 활성에 의하여 턴온되어, 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨을 상기 제어 박스(35)로 제공한다. 상기 전송 게이트(33a)는 상기 조정 지시 신호(CINF)가 로우레벨로 비활성할 때 턴온되어, 차단 전압을 상기 제어 박스(35)로 제공한다. 본 실시예에서의 상기 차단 전압은 상기 전원 전압(VCC)이다.
상기 제어 박스(35)는 다수개의 피모스 트랜지스터들(35a_1, 35a_2, 35a_3, …)과 다수개의 조절 퓨즈들(35b_1, 35b_2, 35b_3,…)을 구비한다. 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)은 병렬로 배열되며, 상기 먹서부(33)의 출력 신호가 게이트 단자에 인가된다. 그리고 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)은 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)의 드레인 단자와 상기 역행 감지 신호(RDS)를 연결된다. 그리고 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)은 외부에서 절단 가능하다.
상기 조정 지시 신호(CINF)가 로우레벨로 비활성할 때, 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)은 게이트 단자에 상기 전원 전압(VCC)이 인가된다. 따라서 상기 조정 지시 신호(CINF)가 로우레벨로 비활성할 때, 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)이 턴오프되어 상기 역행 감지 신호(RDS)의 전압값은 조절되지 않는다.
상기 조정 지시 신호(CINF)가 하이레벨로 활성할 때, 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)은 게이트 단자에 상기 제2 역행 소싱 신호(RSOS2)가 인가된다. 그러므로 상기 제2 역행 소싱 신호(RSOS2)의 전압 레벨에 의하여, 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)을 통하여 전송되는 전압이 결정된다. 그리고 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)은 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)을 통하여 전송되는 전압을 각각 전송하여 상기 역행 감지 신호(RDS)의 전압 레벨을 상승시킨다.
그러므로 상기 조정 지시 신호(CINF)가 하이레벨로 활성할 때, 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)을 절단함으로써, 상기 역행 감지 신호(RDS)의 상승 전압값을 제어할 수 있다. 예를 들어, 절단되지 않는 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)의 수에 의하여 상기 제1 조절 전압값(T1, 도 5 참조)의 크기가 결정된다.
본 명세서에서는 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)의 드레인 단자와 상기 역행 감지 신호(RDS)를 미리 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)로서 연결한다. 그리고 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)의 절단에 의하여, 상기 임계 온도점(Tc)은 조절된다.
그러나 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …) 대신에, 상기 피모스 트랜지스터들(35a_1, 35a_2, 35a_3,…)의 드레인 단자와 상기 역행 감지 신호(RDS)의 전송 라인(N35)을 마스크 옵션이나, 메탈 연결 등을 통하여 선택적으로 연결할 수 있게 함으로써, 상기 임계 온도점(Tc)이 조절될 수 있음은 당업자에게는 주지의 사실이다. 그리고 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)을 패키지 상태에서 전기적으로 절단 가능함 또한 당업자에게는 주지의 사실이다.
도 3은 도 2의 조정 지시부(31)를 나타내는 도면이다. 이를 참조하여 상기 조정 지시부(31)의 구성 및 작용 효과를 더욱 구체적으로 설명하면, 다음과 같다.
인버터(41)는 초기 전원 신호(VCCH)를 반전하여 전원 반전 신호(VCCHB)를 출력한다.
도 4는 파워-업 초기에 전원 전압(VCC)의 공급에 따른 초기 전원 전압(VCCH)의 변화(a)와 전원 반전 신호(VCCHB)의 변화(b)를 나타내는 도면이다. 시점 t1에서 전원 공급이 시작되면, 전원 전압(VCC)는 점점 상승한다. 이때, 상기 초기 전원 신호(VCCH)는 접지 전압(VSS)의 전압 레벨을 계속 유지하며, 상기 전원 반전 신호(VCCHB)는 상기 전원 전압(VCC)과 동일한 전압 레벨로 계속 상승한다. 그리고 시점 t2, 즉, 전원 전압(VCC)가 A의 전압 레벨에 도달하면, 상기 초기 전원 신호(VCCH)의 전압 레벨은 상기 전원 전압(VCC)과 동일한 전압 레벨로 되어 상승한다. 그리고 상기 전원 반전 신호(VCCHB)는 상기 접지 전압(VSS)으로 된다.
그리고 시점 t3에서 상기 전원 전압(VCC)과 상기 초기 전원 신호(VCCH)는 B의 전압 레벨로 안정되며, 상기 전원 반전 신호(VCCHB)는 상기 접지 전압(VSS)을 계속 유지한다.
다시 도 3을 참조하여, 상기 조정 지시부(31)의 구성 및 작용 효과를 계속 설명하면, 다음과 같다.
먼저 상기 임계 온도점(Tc)을 조정하지 않을 경우 즉, 조정 지시 퓨즈(45)가 절단되지 않는 경우에 대하여 기술한다. 상기 전원 반전 신호(VCCHB)가, 도 4에 나타난 바와 같이, 로우레벨로 안정되면, 피모스 트랜지스터(43)이 턴온되어 전원 전압(VCC)를 전송한다. 상기 조정 지시 퓨즈(45)는 상기 피모스 트랜지스터(43)에 이하여 전송된 상기 전원 전압(VCC)를 노아(NOR) 게이트(51)의 입력단(N50)으로 전송한다. 상기 노아 게이트(51)는 상기 입력단(N50)의 하이레벨을 반전하여 로우레벨을 출력한다. 그리고 버퍼부(53)는 상기 노아 게이트(51)의 출력단(N52)의 로우레벨을 버퍼링하여 출력한다. 그러므로 상기 조정 지시 신호(CINF)는 로우레벨로 비활성된다.
다음으로 상기 임계 온도점(Tc)을 조정하는 경우 즉, 조정 지시 퓨즈(45)가 절단되는 경우에 대하여 기술한다. 상기 조정 지시 퓨즈(45)가 절단됨으로 인하여, 상기 피모스 트랜지스터(43)을 통하여 전송된 상기 전원 전압(VCC)은 상기 노아(NOR) 게이트(51)의 입력단(N50)으로 전송되지 않는다. 상기 전원 반전 신호(VCCHB)가, 도 4에 나타난 바와 같이, t1∼t2의 구간에서는 전원 전압(VCC)와 동일한 값이 된다. 상기 t1∼t2의 구간에서는 앤모스 트랜지스터(47)가 턴온된다. 그러므로 상기 노아(NOR) 게이트(51)의 입력단(N50)은 로우레벨이 된다. 그리고 시점 t2 이후에 상기 전원 반전 신호(VCCHB)가 로우레벨이 되면, 상기 노아 게이트(51)의 출력단(N52)은 하이레벨로 된다. 그리고 앤모스 트랜지스터(49)에 의하여, 상기 아 게이트(51)의 출력단(N52)은 하이레벨로 래치된다. 그러므로 상기 조정 지시 신호(CINF)는 하이레벨로 활성된다.
따라서 상기 조정 지시 신호(CINF)는 상기 임계 온도점(Tc)을 조정하는 경우에, 상기 조정 지시 퓨즈(45)의 절단에 의하여 하이레벨로 활성된다.
도 1의 조정회로(27c)는 도 1의 조정회로(25c)와 동일한 구성 및 작용 효과를 가진다. 다만, 조정회로(25c)는 입력단(IN)이 상기 제2 역행 소싱 신호(RSOS2)와 연결되고, 출력단(OUT)은 상기 순응 감지 신호(FDS)와 연결된다. 반면에, 조정회로(27c)는 입력단(IN)이 상기 제1 역행 소싱 신호(RSOS1)와 연결되고, 출력단(OUT)은 상기 역행 감지 신호(RDS)와 연결된다. 상기의 점에서, 상기 조정회로(27c)는 조정회로(25c)와 차이점을 지닌다.
도 5는 온도의 변화에 따른 임계 온도점(Tc)의 변화를 나타내는 도면이다. 이를 참조하여, 상기 임계 온도점(Tc)의 조절 과정을 기술하면, 다음과 같다.
상기 조정회로들(25c, 27c)에서 상기 조정 지시 퓨즈(45, 도 3 참조)를 절단하지 않는 경우에, 상기 감지 온도(DTEMP)에 대한 상기 순응 감지 전압(FDS) 및 상기 역행 감지 전압(RDS)은 각각 선 F1 및 선 R1로 나타난다. 이때 상기 임계 온도점(Tc)은 α이다.
상기 조정회로(25c)의 상기 조정 지시 퓨즈(45)를 절단하는 경우에, 상기 감지 온도(DTEMP)에 대한 상기 역행 감지 전압(RDS)은 상기 제1 조절 전압값(T1) 만큼 상승하여 선 R2로 나타난다. 이때 상기 임계 온도점(Tc)은 β로 옮겨간다. 그리고 상기 제1 조절 전압값(T1)은 절단되는 상기 조절 퓨즈들(35b_1, 35b_2, 35b_3, …)의 수에 의하여 결정된다.
상기 조정회로(27c)의 상기 조정 지시 퓨즈(45)를 절단하는 경우에, 상기 감지 온도(DTEMP)에 대한 상기 순응 감지 전압(FDS)은 상기 제2 조절 전압값(T2) 만큼 상승하여 선 F2로 나타난다. 이때 상기 임계 온도점(Tc)은 γ로 옮겨간다. 그리고 상기 제2 조절 전압값(T2)은 절단되는 상기 조절 퓨즈들의 수에 의하여 결정된다.
상기 조정회로들(25c, 27c) 모두에서 상기 조정 지시 퓨즈(45)를 절단하는 경우에, 상기 감지 온도(DTEMP)에 대한 상기 순응 감지 전압(FDS) 및 상기 역행 감지 전압(RDS)은 각각 선 F2 및 선 R2로 나타난다. 이때 상기 임계 온도점(Tc)은 δ로 옮겨간다.
이와 같이 본 발명의 프로그램블 온도 센서는 상기 조정 지시 퓨즈(45) 및 상기 조절 퓨즈들의 절단에 의하여 상기 임계 온도점(Tc)를 제어할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 프로그래머블 온도 센서에 의하여 반도체 장치가 완성된 후에도 임계 온도점을 제어할 수 있다. 또한 본 발명의 프로그래머블 온도 센서를 구비하는 반도체 장치는 감지 온도를 정확히 감지하여, 이를 사용하는 시스템의 오동작을 방지할 수 있다.

Claims (13)

  1. 감지 온도의 증가에 응답하여 흐르는 전류량이 증가하는 순응 전류 소스; 상기 감지 온도의 증가에 응답하여 흐르는 전류량이 감소하는 역행 전류 소스; 상기 순응 및 역행 전류 소스에 흐르는 전류량의 변화에 응답하며, 상기 감지 온도의 증가에 응답하여 전압 레벨이 증가하는 순응 감지 신호와, 상기 감지 온도의 증가에 응답하여 전압 레벨이 감소하는 역행 감지 신호를 발생하는 프로그램블 온도 감지부; 및 상기 순응 감지 신호와 상기 역행 감지 신호의 전압 레벨을 비교하는 비교기를 구비하며, 소정의 임계 온도점의 상기 감지 온도에서 상기 순응 감지 신호와 상기 역행감지 신호의 전압 레밸의 크기 순서가 서로 바뀌며, 상기 임계 온도점은 외부에서 조절 가능한 것을 특징으로 하는 프로그래머블 온도 센서.
  2. 제1 항에 있어서, 상기 프로그래머블 온도 감지부는 상기 순응 전류 소스에 흐르는 전류량의 증가에 응답하여, 전압 레벨이 하강하는 제1 순응 소싱 신호 및 전압 레벨이 상승하는 제1 역행 소싱 신호를 발생하는 제1전류 미러; 상기 역행 전류 소스에 흐르는 전류량의 증가에 응답하여, 전압 레벨이 하강하는 제2 순응 소싱 신호 및 전압 레벨이 상승하는 제2 역행 소싱 신호를 발생하는 제2 전류 미러; 상기 제1 순응 소싱 신호와 상기 제2 역행 소싱 신호에 응답하여 상기 프로그래머블 온도 감지부의 상기 역행 감지 신호를 발생하며, 일정한 상기 감지 온도에 대한 상기 역헹 감지 신호의 전압 레벨은 외부에서 제어할 수 있는 제1 응답부; 및 상기 제1 역행 소싱 신호와 상기 제2 순응 소싱 신호에 응답하여 상기 프로그래머블 온도 감지부의 상기 순응 감지 신호를 발생하며, 일정한 상기 감지 온도에 대한 상기 순응 감지 신호의 전압 레벨은 외부에서 제어할 수 있는 제2 응답부를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  3. 제2 항에 있어서, 상기 제1 응답부는 상기 제1 순응 소싱 신호의 전압 레벨의 상승에 응답하여, 상기 역행 감지신호의 전압 레벨을 하강시키는 풀다운 트랜지스터; 상기 제2 역행 소싱 신호의 전압 레벨의 하강에 응답하여, 상기 역행 감지 신호의 전압 레벨을 상승시키는 풀업 트랜지스터; 및 상기 제2 역행 소싱 신호의 전압 레벨의 하강에 응답하여, 상기 역행 감지 신호의 전압 레벨을 외부에서 제어되는 소정의 제1 조절 전압값 만큼 상승시키는 조정회로를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  4. 제3 항에 있어서, 상기 조정회로는 상기 임계 은도점의 조정시에는 상기 제2 역행 소싱 신호의 전압 레벨, 상기 임계 온도점의 비조정시에는 차단 전압을 출력하는 먹서부; 및 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제2 역행 소싱 신호에 응답하며, 상기 제1 조절 전압값을 제어하여 상기 역행 감지 신호를 발생하는 제어 박스를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  5. 제4 항에 있어서, 상기 차단 전압은 전원 전압이며, 상기 제어 박스는 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제2 역행 소싱 신호에 의하여 게이팅되어 상기 전원 전압을 전송하는 피모스 트랜지스터; 및 상기 피모스 트랜지스터에 의하여 전송되는 전압을 제공하여 상기 역행 감지신호의 전압 레벨을 상승시키며, 외부에서 절단 가능한 조절 퓨즈를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  6. 제4 항에 있어서, 상기 차단 전압은 전원 전압이며, 상기 제어 박스는 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제2 역행 소싱 신호에 의하여 게이팅되어 상기 전원 전압을 전송하는 피모스 트랜지스터; 및 외부에서 상기 피모스 트랜지스터의 드레인단과 연결 가능하여, 상기 피모스 트랜지스터에 의하여 전송되는 전압을 상기 역행 감지 신호에 공급하는 전송 라인을 구비하는 프로그래머블 온도 센서.
  7. 제4 항에 있어서, 상기 조정회로는 상기 임계 온도점의 조정시에는 활성하는 조정 지시 신호를 상기 먹서부에 제공하는 조정 지시부를 더 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  8. 제2 항에 있어서, 상기 제2 응답부는 상기 제2 순응 소싱 신호의 전압 레벨의 상승에 응답하여, 상기 순응 감지신호의 전압 레벨을 하강시키는 풀다운 트랜지스터; 상기 제1 역행 소싱 신호의 전압 레벨의 하강에 응답하여, 상기 순응 감지신호의 전압 레벨을 상승시키는 풀업 트랜지스터; 및 상기 제1 역행 소싱 신호의 전압 레벨의 하강에 응답하여, 상기 순응 감지신호의 전압 레벨을 외부에서 제어되는 소정의 제2 조절 전압값 만큼 상승시키는 조정회로를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  9. 제8 항에 있어서, 상기 조정회로는 상기 임계 온도점의 조정시에는 상기 제1 역행 소싱 신호의 전압 레벨, 상기 임계 온도점의 비조정시에는 차단 전압을 출력하는 먹서부; 및 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제1 역행 소싱 신호에 응답하며, 상기 제2 조절 전압값을 제어하여 상기 순응 감지 신호를 발생하는 제어 박스를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  10. 제9 항에 있어서, 상기 차단 전압은 전원 전압이며, 상기 제어 박스는 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제1 역행소싱 신호에 의하여 게이팅되어 상기 전원 전압을 전송하는 피모스 트랜지스터; 및 상기 피모스 트랜지스터에 의하여 전송되는 전압을 제공하여 상기 순응감지신호의 전압 레벨을 상승시키며, 외부에서 절단 가능한 조절 퓨즈를 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  11. 제9 항에 있어서, 상기 차단 전압은 전원 전압이며, 상기 제어 박스는 상기 임계 온도점의 조정시에 상기 먹서부로부터 출력되는 상기 제1 역행 소싱 신호에 의하여 게이팅되어 상기 전원 전압을 전송하는 피모스 트랜지스터; 및 외부에서 상기 피모스 트랜지스터의 드레인단과 연결 가능하여, 상기 피모스 트랜지스터에 의하여 전송되는 전압을 상기 순응 감지 신호에 공급하는 전송 라인을 구비하는 프로그래머블 온도 센서.
  12. 제9 항에 있어서, 상기 조정회로는 상기 임계 온도점의 조정시에는 활성하는 조정 지시 신호를 상기 먹서부에 제공하는 조정 지시부를 더 구비하는 것을 특징으로 하는 프로그래머블 온도 센서.
  13. (정정) 반도체 장치에 있어서, 상기 반도체 장치의 온도를 감지하여, 소정의 임계 온도점에서 논리 상태를 달리하는 출력 신호를 발생하는 프로그래머블 온도 센서를 구비하며, 상기 프로그래머블 온도 센서는 상기 감지 온도의 증가에 응답하여 흐르는 전류량이 증가하는 순응 전류 소스; 상기 감지 온도의 증가에 응답하여 흐르는 전류량이 감소하는 역행 전류 소스; 상기 순응 및 역행 전류 소스에 흐르는 전류량의 변하에 응답하며, 상기 감지 온도의 증가에 응답하여 전압 레벨이 증가하는 순응 감지 신호를 발생하는 순응 출력단과, 상기 감지 온도의 증가에 응답하여 전압 레벨이 감소하는 역행 감지 신호를 발생하는 역헹 출력단을 가지는 프로그램블 온도 감지부; 및 상기 순응 감지 신호와 상기 역행 감지 신호의 전압 레밸을 비교하는 비교기를 구비하며, 상기 임계 온도점은 상기 반도체 장치의 외부에서 조절 가능한 것을 특징으로 하는 반도체 장치.
KR1019980032294A 1998-08-08 1998-08-08 프로그래머블온도센서와이를구비하는반도체장치 KR100311036B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980032294A KR100311036B1 (ko) 1998-08-08 1998-08-08 프로그래머블온도센서와이를구비하는반도체장치
TW088100054A TW421813B (en) 1998-08-08 1999-01-05 Programmable temperature sensor and semiconductor device having the same
JP17593499A JP3763090B2 (ja) 1998-08-08 1999-06-22 プログラマブル温度センサーとこれを具備する半導体装置
US09/359,438 US6442500B1 (en) 1998-08-08 1999-07-22 Devices for controlling temperature indications in integrated circuits using adjustable threshold temperatures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032294A KR100311036B1 (ko) 1998-08-08 1998-08-08 프로그래머블온도센서와이를구비하는반도체장치

Publications (2)

Publication Number Publication Date
KR20000013437A KR20000013437A (ko) 2000-03-06
KR100311036B1 true KR100311036B1 (ko) 2001-12-17

Family

ID=19546768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032294A KR100311036B1 (ko) 1998-08-08 1998-08-08 프로그래머블온도센서와이를구비하는반도체장치

Country Status (4)

Country Link
US (1) US6442500B1 (ko)
JP (1) JP3763090B2 (ko)
KR (1) KR100311036B1 (ko)
TW (1) TW421813B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US6388853B1 (en) * 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
US6853259B2 (en) * 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
FR2857456B1 (fr) * 2003-07-07 2006-01-13 St Microelectronics Sa Cellule de detection de temperature et procede de determination du seuil de detection d'une telle cellule
KR100605594B1 (ko) * 2003-10-31 2006-07-28 주식회사 하이닉스반도체 파워업신호 발생 장치
WO2005124785A1 (ja) 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100674974B1 (ko) * 2005-05-25 2007-01-29 삼성전자주식회사 감지 온도를 조절할 수 있는 반도체 온도 센서
US8049145B1 (en) 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
KR100857874B1 (ko) * 2007-03-28 2008-09-10 주식회사 하이닉스반도체 온도에 따라 전류 소모량을 조절하는 반도체장치
US7771115B2 (en) 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US8087823B2 (en) * 2008-08-18 2012-01-03 International Business Machines Corporation Method for monitoring thermal control
TWI384210B (zh) * 2009-08-14 2013-02-01 Sunplus Technology Co Ltd 溫度偵測裝置與溫度偵測方法
US9194754B2 (en) * 2014-03-28 2015-11-24 Darryl G. Walker Power up of semiconductor device having a temperature circuit and method therefor
US20160054374A1 (en) 2014-08-20 2016-02-25 Darryl G. Walker Semiconductor device including temperature ranges having temperature thresholds and method of determining therefor
US9928925B1 (en) 2015-02-17 2018-03-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379230A (en) * 1990-11-02 1995-01-03 Hitachi, Ltd. Semiconductor integrated circuit having semiconductor output device driving external load and microprocessor unit
WO1997014092A1 (en) * 1995-10-10 1997-04-17 Microchip Technology Incorporated Microcontroller with on-chip linear temperature sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119265A (en) * 1990-04-02 1992-06-02 Motorola, Inc. Semiconductor device protection circuit
US5085526A (en) * 1990-07-26 1992-02-04 Astec International, Ltd. Compact programmable temperature detector apparatus
JPH0496267A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体集積回路
US5422832A (en) * 1993-12-22 1995-06-06 Advanced Micro Devices Variable thermal sensor
WO1996025796A1 (en) * 1995-02-17 1996-08-22 Intel Corporation Power dissipation control system for vlsi chips
US5490059A (en) * 1994-09-02 1996-02-06 Advanced Micro Devices, Inc. Heuristic clock speed optimizing mechanism and computer system employing the same
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
US6006169A (en) * 1997-12-31 1999-12-21 Intel Corporation Method and apparatus for trimming an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379230A (en) * 1990-11-02 1995-01-03 Hitachi, Ltd. Semiconductor integrated circuit having semiconductor output device driving external load and microprocessor unit
WO1997014092A1 (en) * 1995-10-10 1997-04-17 Microchip Technology Incorporated Microcontroller with on-chip linear temperature sensor

Also Published As

Publication number Publication date
TW421813B (en) 2001-02-11
JP2000074748A (ja) 2000-03-14
US6442500B1 (en) 2002-08-27
JP3763090B2 (ja) 2006-04-05
KR20000013437A (ko) 2000-03-06

Similar Documents

Publication Publication Date Title
KR100311036B1 (ko) 프로그래머블온도센서와이를구비하는반도체장치
KR100301368B1 (ko) 파워온리셋회로
US5589783A (en) Variable input threshold adjustment
US8073643B2 (en) Semiconductor device
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100224669B1 (ko) 내부 전원 전압 발생기 회로
US6504396B2 (en) Method for adjusting an output slew rate of a buffer
EP0718741B1 (en) Voltage regulator for an output driver with reduced output impedance
KR102501696B1 (ko) 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
KR100566302B1 (ko) 파워업 신호 발생 장치
US5973521A (en) Semiconductor device for automatically detecting external interface voltage
KR100452333B1 (ko) 파워 업 신호 발생기
JP2001358299A (ja) 半導体集積回路装置
KR100223849B1 (ko) 반도체 메모리장치
US6522591B2 (en) Semiconductor memory circuit
KR100650816B1 (ko) 내부 회로 보호 장치
JPH07162281A (ja) データ入力バッファ
KR100197557B1 (ko) 광역 전압동작 특성을 가지는 반도체 장치
KR100502663B1 (ko) 반도체 장치의 클럭인에이블 버퍼
KR100369342B1 (ko) 외부전압에능동적인입력버퍼
KR20030085237A (ko) 파워 온 리셋 회로
KR0167236B1 (ko) 전원전압레벨 감지회로
KR19990006009A (ko) 반도체 메모리 소자의 파워업 장치
KR20000039591A (ko) 반도체 메모리 장치의 옵션 패드 본딩 회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980808

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980808

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001025

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20010530

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20001025

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20010627

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20010530

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20010821

Appeal identifier: 2001101001990

Request date: 20010627

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20010627

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20010627

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20001222

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20010821

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20010807

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010922

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110901

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120917

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130909

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130909

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160809