KR100674974B1 - 감지 온도를 조절할 수 있는 반도체 온도 센서 - Google Patents

감지 온도를 조절할 수 있는 반도체 온도 센서 Download PDF

Info

Publication number
KR100674974B1
KR100674974B1 KR1020050044246A KR20050044246A KR100674974B1 KR 100674974 B1 KR100674974 B1 KR 100674974B1 KR 1020050044246 A KR1020050044246 A KR 1020050044246A KR 20050044246 A KR20050044246 A KR 20050044246A KR 100674974 B1 KR100674974 B1 KR 100674974B1
Authority
KR
South Korea
Prior art keywords
current
pmos transistor
temperature
transistor
pmos
Prior art date
Application number
KR1020050044246A
Other languages
English (en)
Other versions
KR20060122193A (ko
Inventor
김용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050044246A priority Critical patent/KR100674974B1/ko
Priority to JP2006144524A priority patent/JP2006329988A/ja
Priority to DE102006025613A priority patent/DE102006025613B4/de
Priority to US11/440,766 priority patent/US20060267127A1/en
Publication of KR20060122193A publication Critical patent/KR20060122193A/ko
Application granted granted Critical
Publication of KR100674974B1 publication Critical patent/KR100674974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

선형적으로 센싱 온도를 조절할 수 있는 반도체 장치의 온도 센서가 개시된다. 본 발명에 따른 온도 센서는, 온도가 높아짐에 따라 증가하는 PTAT 전류와 온도가 낮아짐에 따라 증가하는 CTAT 전류를 생성하는 전류 생성 회로, 및 PTAT 전류 및 CTAT 전류를 비교하여, PTAT 전류 및 CTAT 전류가 교차되는 온도를 감지하며, 센싱 온도의 향상 조절을 지시하는 제1 제어 신호에 응답하여 PTAT 전류를 감소시켜 센싱 온도를 향상 조절하고, 센싱 온도의 하향 조절을 지시하는 제2 제어 신호에 응답하여 PTAT 전류를 증가시켜 센싱 온도를 하향 조절하고, 센싱 온도의 조절량을 지시하는 제3 제어 신호에 응답하여 상기 상향 또는 하향되는 조절량을 결정하는 온도 센서부를 포함한다.
반도체 장치, DRAM, 온도 센서

Description

감지 온도를 조절할 수 있는 반도체 온도 센서{Semiconductor temperature sensor capable of adjusting sensing temperature}
도 1은 종래 기술에 따른 온도 센서를 나타내는 회로도이다.
도 2는 도 1의 온도 센서에서의 각 전류 및 전압의 특성을 나타낸 그래프이다.
도 3은 도 1의 온도 센서의 출력 결과를 나타낸 그래프이다.
도 4는 도 1의 제3 비교기의 일 예를 나타낸 회로도이다.
도 5는 저항값의 변화에 따른 센싱 온도의 변화를 나타낸 그래프이다.
도 6은 본 발명에 따른 온도 센서의 일 실시예를 나타낸다.
도 7은 도 6의 센싱 온도 조절부의 일예를 나타내는 도면이다.
도 8은 도 7의 센싱 온도 조절부를 상세히 나타낸 회로도이다.
도 9는 PTAT 전류의 변동과 센싱 온도의 변화의 관계를 나타내는 그래프이다.
도 10은 본 발명의 따른 온도 센서의 다른 실시예를 나타낸다.
도 11은 도 10의 센싱 온도 조절부의 일예를 나타내는 도면이다.
도 12은 도 11의 센싱 온도 조절부를 상세히 나타낸 회로도이다.
도 13는 PTAT 전류의 변동과 센싱 온도의 변화의 관계를 나타내는 그래프이 다.
본 발명은 반도체 장치에 관한 것으로, 구체적으로는 반도체 장치 내에서 반도체 장치의 온도를 감지할 수 있고, 감지 온도를 조절할 수 있는 반도체 온도 센서에 관한 것이다.
온도 센서는 주위의 온도를 감지하는 장치이다. 주위의 온도의 변화에 따라서 집적회로 내에 있는 회로 블록들의 동작 조건을 조절할 필요가 생길 수 있다.
예를 들어, DRAM 메모리 장치는 일정한 주기로 메모리 셀에 저장된 데이터를 리프레시 해야 한다. DRAM 메모리 장치의 메모리 셀은 커패시터로 구성되어 있어 시간이 지나면 누설전류로 인해 데이터가 소멸되기 때문이다. 이때, 리프레시 주기가 너무 짧으면 불필요한 전류의 낭비가 생기게 되고, 리프레시 주기가 너무 길면 데이터가 소멸될 우려가 있다. 따라서, DRAM 의 메모리 셀을 리프레시 하는 주기를 적절하게 조절할 필요가 있다. 또한, 메모리 셀의 데이터는 반도체 메모리 장치의 온도에 따라서 데이터의 저장 시간이 다르다. 따라서, DRAM 메모리 장치 등의 반도체 장치는 온도 센서(Temperature sensor)를 장착하고, 감지된 온도에 따라, 특정 회로, 예를 들어 DRAM 의 경우는 리프레시의 주기를 조절하는 회로를 제어한다.
도 1은 종래 기술에 따른 온도 센서를 나타내는 회로도이다.
도 1을 참조하면, 종래 기술에 따른 온도 센서(10)는 전원 전압에 연결된 제1 노드(11)에 연결된 PMOS 트랜지스터들(MP1, MP2, MP3)을 구비하고, 제1 PMOS 트랜지스터(MP1)와 접지 전압 사이에는 제1 다이오드(D1), 제2 PMOS 트랜지스터(MP2)와 접지 전압 사이에는 저항(RR)과 제2 다이오드(D2)를 구비하고, 제3 PMOS 트랜지스터(MP3)와 접지 전압 사이에는 저항(R1)를 구비한다. 그리고, 제2 노드(12)와 제3 노드(13)의 전압을 차동 증폭하여 제1 및 제2 PMOS 트랜지스터들(MP1, MP2)의 게이트로 입력하는 제1 증폭기(AMP1), 제3 노드(13)와 제4 노드(14)의 전압을 차동 증폭하여 제3 PMOS 트랜지스터들(MP3)의 게이트로 입력하는 제2 증폭기(AMP2), 그리고, 제1 증폭기기(AMP1)와 제2 증폭기(AMP2)의 전압을 비교하여 그 결과를 출력하는 제3 비교기(CP3)와 제4 비교기(CP4)를 구비한다.
도 1에 도시된 종래 기술에 따른 온도 센서(10)는 이 기술분야의 통상의 지식을 가진 자에게 잘 알려진 밴드갭(bandgap) 기준 전압 발생회로를 이용한 온도 센서이다. 제2 노드(12) 및 제1 다이오드(D1)를 통해 흐르는 전류(I2)와 제3 노드(13) 및 제2 다이오드(D2)를 통해 흐르는 전류(I1)에 의해 기준 전류(I ;I=I1=I2)를 생성한다.
제1 다이오드(D1)과 제2 다이오드(D2)의 비율이 1:n 일 경우, 기준 전류 I 는 I = kT/q * ln(n)/RR 으로 표현될 수 있다. 여기서, k는 볼쯔만 상수, T는 절대 온도, q 는 전자(electron) 전하량을 나타낸다. RR은 저항(RR)의 저항값을 나타낸다. 즉, 기준 전류(I)는 절대 온도(T)에 비례하여 증가한다.
한편, 제4 노드(14)에 연결된 저항(R1)에 흐르는 전류(Ix)는 Ix = V12/R1 으로 나타낼 수 있다. 이때, V12 는 제1 다이오드(D1)에 걸리는 전압으로 제2 노드(12) 또는 제4 노드(14)의 전압이다. 이때, 절대온도(T)가 상승하면, 전압(V12)는 감소하므로, Ix 는 절대온도(T)에 반비례한다.
도 2는 도 1의 온도 센서에서의 각 전류의 특성을 나타낸 그래프이다.
도 2를 참조하면, 기준 전류(I)는 온도에 비례하는 PTAT(Proportional to Absolute Temperature) 전류이고, 저항(R1)에 흐르는 전류(Ix)는 온도에 반비례하는 CTAT(Conversely proportional To Absolute Temperature) 전류이다.
도 1에서의 제3 비교기(CP3)와 제4 비교기(CP4)는 제1 증폭기(AMP1)의 출력 전압(NOC0)과 제2 증폭기(AMP2)의 출력 전압(NOC1)을 비교하여 그 결과(TOUT)를 출력한다.
도 2에서, PTAT 는 제1 증폭기(AMP1)의 출력 전압(NOC0)에 대응되는 전류(I)이며, CTAT 는 제2 증폭기(AMP2)의 출력 전압(NOC1)에 대응되는 전류(Ix)이다. 이 두 전류(I, Ix)는 특정 온도(T0)에서 교차한다. 따라서, 도 1의 제3 비교기(CP3)와 제4 비교기(CP4)는 반도체 장치가 특정 온도(T0) 이상 또는 이하인지에 따라 대응되는 결과를 출력한다.
도 3은 도 1의 온도 센서의 출력 결과를 나타낸 그래프이다.
도 3를 참조하면, 반도체 장치의 온도가 특정 온도(T0) 이하에서는, 도 1의 제3 비교기(CP3)는 PTAT 전류(I) 가 CTAT 전류(Ix) 보다 작아서, 로직 로우의 신호를 출력하고, 특정 온도(T0) 이상에서는 PTAT 전류(I)가 CTAT 전류(Ix)보다 커서, 로직 하이 신호를 출력한다.
도 4는 도 1의 제3 비교기와 제4 비교기의 일 예를 나타낸 회로도이다.
도 4를 참조하면, 제3 비교기(CP3)는 4개의 PMOS 트랜지스터(P41, P42, P43, P44) 및 4개의 NMOS 트랜지스터(N41, N42, N43, N44)를 구비한다. 제1 및 제4 PMOS 트랜지스터(P41, P44)의 게이트에는 제1 증폭기(AMP1)의 출력(NOC0)이 입력되고, 제2 및 제3 PMOS 트랜지스터(P42, P43)의 게이트에는 제2 증폭기(AMP2)의 출력(NOC1)이 입력된다. 제4 비교기(CP4)는 제3 비교기(CP3)의 차동(differential) 출력(DIF, DIFB)을 단일 (single-ended) 출력(TOUT)으로 변환한다.
한편, 도 2 및 도 3의 특정 온도(T0)는 반도체 장치의 온도를 감지하는 기준이 되는 온도(이하, '센싱 온도'라 함)가 되며, 이는 도 1의 저항(R1)의 변경을 통해, 조절될 수 있다. 즉, 저항(R1)을 조절하면 도 1에서의 CTAT 전류(Ix) 가 변화되고, 이에 따라 PTAT 전류와 CTAT 전류의 교차점이 변경되어, 상기 센싱 온도가 조절되게 된다.
도 5는 저항값의 변화에 따른 센싱 온도의 변화를 나타낸 그래프이다.
도 5에서, 저항이 R51에서 R52로 변화량과 R53에서 R54의 변화량이 같다고 가정한다. 이때, 저항이 R51에서 R52로 변화할 때, 센싱 온도의 변화는 T51에서 T52 까지의 변화량(ΔT1)을 갖고 조절되고, 저항이 R53에서 R54로 변화할 때, 센싱 온도의 변화는 T53에서 T54까지의 변화량(ΔT2)을 갖고 조절된다. 하지만, 여기서 ΔT1과 ΔT2의 값이 상이하기 때문에, 저항의 조절을 통해서는 선형적인 센싱 온도의 조절을 할 수 없는 문제점이 존재한다.
본 발명이 이루고자 하는 기술적 과제는, 센싱 온도를 가변시킬 수 있는 온도 센서를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 센싱 온도를 선형적으로 변화시킬 수 있는 온도 센서를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 센싱 온도를 선형 적으로 가변시킬 수 있는 온도 센싱 방법을 제공하는 것이다.
상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 반도체 장치의 내부 온도를 감지하는 온도 센서는, 온도가 높아짐에 따라 증가하는 PTAT(Proportional To Absolute Temperature) 전류와 온도가 낮아짐에 따라 증가하는 CTAT(Conversely proportional To Absolute Temperature) 전류를 생성하는 전류 생성 회로, 및 상기 PTAT 전류 및 상기 CTAT 전류를 비교하여, 상기 PTAT 전류 및 상기 CTAT 전류가 교차되는 온도를 감지하며, 상기 감지된 온도(이하, '센싱 온도'라 함)의 상향 조절을 지시하는 제1 제어 신호에 응답하여 상기 PTAT 전류를 감소시켜 상기 센싱 온도를 상향 조절하고, 상기 센싱 온도의 하향 조절을 지시하는 제2 제어 신호에 응답하여 상기 PTAT 전류를 증가시켜 상기 센싱 온도를 하향 조절하는 온도 센서부를 포함한다.
바람직하게는, 온도 센서부는, 상기 PTAT 전류 및 상기 CTAT 전류의 차이를 증폭하여 제1 차동 출력 신호와 상기 제1 차동 출력 신호와 위상이 반대인 제2 차동 출력 신호를 생성하는 센싱 온도 조절부, 및 상기 제1 차동 출력 신호 및 상기 제2 차동 출력 신호를 비교하여 상기 비교 결과에 따라 논리 로우 또는 논리 하이의 출력 신호를 생성하는 비교부를 포함한다.
바람직하게는, 상기 센싱 온도 조절부는, 상기 CTAT 전류를 수신하는 반전 입력단자, 상기 PTAT 전류를 수신하는 비반전 입력단자, 및 상기 제1 차동 출력 신호가 출력되는 출력단자를 구비하는 제1 차동 증폭기, 상기 PTAT 전류를 수신하는 반전 입력단자, 상기 CTAT 전류를 수신하는 비반전 입력단자, 및 상기 제2 차동 출력 신호가 출력되는 출력단자를 구비하는 제2 차동 증폭기, 및 상기 제1 및 제2 제어 신호를 입력받고, 상기 제1 및 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 출력 신호의 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호를 출력하는 옵셋 조절 회로를 포함한다. 상기 옵셋 조절 회로는, 상기 제1 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에서 소정의 전류를 감산시키고, 상기 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에 소정의 전류를 가산한다.
본 발명의 다른 특징에 의하면, 반도체 장치의 내부 온도를 감지하는 온도 센서는, 온도가 높아짐에 따라 증가하는 PTAT(Proportional To Absolute Temperature) 전류와 온도가 낮아짐에 따라 증가하는 CTAT(Conversely proportional To Absolute Temperature) 전류를 생성하는 전류 생성 회로, 및 상기 PTAT 전류 및 상기 CTAT 전류를 비교하여, 상기 PTAT 전류 및 상기 CTAT 전류가 교차되는 온도를 감지하며, 상기 감지된 온도(이하, '센싱 온도'라 함)의 상향 조절을 지시하는 제1 제어 신호에 응답하여 상기 PTAT 전류를 감소시켜 상기 센싱 온도를 상향 조절하고, 상기 센싱 온도의 하향 조절을 지시하는 제2 제어 신호에 응답하여 상기 PTAT 전류를 증가시켜 상기 센싱 온도를 하향 조절하고, 상기 센싱 온도의 조절량을 지시하는 제3 제어 신호에 응답하여 상기 상향 또는 하향되는 조절량을 결정하는 온도 센서부를 포함한다.
바람직하게는, 상기 온도 센서부는, 상기 PTAT 전류 및 상기 CTAT 전류의 차이를 증폭하여 제1 차동 출력 신호와 상기 제1 차동 출력 신호와 위상이 반대인 제2 차동 출력 신호를 생성하는 센싱 온도 조절부, 및 상기 제1 차동 출력 신호 및 상기 제2 차동 출력 신호를 비교하여 상기 비교 결과에 따라 논리 로우 또는 논리 하이의 출력 신호를 생성하는 비교부를 포함한다.
더욱 바람직하게는, 상기 센싱 온도 조절부는, 상기 CTAT 전류를 수신하는 반전 입력단자, 상기 PTAT 전류를 수신하는 비반전 입력단자, 및 상기 제1 차동 출력 신호가 출력되는 출력단자를 구비하는 제1 차동 증폭기, 상기 PTAT 전류를 수신하는 반전 입력단자, 상기 CTAT 전류를 수신하는 비반전 입력단자, 및 상기 제2 차동 출력 신호가 출력되는 출력단자를 구비하는 제2 차동 증폭기, 상기 제1 및 제2 제어 신호를 입력받고, 상기 제1 및 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 출력 신호의 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호를 출력하는 옵셋 조절 회로, 및 상기 제3 제어 신호를 입력받고, 상기 제3 제어 신호에 응답하여 상기 상향 또는 하향 조절되는 옵셋량을 결정하는 조절량 결정부를 포함한다. 상기 옵셋 조절 회로는, 상기 제1 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에서 소정의 전류를 감산시키고, 상기 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에 소정의 전류를 가산한다. 이때, 상기 소정의 전류의 량은 상기 제3 제어 신호에 대응된다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 6은 본 발명에 따른 온도 센서의 일 실시예를 나타낸다.
도 6에 도시된 본 발명의 일 실시예에 따른 온도 센서(60)는 기준 전류 발생부(61), 센싱 온도 조절부(63) 및 차동 증폭부(65)를 구비한다.
기준 전류 발생부(61)는 PTAT 전류 및 CTAT 전류를 생성한다. 센싱 온도 조절부(63)는 PTAT 전류 및 CTAT 전류를 입력받고, 이들의 차이를 증폭하여, DIF 및 DIFB를 출력한다. 또한, 센싱 온도 조절부(63)는 센싱 온도의 증가를 지시하는 UP 신호, 센싱 온도의 감소를 지시하는 DN 신호를 입력받고, 센싱 온도를 조절한다. 차동 증폭부(65)는 입력되는 두 신호(DIF 및 DIFB)를 비교하여, 두 신호 중 한 신호가 크면 로직 하이 다른 한 신호가 크면 로직 로우의 신호를 출력한다. 예를 들어, 차동 증폭부(65)는 DIF 신호가 DIFB 신호보다 크면 로직 로우의 신호(TOUT) 를 출력하고 DIFB 신호가 DIF 신호보다 크면 로직 하이의 신호(TOUT)를 출력한다.
즉, 본 발명에 따른 온도 센서는 종래의 저항 값을 조절하는 방식이 아닌, 온도 센서의 선형적 제어를 위한 센싱 온도 증가(UP), 센싱 온도 감소(DN) 지시 신호를 통해 센싱 온도를 선형적으로 조절한다.
한편, 도 6의 기준 전류 발생부(61)는 도 1에 도시된 온도 센서(10)와 동일한 회로를 사용할 수 있다. 즉, 도 6의 기준 전류 발생부(61)는 도 1의 온도 센서(10)에서 제3 비교기(CP3)를 제외한 회로 구성을 가질 수 있다.
도 7은 도 6의 센싱 온도 조절부의 일예를 나타내는 도면이다.
도 7을 참조하면, 센싱 온도 조절부(63)는 제1 차동증폭기(71), 제2 차동증폭기(73) 및 옵셋 조절 회로(75)를 포함한다. 제1 및 제2 차동증폭기(71, 73)는 각각 PTAT 전류 및 CTAT 전류를 입력받고 이 전류를 차동 증폭시킨 전압들(DIF 및 DIFB)을 각각 출력한다.
옵셋 조절 회로(75)는 UP 제어신호 및 DN 제어 신호를 입력받고, UP 제어 신호 및 DN 제어 신호에 응답하여 증폭기 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호(OCS)를 생성하여 제1 및 제2 차동증폭기(71, 73)로 출력한다.
제1 및 제2 차동증폭기(71, 73)는 OCS 신호에 응답하여, OCS 신호에 대응되는 전류를 더하거나 빼서 센싱 온도를 증가시키거나 센싱 온도를 감소시킨다.
즉, OCS 신호에 대응하여 PTAT 와 CTAT 가 교차되는 온도가 증가하거나 감소되어, 센싱 온도가 조절된다.
도 8은 도 7의 센싱 온도 조절부를 상세히 나타낸 회로도이다.
도 8을 참조하면, 센싱 온도 조절부(63)는 제1 내지 제8 PMOS 트랜지스터(P81 내지 P88) 와 제1 내지 제8 NMOS 트랜지스터(N81 내지 N88)를 포함한다.
제1 차동증폭기(71)는 PTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제3 PMOS 트랜지스터(P83), CTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제4 PMOS 트랜지스터(P84), 제3 PMOS 트랜지스터(P83)와 접지전압에 직렬로 연결된 제3 NMOS 트랜지스터(N83), 제4 PMOS 트랜지스터(P84)와 접지전압에 직렬로 연결된 제4 NMOS 트랜지스터(N84)를 구비한다.
제3 및 제4 NMOS 트랜지스터(N83, N84)의 게이트는 제3 PMOS 트랜지스터(P83) 및 제3 NMOS 트랜지스터(N83)의 연결 노드에 연결된다. 그리고, 상기 연결 노드에는 옵셋 조절 회로(75)에서 출력된 OCS 신호가 인가된다. 또한, 제4 PMOS 트랜지스터(P84) 및 제4 NMOS 트랜지스터(N84)의 연결 노드는 DIF 의 출력 노드가 된다.
제2 차동증폭기(73)는 CTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제5 PMOS 트랜지스터(P85), PTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제6 PMOS 트랜지스터(P86), 제5 PMOS 트랜지스터(P85)와 접지전압에 직렬로 연결된 제5 NMOS 트랜지스터(N85), 제6 PMOS 트랜지스터(P85)와 접지전압에 직렬로 연결된 제6 NMOS 트랜지스터(N86)를 구비한다.
제5 및 제6 NMOS 트랜지스터(N85, N86)의 게이트는 제5 PMOS 트랜지스터(P85) 및 제5 NMOS 트랜지스터(N85)의 연결 노드에 연결된다. 또한, 제6 PMOS 트랜지스터(P86) 및 제6 NMOS 트랜지스터(N86)의 연결 노드에는 옵셋 조절 회로(75) 에서 출력된 OCS 신호가 인가된다. 또한, 상기 연결 노드는 DIFB의 출력 노드가 된다.
옵셋 조절 회로(75)는 전원전압이 소스에 연결된 제1, 2, 7 및 8 PMOS 트랜지스터(P81, P82, P87, P88), 제1 PMOS 트랜지스터(P81)와 접지전압 사이에 직렬로 연결된 제1 NMOS 트랜지스터(N81), 제2 PMOS 트랜지스터(P82)와 접지전압 사이에 직렬로 연결된 제2 NMOS 트랜지스터(N82), 제7 PMOS 트랜지스터(P87)와 접지전압 사이에 직렬로 연결된 제7 NMOS 트랜지스터(N87) 및 제8 PMOS 트랜지스터(P88)와 접지전압 사이에 직렬로 연결된 제8 NMOS 트랜지스터(N88)를 구비한다.
제1 및 제2 PMOS 트랜지스터(P81, P82)의 게이트는 제1 PMOS 트랜지스터(P81) 및 제1 NMOS 트랜지스터(N81)의 연결 노드에 연결되며, 제2 PMOS 트랜지스터(P82) 및 제2 NMOS 트랜지스터(N82)의 연결 노드는 OCS의 출력 노드가 된다.
제7 및 제8 PMOS 트랜지스터(P87, P88)의 게이트는 제8 PMOS 트랜지스터(P88) 및 제8 NMOS 트랜지스터(N88)의 연결 노드에 연결되며, 제7 PMOS 트랜지스터(P87) 및 제7 NMOS 트랜지스터(N87)의 연결 노드는 OCS의 출력 노드가 된다.
또한, 제2 NMOS 트랜지스터(N82) 및 제7 NMOS 트랜지스터(N87)의 게이트에는 UP 제어 신호가 인가되고, 제1 NMOS 트랜지스터(N81) 및 제8 NMOS 트랜지스터(N88)의 게이트에는 DN 제어 신호가 인가된다.
만일 UP 제어 신호가 인가되면, 제2 NMOS 트랜지스터(N82)가 턴 온되고 제1 NMOS 트랜지스터(N81)가 턴 오프되어, 제3 PMOS 트랜지스터(P83)를 지나는 전류 중 일부가 제2 NMOS 트랜지스터(N82)로 빠져나가게 된다. 또한, 제7 NMOS 트랜지스 터(N87)가 턴 온되고 제8 NMOS 트랜지스터(N88)가 턴 오프되어, 제6 PMOS 트랜지스터(P86)를 지나는 전류 중 일부가 제7 NMOS 트랜지스터(N87)로 빠져나가게 된다. 그 결과, PTAT 가 감소되는 것과 같은 결과를 가져온다.
만일 DN 제어 신호가 인가되면, 제1 NMOS 트랜지스터(N81)가 턴 온되고, 제2 NMOS 트랜지스터(N82)가 턴 오프되어, 제2 PMOS 트랜지스터(P82)를 지나는 전류는 OCS 단자를 통해 제3 PMOS 트랜지스터(P83)를 지나는 전류와 합산되어, 제3 NMOS 트랜지스터(N83)로 흐른다. 또한, 제8 NMOS 트랜지스터(N88)가 턴 온되고, 제7 NMOS 트랜지스터(N87)가 턴 오프되어, 제7 PMOS 트랜지스터(P87)를 지나는 전류는 OCS 단자를 통해 제6 PMOS 트랜지스터(P86)를 지나는 전류와 합산되어, 제6 NMOS 트랜지스터(N86)로 흐른다. 그 결과 PTAT 가 증가되는 것과 같은 결과를 가져온다.
도 9는 PTAT 전류의 변동과 센싱 온도의 변화의 관계를 나타내는 그래프이다.
도 9를 참조하면, UP 제어 신호가 인가되면, 위에서 설명한 바와 같이 PTAT 가 감소하는 것과 같은 효과를 가져오기 때문에, 센싱 온도는 PTAT 가 P1에서 P2로 변할 때와 같게 된다. 그 결과, UP 제어 신호가 인가되면, 센싱 온도는 T0에서 T1 으로 상향 조절된다.
또한 DN 제어 신호가 인가되면, 위에서 설명한 바와 같이 PTAT 가 증가하는 것과 같은 효과를 가져오기 때문에, 센싱 온도는 PTAT 가 P1에서 P3로 변할 때와 같게 된다. 그 결과, DN제어 신호가 인가되면, 센싱 온도는 T0에서 T2로 하향 조절된다.
도 10은 본 발명의 따른 온도 센서의 다른 실시예를 나타낸다.
도 10은 본 발명에 따른 온도 센서의 일 실시예를 나타낸다.
도 10에 도시된 본 발명의 다른 실시예에 따른 온도 센서(100)는 도 6에 도시된 온도 센서(60)와 유사하다. 다만, 도 10의 온도 센서(100)의 센싱 온도 조절부(103)는 온도 센서(60)의 센싱 온도 조절부(63)와 달리 센싱 온도의 조절량을 지시하는 제어 신호(CON[0:n])를 더 입력받고, 이에 대응하여 센싱 온도의 조절량을 제어한다. 즉, 센싱 온도 조절부(103)는 센싱 온도의 증가를 지시하는 UP 신호, 센싱 온도의 감소를 지시하는 DN 신호 및 센싱 온도의 조절 량을 지시하는 제어 신호(CON[0:n])를 입력받고, 센싱 온도를 조절한다.
도 10에 도시된 본 발명에 따른 온도 센서(100)는 저항 값을 조절하는 방식이 아닌, 온도 센서의 선형적 제어를 위한 제어 신호(CON[0:n]) 및 센싱 온도 증가(UP), 센싱 온도 감소(DN) 지시 신호를 통해 센싱 온도를 선형적으로 조절한다.
한편, 도 10에 도시된 기준 전류 발생부(101)도 도 6의 기준 전류 발생부(61)와 마찬가지로 도 1에 도시된 온도 센서(10)와 동일한 회로를 사용할 수 있다.
도 11은 도 10의 센싱 온도 조절부의 일예를 나타내는 도면이다.
도 11을 참조하면, 센싱 온도 조절부(103)는 제1 차동증폭기(111), 제2 차동증폭기(113), 조절량 결정부(115), 및 옵셋 조절 회로(117)를 포함한다. 제1 및 제2 차동증폭기(111, 113)는 각각 PTAT 전류 및 CTAT 전류를 입력받고 이 전류를 차동 증폭시킨 전압들(DIF 및 DIFB)을 각각 출력한다.
조절량 결정부(115)는 CON[0:n])를 입력받고, 옵셋 조절량을 결정하고, 결정된 조절량을 옵셋 조절회로(117)로 전달한다. 옵셋 조절 회로(117)는 UP 제어신호 및 DN 제어 신호를 입력받고, UP 제어 신호 및 DN 제어 신호에 응답하여 증폭기 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호(OCS)를 생성하여 제1 및 제2 차동증폭기(111, 113)로 출력한다.
또한, 제1 및 제2 차동증폭기(111, 113)는 OCS 신호에 응답하여, OCS 신호에 대응되는 전류를 더하거나 빼서 센싱 온도를 증가시키거나 센싱 온도를 감소시킨다. 즉, OCS 신호에 대응하여 PTAT 와 CTAT 가 교차되는 온도가 증가하거나 감소되어, 센싱 온도가 조절된다.
도 12은 도 11의 센싱 온도 조절부를 상세히 나타낸 회로도이다.
도 12를 참조하면, 센싱 온도 조절부(103)는 제1 내지 제8 PMOS 트랜지스터(P111 내지 P118), 제1 내지 제8 NMOS 트랜지스터(N111 내지 N118), 그리고 2n 개의 PMOS 트랜지스터(PP1 내지 PPn, CP1 내지 CPn)와 5개의 NMOS 트랜지스터(CN1, S111 내지 S114)를 포함한다.
제1 차동증폭기(111)는 PTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제3 PMOS 트랜지스터(P113), CTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제4 PMOS 트랜지스터(P114), 제3 PMOS 트랜지스터(P113)와 접지전압에 직렬로 연결된 제3 NMOS 트랜지스터(N113), 제4 PMOS 트랜지스터(P114)와 접지전압에 직렬로 연결된 제4 NMOS 트랜지스터(N114)를 구비한다.
제3 및 제4 NMOS 트랜지스터(N113, N114)의 게이트는 제3 PMOS 트랜지스터 (P113) 및 제3 NMOS 트랜지스터(N113)의 연결 노드에 연결된다. 그리고, 상기 연결 노드에는 옵셋 조절 회로(117)에서 출력된 OCS 신호가 인가된다. 또한, 제4 PMOS 트랜지스터(P114) 및 제4 NMOS 트랜지스터(N114)의 연결 노드는 DIF 의 출력 노드가 된다.
제2 차동증폭기(113)는 CTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제5 PMOS 트랜지스터(P115), PTAT 신호를 게이트로 입력받고 전원전압이 소스에 연결된 제6 PMOS 트랜지스터(P116), 제5 PMOS 트랜지스터(P115)와 접지전압에 직렬로 연결된 제5 NMOS 트랜지스터(N115), 제6 PMOS 트랜지스터(P115)와 접지전압에 직렬로 연결된 제6 NMOS 트랜지스터(N116)를 구비한다.
제5 및 제6 NMOS 트랜지스터(N115, N116)의 게이트는 제5 PMOS 트랜지스터(P115) 및 제5 NMOS 트랜지스터(N115)의 연결 노드에 연결된다. 또한, 제6 PMOS 트랜지스터(P116) 및 제6 NMOS 트랜지스터(N116)의 연결 노드에는 옵셋 조절 회로(117)에서 출력된 OCS 신호가 인가된다. 또한, 상기 연결 노드는 DIFB의 출력 노드가 된다.
조절량 결정부(115)는 병렬로 연결되어 각각 PTAT 신호를 게이트로 입력받고 소스가 전원전압에 연결된 n 개로 구성된 제1 그룹의 PMOS 트랜지스터(PP1 내지 PPn), 및 상기 제1 그룹의 PMOS 트랜지스터(PP1 내지 PPn)에 각각 직렬로 연결되고, 게이트로 CON[0:n] 중 대응되는 신호를 각각 입력받는 n 개로 구성된 제2 그룹의 PMOS 트랜지스터(CP1 내지 CPn), 그리고 상기 제2 그룹의 PMOS 트랜지스터들(CP1 내지 CPn)의 공통 드레인과 접지전압 사이에 연결된 NMOS 트랜지스터(CN1)를 구비한다. 그리고 상기 제2 그룹의 PMOS 트랜지스터들(CP1 내지 CPn)의 공통 드레인은 상기 NMOS 트랜지스터(CN1)의 소스 및 게이트에 연결된다.
즉 n 개의 제어 신호(CON[0:n])에 따라, 제2 그룹의 PMOS 트랜지스터들(CP1 내지 CPn) 은 각각 턴 온 또는 턴 오프되어 NMOS 트랜지스터(CN1)로 흐르는 전류량을 원하는 만큼 조절할 수 있다.
옵셋 조절 회로(117)는 전원전압이 소스에 연결된 제1, 2, 7 및 8 PMOS 트랜지스터(P111, P112, P117, P118), 제1 PMOS 트랜지스터(P111)와 접지전압 사이에 직렬로 연결된 2 개의 NMOS 트랜지스터(S111, N111), 제2 PMOS 트랜지스터(P112)와 접지전압 사이에 직렬로 연결된 2개의 NMOS 트랜지스터(S112, N112), 제7 PMOS 트랜지스터(P117)와 접지전압 사이에 직렬로 연결된 2개의 NMOS 트랜지스터(S117, N117) 및 제8 PMOS 트랜지스터(P118)와 접지전압 사이에 직렬로 연결된 2개의 NMOS 트랜지스터(S118, N118)를 구비한다.
제1 및 제2 PMOS 트랜지스터(P111, P112)의 게이트는 제1 PMOS 트랜지스터(P111) 및 NMOS 트랜지스터(S111)의 연결 노드에 연결되며, 제2 PMOS 트랜지스터(P112) 및 NMOS 트랜지스터(S112)의 연결 노드는 OCS의 출력 노드가 된다.
제7 및 제8 PMOS 트랜지스터(P117, P118)의 게이트는 제8 PMOS 트랜지스터(S118) 및 NMOS 트랜지스터(S118)의 연결 노드에 연결되며, 제7 PMOS 트랜지스터(P117) 및 NMOS 트랜지스터(S117)의 연결 노드는 OCS의 출력 노드가 된다.
NMOS 트랜지스터(S111, S112, S117, 및 S118)의 게이트는 각각 조절량 결정부(115)의 NMOS 트랜지스터(CN1)의 게이트에 연결된다.
또한, NMOS 트랜지스터(N112) 및 NMOS 트랜지스터(N117)의 게이트에는 UP 제어 신호가 인가되고, NMOS 트랜지스터(N111) 및 NMOS 트랜지스터(N118)의 게이트에는 DN 제어 신호가 인가된다.
만일 UP 제어 신호가 인가되면, NMOS 트랜지스터(N112)가 턴 온되고 NMOS 트랜지스터(N111)가 턴 오프되어, 제3 PMOS 트랜지스터(P83)를 지나는 전류 중 일부가 NMOS 트랜지스터(N112)로 빠져나가게 된다. 또한, NMOS 트랜지스터(N117)가 턴 온되고 NMOS 트랜지스터(N118)가 턴 오프되어, 제6 PMOS 트랜지스터(P86)를 지나는 전류 중 일부가 NMOS 트랜지스터(N117)로 빠져나가게 된다. 그 결과, PTAT 가 감소되는 것과 같은 결과를 가져온다.
이때, PTAT 가 감소되는 양은 조절량 결정부(115)의 NMOS 트랜지스터(CN1)에 흐르는 전류 량에 비례한다. 따라서, 제어 신호(CON[0:n])의 설정을 통해 PTAT가 감소되는 양을 조절할 수 있다.
만일 DN 제어 신호가 인가되면, NMOS 트랜지스터(N111)가 턴 온되고, NMOS 트랜지스터(N112)가 턴 오프되어, 제2 PMOS 트랜지스터(P82)를 지나는 전류는 OCS 단자를 통해 제3 PMOS 트랜지스터(P83)를 지나는 전류와 합산되어, NMOS 트랜지스터(N113)로 흐른다. 또한, NMOS 트랜지스터(N118)가 턴 온되고, NMOS 트랜지스터(N117)가 턴 오프되어, 제7 PMOS 트랜지스터(P87)를 지나는 전류는 OCS 단자를 통해 제6 PMOS 트랜지스터(P86)를 지나는 전류와 합산되어, NMOS 트랜지스터(N116)로 흐른다. 그 결과 PTAT 가 증가되는 것과 같은 결과를 가져온다.
이때, PTAT 가 증가되는 양은 조절량 결정부(115)의 NMOS 트랜지스터(CN1)에 흐르는 전류 량에 비례한다. 제어 신호(CON[0:n])의 설정을 통해 PTAT가 증가되는 양을 조절할 수 있다.
도 13는 PTAT 전류의 변동과 센싱 온도의 변화의 관계를 나타내는 그래프이다.
도 13를 참조하면, 제어 신호 UP, DN 및 CON[0:n] 를 통해, 제1 및 제2 차동증폭기(111, 113) 내부의 전류 량을 조절하여, 그 결과 상기 제1 및 제2 차동증폭기(111, 113)의 출력 신호(DIF, DIFB)의 오프셋을 원하는 만큼 조절할 수 있다.
만일 UP 제어 신호가 인가되면, 위에서 설명한 바와 같이 PTAT 가 감소하는 것과 같은 효과를 가져오기 때문에, 센싱 온도는 제어 신호(CON[0:n])에 대응되는 오프셋 만큼 상향 조절된다.
또한 DN 제어 신호가 인가되면, 위에서 설명한 바와 같이 PTAT 가 증가하는 것과 같은 효과를 가져오기 때문에, 센싱 온도는 제어 신호(CON[0:n])에 대응되는 오프셋 만큼 하향 조절된다.
본 발명에 따른 온도 센서는 센싱 온도를 제어신호(CON[0:n])를 통해 선형적으로 조절 가능한 장점이 있다. 즉, 제어 신호(CON[0:n])에 따라, 조절량 결정부(115)에서는 대응되는 전류가 흐른다. 이때, 이 전류는 제어 신호(CON[0:n])에 따라 선형적으로 비례할 수 있다. 이에 따라, 옵셋 조절회로(117) 내부에 흐르는 전류는 상기 조절량 결정부(115)의 전류와 동일한 전류가 흐르게 되고, 제1 및 제2 차동 증폭기(111, 113) 내부에서 더해지거나 빼지는 PTAT 전류는 상기 전류에 선형적으로 대응된다. 따라서, 상향되거나 하향되는 센싱 온도는 상기 제어 신호 (CON[0:n])에 선형적으로 대응된다.
이를 이용하여, 본 발명의 온도 센서를 이용하여, 특정 온도를 센싱하고자 하느 경우에는, 임의의 2 온도에서의 전류량을 측정하고 난 뒤, 원하는 특정 온도와 이에 대응되는 전류의 값은 비례식을 이용하여 간단히 구할 수 있게 된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 온도 센서에 따르면, 센싱 온도를 선형적으로 변화시킬 수 있어, 센싱하기를 원하는 온도를 간단한 수식을 통해 간편하게 설정할 수 있다.

Claims (18)

  1. 반도체 장치의 내부 온도를 감지하는 온도 센서에 있어서,
    온도가 높아짐에 따라 증가하는 PTAT(Proportional To Absolute Temperature) 전류와 온도가 낮아짐에 따라 증가하는 CTAT(Conversely proportional To Absolute Temperature) 전류를 생성하는 전류 생성 회로; 및
    상기 PTAT 전류 및 상기 CTAT 전류를 비교하여, 상기 PTAT 전류 및 상기 CTAT 전류가 교차되는 온도를 감지하며, 상기 감지된 온도(이하, '센싱 온도'라 함)의 상향 조절을 지시하는 제1 제어 신호에 응답하여 상기 PTAT 전류를 감소시켜 상기 센싱 온도를 상향 조절하고, 상기 센싱 온도의 하향 조절을 지시하는 제2 제어 신호에 응답하여 상기 PTAT 전류를 증가시켜 상기 센싱 온도를 하향 조절하는 온도 센서부를 포함하는 것을 특징으로 하는 온도 센서.
  2. 제 1 항에 있어서,
    상기 온도 센서부는,
    상기 PTAT 전류 및 상기 CTAT 전류의 차이를 증폭하여 제1 차동 출력 신호와 상기 제1 차동 출력 신호와 위상이 반대인 제2 차동 출력 신호를 생성하는 센싱 온도 조절부; 및
    상기 제1 차동 출력 신호 및 상기 제2 차동 출력 신호를 비교하여 상기 비교 결과에 따라 논리 로우 또는 논리 하이의 출력 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 온도 센서.
  3. 제 2 항에 있어서,
    상기 전류 생성 회로는,
    전원전압에 병렬로 연결된 제1, 제2 및 제3 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제1 다이오드;
    상기 제2 PMOS 트랜지스터와 직렬로 연결된 제1 저항;
    상기 제1 저항과 상기 접지전압 사이에 직렬로 연결된 제2 다이오드;
    상기 제3 PMOS 트랜지스터와 상기 접지전압 사이에 직렬로 연결된 제2 저항;
    상기 제1 PMOS 트랜지스터와 상기 제1 다이오드의 연결 노드에 연결된 반전 입력단자, 상기 제2 PMOS 트랜지스터와 상기 제1 저항의 연결 노드에 연결된 비반전 입력단자, 및 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들에 연결된 출력단자를 구비하는 제1 차동 증폭기; 및
    상기 제2 PMOS 트랜지스터와 상기 제1 저항의 연결 노드에 연결된 반전 입력단자, 상기 제3 PMOS 트랜지스터와 상기 제2 저항의 연결 노드에 연결된 비반전 입력단자, 및 상기 제3 PMOS 트랜지스터의 게이트에 연결된 출력단자를 구비하는 제2 차동 증폭기를 포함하며,
    상기 제1 차동 증폭기의 출력단자는 상기 PTAT 전류의 출력 단자이며, 상기 제2 차동 증폭기의 출력단자는 상기 CTAT 전류의 출력단자인 것을 특징으로 하는 온도 센서.
  4. 제 3 항에 있어서,
    상기 제1 다이오드와 상기 제2 다이오드는 서로 다른 전압비를 갖는 것을 특징으로 하는 온도 센서.
  5. 제 2 항에 있어서,
    상기 센싱 온도 조절부는,
    상기 CTAT 전류를 수신하는 반전 입력단자, 상기 PTAT 전류를 수신하는 비반전 입력단자, 및 상기 제1 차동 출력 신호가 출력되는 출력단자를 구비하는 제1 차동 증폭기;
    상기 PTAT 전류를 수신하는 반전 입력단자, 상기 CTAT 전류를 수신하는 비반전 입력단자, 및 상기 제2 차동 출력 신호가 출력되는 출력단자를 구비하는 제2 차동 증폭기; 및
    상기 제1 및 제2 제어 신호를 입력받고, 상기 제1 및 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 출력 신호의 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호를 출력하는 옵셋 조절 회로를 포함하는 것을 특징으로 하는 온도 센서.
  6. 제 5 항에 있어서,
    상기 옵셋 조절 회로는, 상기 제1 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에서 소정의 전류를 감산시키 고, 상기 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에 소정의 전류를 가산하는 것을 특징으로 하는 온도 센서.
  7. 제 5 항에 있어서,
    상기 제1 차동 증폭기는,
    상기 PTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제1 PMOS 트랜지스터;
    상기 CTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제1 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제2 NMOS 트랜지스터를 포함하고,
    상기 제1 및 제2 NMOS 트랜지스터의 게이트는 상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터의 연결 노드인 제1 노드에 연결되며, 상기 제1 노드에는 상기 옵셋 조절 신호가 인가되며, 상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터의 연결 노드인 제2 노드에서는 상기 제1 차동 출력 신호가 출력되고,
    상기 제2 차동 증폭기는,
    상기 CTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제3 PMOS 트 랜지스터;
    상기 PTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제4 PMOS 트랜지스터;
    상기 제3 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제3 NMOS 트랜지스터; 및
    상기 제4 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제4 NMOS 트랜지스터를 포함하고,
    상기 제3 및 제4 NMOS 트랜지스터의 게이트는 상기 제3 PMOS 트랜지스터와 상기 제3 NMOS 트랜지스터의 연결 노드인 제3 노드에 연결되며, 상기 제4 PMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 연결 노드인 제4 노드에는 상기 옵셋 조절 신호가 인가되며, 상기 제4 노드에서는 상기 제2 차동 출력 신호가 출력되는 것을 특징으로 하는 온도 센서.
  8. 제 7 항에 있어서,
    상기 옵셋 조절 회로는,
    전원전압이 소스에 연결된 제5, 6, 7 및 8 PMOS 트랜지스터; 및
    상기 제5, 6, 7 및 8 PMOS 트랜지스터와 접지전압 사이에 각각 직렬로 연결된 제5, 6, 7 및 8 NMOS 트랜지스터를 포함하고,
    상기 제5 및 제6 PMOS 트랜지스터의 게이트는 상기 제5 PMOS 트랜지스터와 상기 제5 NMOS 트랜지스터의 연결 노드에 연결되며,
    상기 제7 및 제8 PMOS 트랜지스터의 게이트는 상기 제8 PMOS 트랜지스터와 상기 제8 NMOS 트랜지스터의 연결 노드에 연결되며,
    상기 제5 및 제8 NMOS 트랜지스터의 게이트에는 상기 제2 제어 신호가 인가되며, 상기 제6 및 제7 NMOS 트랜지스터의 게이트에는 상기 제1 제어 신호가 인가되며,
    상기 제6 PMOS 트랜지스터와 상기 제6 NMOS 트랜지스터의 연결 노드는 상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터의 연결 노드와 연결되고,
    상기 제7 PMOS 트랜지스터와 상기 제7 NMOS 트랜지스터의 연결 노드는 상기 제4 PMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 연결 노드와 연결되는 것을 특징으로 하는 온도 센서.
  9. 반도체 장치의 내부 온도를 감지하는 온도 센서에 있어서,
    온도가 높아짐에 따라 증가하는 PTAT(Proportional To Absolute Temperature) 전류와 온도가 낮아짐에 따라 증가하는 CTAT(Conversely proportional To Absolute Temperature) 전류를 생성하는 전류 생성 회로; 및
    상기 PTAT 전류 및 상기 CTAT 전류를 비교하여, 상기 PTAT 전류 및 상기 CTAT 전류가 교차되는 온도를 감지하며, 상기 감지된 온도(이하, '센싱 온도'라 함)의 상향 조절을 지시하는 제1 제어 신호에 응답하여 상기 PTAT 전류를 감소시켜 상기 센싱 온도를 상향 조절하고, 상기 센싱 온도의 하향 조절을 지시하는 제2 제어 신호에 응답하여 상기 PTAT 전류를 증가시켜 상기 센싱 온도를 하향 조절하고, 상기 센싱 온도의 조절량을 지시하는 제3 제어 신호에 응답하여 상기 상향 또는 하향되는 조절량을 결정하는 온도 센서부를 포함하는 것을 특징으로 하는 온도 센서.
  10. 제 9 항에 있어서,
    상기 온도 센서부는,
    상기 PTAT 전류 및 상기 CTAT 전류의 차이를 증폭하여 제1 차동 출력 신호와 상기 제1 차동 출력 신호와 위상이 반대인 제2 차동 출력 신호를 생성하는 센싱 온도 조절부; 및
    상기 제1 차동 출력 신호 및 상기 제2 차동 출력 신호를 비교하여 상기 비교 결과에 따라 논리 로우 또는 논리 하이의 출력 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 온도 센서.
  11. 제 10 항에 있어서,
    상기 전류 생성 회로는,
    전원전압에 병렬로 연결된 제1, 제2 및 제3 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제1 다이오드;
    상기 제2 PMOS 트랜지스터와 직렬로 연결된 제1 저항;
    상기 제1 저항과 상기 접지전압 사이에 직렬로 연결된 제2 다이오드;
    상기 제3 PMOS 트랜지스터와 상기 접지전압 사이에 직렬로 연결된 제2 저항;
    상기 제1 PMOS 트랜지스터와 상기 제1 다이오드의 연결 노드에 연결된 반전 입력단자, 상기 제2 PMOS 트랜지스터와 상기 제1 저항의 연결 노드에 연결된 비반전 입력단자, 및 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들에 연결된 출력단자를 구비하는 제1 차동 증폭기; 및
    상기 제2 PMOS 트랜지스터와 상기 제1 저항의 연결 노드에 연결된 반전 입력단자, 상기 제3 PMOS 트랜지스터와 상기 제2 저항의 연결 노드에 연결된 비반전 입력단자, 및 상기 제3 PMOS 트랜지스터의 게이트에 연결된 출력단자를 구비하는 제2 차동 증폭기를 포함하며,
    상기 제1 차동 증폭기의 출력단자는 상기 PTAT 전류의 출력 단자이며, 상기 제2 차동 증폭기의 출력단자는 상기 CTAT 전류의 출력단자인 것을 특징으로 하는 온도 센서.
  12. 제 11 항에 있어서,
    상기 제1 다이오드와 상기 제2 다이오드는 서로 다른 전압비를 갖는 것을 특징으로 하는 온도 센서.
  13. 제 10 항에 있어서,
    상기 센싱 온도 조절부는,
    상기 CTAT 전류를 수신하는 반전 입력단자, 상기 PTAT 전류를 수신하는 비반전 입력단자, 및 상기 제1 차동 출력 신호가 출력되는 출력단자를 구비하는 제1 차동 증폭기;
    상기 PTAT 전류를 수신하는 반전 입력단자, 상기 CTAT 전류를 수신하는 비반전 입력단자, 및 상기 제2 차동 출력 신호가 출력되는 출력단자를 구비하는 제2 차동 증폭기;
    상기 제1 및 제2 제어 신호를 입력받고, 상기 제1 및 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 출력 신호의 옵셋을 상향 또는 하향 조절하는 옵셋 조절 신호를 출력하는 옵셋 조절 회로; 및
    상기 제3 제어 신호를 입력받고, 상기 제3 제어 신호에 응답하여 상기 상향 또는 하향 조절되는 옵셋량을 결정하는 조절량 결정부를 포함하는 것을 특징으로 하는 온도 센서.
  14. 제 13 항에 있어서,
    상기 옵셋 조절 회로는, 상기 제1 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에서 소정의 전류를 감산시키고, 상기 제2 제어 신호에 응답하여 상기 제1 및 제2 차동 증폭기 내부의 상기 PTAT 전류에 대응되는 전류에 소정의 전류를 가산하는 것을 특징으로 하는 온도 센서.
  15. 제 14 항에 있어서,
    상기 소정의 전류의 량은 상기 제3 제어 신호에 대응되는 것을 특징으로 하는 온도 센서.
  16. 제 13 항에 있어서,
    상기 제1 차동 증폭기는,
    상기 PTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제1 PMOS 트랜지스터;
    상기 CTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제1 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제2 NMOS 트랜지스터를 포함하고,
    상기 제1 및 제2 NMOS 트랜지스터의 게이트는 상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터의 연결 노드인 제1 노드에 연결되며, 상기 제1 노드에는 상기 옵셋 조절 신호가 인가되며, 상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터의 연결 노드인 제2 노드에서는 상기 제1 차동 출력 신호가 출력되고,
    상기 제2 차동 증폭기는,
    상기 CTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제3 PMOS 트랜지스터;
    상기 PTAT 전류를 게이트로 입력받고 전원전압이 소스에 연결된 제4 PMOS 트랜지스터;
    상기 제3 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제3 NMOS 트랜지스터; 및
    상기 제4 PMOS 트랜지스터와 접지전압 사이에 직렬로 연결된 제4 NMOS 트랜지스터를 포함하고,
    상기 제3 및 제4 NMOS 트랜지스터의 게이트는 상기 제3 PMOS 트랜지스터와 상기 제3 NMOS 트랜지스터의 연결 노드인 제3 노드에 연결되며, 상기 제4 PMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 연결 노드인 제4 노드에는 상기 옵셋 조절 신호가 인가되며, 상기 제4 노드에서는 상기 제2 차동 출력 신호가 출력되는 것을 특징으로 하는 온도 센서.
  17. 제 16 항에 있어서,
    상기 옵셋 조절 회로는,
    전원전압이 소스에 연결된 제5, 6, 7 및 8 PMOS 트랜지스터;
    상기 제5 PMOS 트랜지스터와 접지 전압 사이에 직렬로 연결된 제5 및 제6 NMOS 트랜지스터;
    상기 제6 PMOS 트랜지스터와 접지 전압 사이에 직렬로 연결된 제7 및 제8 NMOS 트랜지스터;
    상기 제7 PMOS 트랜지스터와 접지 전압 사이에 직렬로 연결된 제9 및 제10 NMOS 트랜지스터; 및
    상기 제8 PMOS 트랜지스터와 접지 전압 사이에 직렬로 연결된 제11 및 제12 NMOS 트랜지스터를 포함하고,
    상기 제5 및 제6 PMOS 트랜지스터의 게이트는 상기 제5 PMOS 트랜지스터와 상기 제5 NMOS 트랜지스터의 연결 노드에 연결되며,
    상기 제7 및 제8 PMOS 트랜지스터의 게이트는 상기 제8 PMOS 트랜지스터와 상기 제11 NMOS 트랜지스터의 연결 노드에 연결되며,
    상기 제5, 제7, 제9 및 제11 NMOS 트랜지스터에 게이트에는 상기 조절량 결정부의 출력 신호가 인가되며,
    상기 제6 및 제12 NMOS 트랜지스터의 게이트에는 상기 제2 제어 신호가 인가되고, 상기 제8 및 제10 NMOS 트랜지스터의 게이트에는 상기 제1 제어 신호가 인가되고,
    상기 제6 PMOS 트랜지스터와 상기 제7 NMOS 트랜지스터의 연결 노드는 상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터의 연결 노드와 연결되고,
    상기 제7 PMOS 트랜지스터와 상기 제9 NMOS 트랜지스터의 연결 노드는 상기 제4 PMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 연결 노드와 연결되는 것을 특징으로 하는 온도 센서.
  18. 제 17 항에 있어서,
    병렬로 연결되어 각각 PTAT 신호를 게이트로 입력받고 각 소스가 전원전압에 연결된 다수개로 구성된 제1 그룹의 PMOS 트랜지스터들;
    상기 제1 그룹의 PMOS 트랜지스터들에 각각 직렬로 연결되고, 게이트로 상기 제3 제어 신호 중 대응되는 신호를 각각 입력받는 다수개로 구성된 제2 그룹의 NMOS 트랜지스터들; 및
    상기 제2 그룹의 NMOS 트랜지스터들의 공통 드레인과 접지전압 사이에 연결된 제13 NMOS 트랜지스터를 포함하며,
    상기 제13 NMOS 트랜지스터의 게이트는 상기 제2 그룹의 공통 드레인과 상기 옵셋 조절 회로의 상기 제5, 제7, 제9 및 제11 NMOS 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 온도 센서.
KR1020050044246A 2005-05-25 2005-05-25 감지 온도를 조절할 수 있는 반도체 온도 센서 KR100674974B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050044246A KR100674974B1 (ko) 2005-05-25 2005-05-25 감지 온도를 조절할 수 있는 반도체 온도 센서
JP2006144524A JP2006329988A (ja) 2005-05-25 2006-05-24 感知温度を調節しうる半導体温度センサ
DE102006025613A DE102006025613B4 (de) 2005-05-25 2006-05-24 Temperatursensor
US11/440,766 US20060267127A1 (en) 2005-05-25 2006-05-25 Semiconductor temperature sensor capable of adjusting sensed temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044246A KR100674974B1 (ko) 2005-05-25 2005-05-25 감지 온도를 조절할 수 있는 반도체 온도 센서

Publications (2)

Publication Number Publication Date
KR20060122193A KR20060122193A (ko) 2006-11-30
KR100674974B1 true KR100674974B1 (ko) 2007-01-29

Family

ID=37462292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044246A KR100674974B1 (ko) 2005-05-25 2005-05-25 감지 온도를 조절할 수 있는 반도체 온도 센서

Country Status (4)

Country Link
US (1) US20060267127A1 (ko)
JP (1) JP2006329988A (ko)
KR (1) KR100674974B1 (ko)
DE (1) DE102006025613B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11774997B2 (en) 2022-01-20 2023-10-03 SK Hynix Inc. Semiconductor device for generating a reference current or voltage in various temperatures

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712545B1 (ko) * 2006-01-11 2007-05-02 삼성전자주식회사 구간별 온도에 따라 온도 코드를 발생하는 온도 센서 및구간별 온도 검출 방법
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100958717B1 (ko) * 2007-08-20 2010-05-18 한국전자통신연구원 온도 감지 회로
US20090121699A1 (en) * 2007-11-08 2009-05-14 Jae-Boum Park Bandgap reference voltage generation circuit in semiconductor memory device
KR100890384B1 (ko) 2007-12-26 2009-03-25 주식회사 하이닉스반도체 온도에 따라 슬루율을 조절하는 반도체장치 및 이의 데이터출력방법
US7969228B2 (en) * 2009-06-22 2011-06-28 International Business Machines Corporation Thermal switch for integrated circuits, design structure, and method of sensing temperature
KR20110011410A (ko) * 2009-07-28 2011-02-08 삼성전자주식회사 온도에 따라 선형적으로 넓은 범위로 가변되는 센싱 신호를 출력할 수 있는 디스플레이 드라이버 장치의 온도 센서 및 이를 구비하는 디스플레이 드라이버 장치
DE102009040543B4 (de) * 2009-09-08 2014-02-13 Texas Instruments Deutschland Gmbh Schaltung und Verfahren zum Trimmen einer Offsetdrift
KR20120043522A (ko) 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 메모리 소자의 내부 전압 발생기
WO2013177425A1 (en) * 2012-05-23 2013-11-28 Nanostim, Inc. Temperature sensor for a leadless cardiac pacemaker
US10001800B1 (en) * 2015-09-10 2018-06-19 Apple Inc. Systems and methods for determining temperatures of integrated circuits
JP6820779B2 (ja) * 2017-03-21 2021-01-27 株式会社小糸製作所 点灯回路および車両用灯具
CN112504494B (zh) * 2020-12-02 2023-02-24 中国科学院上海高等研究院 一种超低功耗cmos温度感应电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338632B2 (ja) * 1997-05-15 2002-10-28 モトローラ株式会社 温度検出回路
KR100311036B1 (ko) * 1998-08-08 2001-12-17 윤종용 프로그래머블온도센서와이를구비하는반도체장치
EP1081477B1 (en) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. CMOS Temperature sensor
US6622927B2 (en) * 2001-05-08 2003-09-23 Ion E. Opris Low voltage thermostat circuit
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
GB2425419B (en) * 2002-10-01 2007-05-02 Wolfson Microelectronics Plc Temperature sensing apparatus and methods
KR100532445B1 (ko) * 2003-07-04 2005-11-30 삼성전자주식회사 온도 측정 회로 및 방법
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11774997B2 (en) 2022-01-20 2023-10-03 SK Hynix Inc. Semiconductor device for generating a reference current or voltage in various temperatures

Also Published As

Publication number Publication date
KR20060122193A (ko) 2006-11-30
DE102006025613A1 (de) 2006-12-21
US20060267127A1 (en) 2006-11-30
DE102006025613B4 (de) 2008-08-14
JP2006329988A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100674974B1 (ko) 감지 온도를 조절할 수 있는 반도체 온도 센서
US7127368B2 (en) On-chip temperature sensor for low voltage operation
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
US8278994B2 (en) Temperature independent reference circuit
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
KR940003406B1 (ko) 내부 전원전압 발생회로
US8791684B2 (en) Reference voltage generator
KR100712555B1 (ko) 기준전류 발생방법 및 이를 이용하는 전류 기준회로
JP4222766B2 (ja) 温度検出回路
KR101276947B1 (ko) 저전력, 고정밀, 넓은 온도범위의 온도 센서
KR101043044B1 (ko) 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
TWI792988B (zh) 電壓生成電路及半導體裝置
KR950010284B1 (ko) 기준전압 발생회로
TW201805758A (zh) 電壓調節器
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR20130138066A (ko) 반도체 집적회로
KR100569555B1 (ko) 온도 감지 회로
Yasuda On-chip temperature sensor with high tolerance for process and temperature variation
Wadhwa A low voltage CMOS bandgap reference circuit
US20070069806A1 (en) Operational amplifier and band gap reference voltage generation circuit including the same
KR101231248B1 (ko) 정전압 생성 회로
KR20090093558A (ko) 셀프 리프레쉬 오실레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee