KR101043044B1 - 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 - Google Patents

공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 Download PDF

Info

Publication number
KR101043044B1
KR101043044B1 KR1020090005898A KR20090005898A KR101043044B1 KR 101043044 B1 KR101043044 B1 KR 101043044B1 KR 1020090005898 A KR1020090005898 A KR 1020090005898A KR 20090005898 A KR20090005898 A KR 20090005898A KR 101043044 B1 KR101043044 B1 KR 101043044B1
Authority
KR
South Korea
Prior art keywords
current
voltage
reference voltage
generation circuit
output
Prior art date
Application number
KR1020090005898A
Other languages
English (en)
Other versions
KR20100086598A (ko
Inventor
정일도
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020090005898A priority Critical patent/KR101043044B1/ko
Publication of KR20100086598A publication Critical patent/KR20100086598A/ko
Application granted granted Critical
Publication of KR101043044B1 publication Critical patent/KR101043044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 가 개시된다. 상기 기준 전압 발생기는 온도 변화에 비례하는 제1전류와 상기 온도 변화에 반비례하는 제2전류에 따라 제어전압을 생성하기 위한 밴드갭 코어 회로와, 상기 제어 전압에 따라 제1출력전류와 제2출력전류를 생성하기 위한 공급 전류 생성 회로와, 상기 제2출력전류에 기초하여 발생된 피드백 전압에 응답하여, 상기 제1출력 전류의 양을 조절하기 위한 피드백 루프와, 상기 피드백 루프로부터 출력된 전류에 응답하여, 기준 전압을 생성하기 위한 기준 전압 생성 회로를 포함하며, 상기 피드백 루프는 상기 기준 전압에 응답하여 상기 피드백 전압을 생성한다. 따라서, 기준 전압 발생기는 공급 전압의 변화와 무관한 기준 전압을 안정적으로 제공할 수 있는 효과가 있다.
PTAT(proportional to absoulte temperature), CTAT(Complementary To to absoulte temperature)

Description

공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기{Reference voltage generator for providing reference voltage freefrom supply voltage change}
본 발명의 개념에 따른 실시 예는 반도체 장치에 관한 것으로, 특히 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기에 관한 것이다.
기준 전압 발생기 예컨대, 밴드갭 기준 전압 생성 회로는 일반적으로 전원 전압의 변동, 온도 변화, 및 공정 변동(process variation)에 영향을 받지 않는 일정한 바이어스 예컨대, 기준 전류 또는 기준 전압을 공급하기 위하여 널리 이용되는 회로이다. 이러한 기준 전압 발생기는 플래쉬 메모리, DRAM, 아날로그-디지털 컨버터(ADC), 및 디지털-아날로그 컨버터(DAC)등과 같은 반도체 집적 회로에 사용될 수 있다.
최근 휴대용 제품의 보급이 활발해지면서 배터리 소모를 줄이기 위한 저전력 및 저전원 동작에 대한 요구들이 증가되고 있다. 전형적인 밴드갭 기준 전압 생성 회로의 출력 전압은 실리콘의 밴드갭 에너지와 거의 같은 1.22V로 이 같은 출력을 만들기 위해서는 공급 전원의 저전압화가 제한된다. 이를 극복하기 위한 방안으로 저항 분할 방식이 사용되고 있다. 그러나 전원 전압이 낮아지면서 공급 전압의 변화를 감소시키기 위해 사용되는 캐스 코드 방식을 사용할 수 없게 되었다.
따라서, 공정 전압의 변화에 무관한 기준 전압을 안정적으로 공급할 수 있는 기준 전압 발생기가 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 공급 전압의 변화에 무관한 기준 전압을 안정적으로 공급할 수 있는 기준 전압 발생기를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 저전력으로 동작하는 반도체 집적 회로에 적합한 기준 전압 발생기를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 기준 전압 발생기는 온도 변화에 비례하는 제1전류와 상기 온도 변화에 반비례하는 제2전류에 따라 제어전압을 생성하기 위한 밴드갭 코어 회로; 상기 제어 전압에 따라 제1출력전류와 제2출력전류를 생성하기 위한 공급 전류 생성 회로; 상기 제2출력전류에 기초하여 발생된 피드백 전압에 응답하여, 상기 제1출력 전류의 양을 조절하기 위한 피드백 루프; 및 상기 피드백 루프로부터 출력된 전류에 응답하여, 기준 전압을 생성하기 위한 기준 전압 생성 회로를 포함하며, 상기 피드백 루프는 상기 피드백 루프는 상기 피드백 전압에 응답하여 상기 기준 전압을 생성할 수 있도록 상기 제1출력 전류를 상기 기준 전압 생성 회로로 공급하기 위한 제1트랜지스터; 및 상기 기준 전압에 응답하여 흐르는 상기 제2출력 전류에 따라 상기 피드백 전압을 생성하기 위한 제2트랜지스터를 포함한다.
상기 밴드갭 코어 회로는 상기 제1전류와 상기 제2전류에 의하여 발생한 전압과 상기 제1전류와 상기 제2전류에 의하여 발생한 전압을 서로 비교하여 상기 제어전압을 생성하기 위한 비교기를 포함한다.
상기 밴드갭 코어 회로는 상기 제어전압에 응답하여 제1제어전류를 생성하기 위한 제1제어 전류 생성 회로; 상기 제어전압에 응답하여 제2제어전류를 생성하기 위한 제2제어 전류 생성 회로; 상기 제1제어 전류 생성 회로와 접지 사이에 접속되어 상기 제1전류의 일부인 제1감지전류를 생성하기 위한 제1감지 전류 생성 회로; 상기 제2제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제1전류의 나머지 일부인 제2감지전류를 생성하기 위한 제2감지 전류 생성 회로; 상기 제1제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제2전류의 일부인 제3감지전류를 생성하기 위한 제3감지 전류 생성 회로; 상기 제2제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제2전류의 나머지 일부인 제4감지전류를 생성하기 위한 제4감지 전류 생성 회로; 및 상기 제1제어 전류에 의하여 발생한 전압과 상기 제2제어 전류에 의하여 발생한 전압을 서로 비교하여 상기 제어 전압을 생성하기 위한 비교기를 포함한다.
삭제
상기 기술적 과제를 달성하기 위한 기준 전압 발생기는 온도 변화에 비례하는 제1전류와 상기 온도 변화에 반비례하는 제2전류에 따라 제어 전압을 생성하기 위한 밴드갭 코어 회로; 상기 제어 전압에 따라 제1출력 전류와 제2출력 전류를 생성하기 위한 공급 전류 생성 회로; 상기 공급 전류 생성 회로에 접속되고 상기 제1출력 전류의 위상 변화가 상기 제2출력 전류의 위상 변화와 서로 반대 방향이 되도록 제어하기 위한 피드백 루프; 및 상기 피드백 루프로부터 출력된 상기 제1출력 전류에 응답하여 기준 전압을 생성하기 위한 기준 전압 생성 회로를 포함하며, 상기 피드백 루프는 상기 제1출력 전류를 출력하기 위한 상기 공급 전류 생성 회로의 제1출력단과 상기 기준 전압을 출력하기 위한 상기 기준 전압 생성 회로의 출력단 사이에 접속된 제1트랜지스터; 및 상기 제2출력 전류를 출력하기 위한 상기 공급 전류 생성 회로의 제2출력단과 접지 사이에 접속된 제2트랜지스터를 포함하며, 상기 제1트랜지스터의 게이트는 상기 제2출력단에 접속되고, 상기 제2트랜지스터의 게이트는 상기 기준 전압 생성 회로의 상기 출력단에 접속된다.
상기 밴드갭 코어 회로는 상기 제1전류와 상기 제2전류에 따라 발생한 전압과 상기 제1전류와 상기 제2전류에 따라 발생한 전압을 서로 비교하여 상기 제어 전압을 생성하기 위한 비교기를 포함한다.
삭제
본 발명의 실시 예에 따른 기준 전압 발생기는 피드백 루프를 이용하여 공급 전압 변동에 따른 기준 전압의 변화를 줄일 수 있는 정밀한 바이어스를 생성할 수 있고, 온도 변화 및 전원 공급 변화에 대해서 안정적인 바이어스를 유지할 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 기준 전압 발생기는 저전력으로 구동되는 반도체 집적 회로를 구동하기 위한 안정적인 기준전압 또는 기준 전류를 생성함으로써 PSR(Power Supply Rejection)을 개선할 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이 해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 기준 전압 발생기의 개략적인 회로도를 나타낸다. 도 1을 참조하면, 기준 전압 발생기 예컨대, 밴드갭 기준 전압 생성 회 로(100)는 스타트-업 회로(110), 밴드갭 코어 회로(120), 출력 회로(130), 및 바이어스 회로(140)를 포함할 수 있다.
스타트-업 회로부(110)는 파워다운신호(PWD)에 응답하여 상기 밴드갭 코어 회로(120)의 동작을 인에이블 시키기 위한 회로로서 제1트랜지스터 내지 제3트랜지스터(MP1, MP2, 및 MN1), 및 다수의 저항들(R1과 R2)을 포함할 수 있다. 상기 파워다운신호(PWD)는 외부로부터 입력되는 스타트-업 회로부(110)의 동작을 제어하는 신호이다. 이때, 파워다운신호(PWD)는 상기 밴드갭 기준 전압 생성 회로(100)의 동작 상태에 따라 제1논리레벨(예컨대, 하이 레벨) 또는 제2논리 레벨(예컨대, 로우 레벨)을 가질 수 있다.
예컨대, 파워다운신호(PWD)가 제1논리 레벨(예컨대, 하이 레벨)일 때, 스타트-업 회로(110)는 제1논리 레벨을 갖는 파워다운신호(PWD)에 응답하여 밴드갭 코어 회로(120)의 동작을 인에이블시킬 수 있다.
또한, 파워다운신호(PWD)가 제2논리 레벨일 때, 스타트-업 회로(110)는 제2논리 레벨을 갖는 파워다운신호(PWD)에 응답하여 밴드갭 코어 회로(120)의 동작을 디스에이블 시킬 수 있다.
설명의 편의를 위하여 본 발명의 실시 예에서는 밴드갭 기준 전압 생성 회로(100)가 동작 중인 경우, 즉 파워다운신호(PWD)가 제1논리레벨(예컨대, 하이레벨)인 경우를 일 예로 설명한다. 제1트랜지스터(MP1)는 전원전압(VDD)을 공급하기 위한 제1노드(N1)와 제3노드(N3) 사이에 접속되고, 제1논리레벨을 갖는 파워다운신호(PWD)에 응답하여 게이팅되어 제1노드(N1)와 제3노드(N3) 사이에 전류 패스를 형 성한다.
다수의 저항들(R1과 R2)과 제2트랜지스터(MN1)는 제3노드(N3)와 접지 전압을 공급하기 위한 제2노드(N2) 사이에 직렬로 접속되고, 상기 제2트랜지스터(MN1)는 파워다운신호(PWD)에 응답하여 게이팅되어 다수의 저항들(R1과 R2)를 통하여 제3노드(N3)와 제2노드(N2) 사이에 전류 패스를 형성할 수있다. 제3트랜지스터(MP2)는 제1노드(N1)와 제5노드(N5) 사이에 접속되고, 제3노드(N3)의 전압 레벨에 응답하여 게이팅되어 제1노드(N1)와 제5노드(N5) 사이에 전류 패스를 형성할 수 있다. 이에 따라 밴드갭 코어 회로(120)는 인에이블되어 온도 변화에 따라 일정한 제어 전압을 출력할 수 있다.
밴드갭 코어 회로(120)는 제어 전류 생성 회로(125), 비교기(122), 및 레벨 제어부(127)를 포함하고, 온도 변화에 비례하는 제1전류(Iptat)와 온도 변화에 반비례하는 제2전류(Ictat)에 기초하여 온도 변화에 따라 일정한 제어 전압을 공급할 수 있다.
제어 전류 생성 회로(125)는 제1노드(N1), 제5노드(N5), 및 제6노드(N6)사이에 접속되고, 제1제어전류 생성 회로(141)와 제2제어 전류 생성 회로(142)를 포함한다. 제1제어전류 생성 회로(141)와 제2제어 전류 생성 회로(142)는 서로 접속되는 공통 게이트를 갖는 제1트랜지스터 쌍(MP3와 MP4)으로 구현될 수 있다. 제1제어 전류 생성 회로(141)는 제4노드(N4)의 전압 레벨 즉, 상기 제어전압에 응답하여 제1노드(N1)와 제5노드(N5) 사이에 전류 패스를 형성하여 제1제어전류(I1)를 생성한다. 제2제어 전류 생성 회로(142)는 상기 제어전압에 응답하여 제1노드(N1)와 제6 노드(N6) 사이에 전류 패스를 형성하여 제2제어전류(I2)를 생성한다.
이때, 제1트랜지스터 쌍(MP3와 MP4)의 "채널폭(channel width, W)/ 채널길이(channel length, L) 값"(이하에서는'W/L 비율'이라 한다.)이 서로 같은 경우, 제1노드(N1)와 제5노드(N5) 사이에 흐르는 제1제어전류(I1)의 크기와 제1노드(N1)와 제6노드(N6) 사이에 흐르는 제2제어전류(I2)의 크기는 동일 할 수 있으나, 이에 한정되지는 않는다.
레벨 제어부(127)는 제5노드(N5), 제6노드(N6), 및 접지 전압을 공급하기 위한 제2노드(N2) 사이에 접속되고, 온도에 비례하는 제1전류(Iptat)를 생성하기 위한 제1전류 회로와 온도에 반비례하는 제2전류(Ictat)를 생성하기 위한 제2전류 회로를 포함한다. 이때, 레벨 제어부(127)는 제5노드(N5)의 전압 레벨과 제6노드(N6)의 전압 레벨 각각에 기초하여 상기 제어 전류 생성 회로(125)의 각 출력전류들(I1과 I2)의 레벨을 제어할 수 있다.
상기 제1전류 회로는 제5노드(N5)와 제2노드(N2) 사이에 접속되는 제1감지 전류 생성 회로(145), 및 제6노드(N6)와 제2노드(N2) 사이에 접속되는 제2감지 전류 생성 회로(146)를 포함한다. 제1감지 전류 생성 회로(145)는 제4트랜지스터(BT1)를 포함하며, 상기 제4트랜지스터(BT1)의 이미터(emitter)가 상기 제5노드(N5)에 접속되고, 베이스(base)와 컬럭터(collector)가 상기 제2노드(N2)에 공통 접속되는 바이폴라 정션 트랜지스터(Bipolar junction Transistor, BJT)로 구현될 수 있다. 이때, 제4트랜지스터(BT1)에는 상기 제4트랜지스터(BT1)의 이미터 전류 즉, 온도에 비례하는 제1감지전류(Iptat1)가 흐른다. 또한, 제4트랜지스터(BT1)는 FET(Field Effect Transistor)로 구현될 수 있다.
제2감지 전류 생성 회로(146)는 제5트랜지스터(BT2)와 제1저항(R3)를 포함하고, 제5트랜지스터(BT2)의 이미터(emitter)가 상기 제1저항(R3)의 일측에 접속되고, 베이스(base)와 컬럭터(collector)가 상기 제2노드(N2)에 공통 접속되는 바이폴라 정션 트랜지스터(Bipolar junction Transistor, BJT)로 구현될 수 있다. 또한, 제5트랜지스터(BT2)는 FET(Field Effect Transistor)로 구현될 수 있다.
제1저항(R3)은 제6노드(N6)와 제5트랜지스터(BT2)의 이미터 사이에 접속되고, 상기 제1저항(R3)에는 제5트랜지스터(BT2)의 이미터 전류에 비례하는 베이스-이미터 전압을 제1저항(R3)에 공급함으로써 생성되는 전류 즉, 온도에 비례하는 제2감지전류(Iptat2)가 흐른다. 상기 제2감지전류(Iptat2)는 상기 제1저항(R3)의 저항값에 따라 결정될 수 있다.
이와 같이, 제1감지 전류 생성 회로(145)는 제1전류(Iptat)의 일부인 제1감지전류(Iptat1)를 생성하고, 제2감지 전류 생성 회로(146)는 상기 제1전류(Iptat)의 나머지 일부인 제2감지전류(Iptat2)를 생성한다.
제2전류 회로는 제3감지 전류 생성 회로(147), 및 제4감지 전류 생성 회로(148)를 포함한다. 제2저항(LR1)으로 구현되는 제3감지 전류 생성 회로(147)는 상기 제5노드(N5)와 제2노드(N2) 사이에 접속되어 상기 제2전류(Ictat)의 일부인 제3감지전류(Ictat3)를 생성한다. 제4감지 전류 생성 회로(148)는 제6노드(N6)과 제2노드(N2) 사이에 접속되어 상기 제2전류의 나머지 일부인 제4감지전류(Ictat4)를 생성한다.
이에 따라, 온도 변화에 비례하는 제1감지전류(Iptat1)와 온도 변화에 반비례하는 제3감지전류(Ictat3)는 제5노드(N5)에서 더해지고, 레벨 제어부(127)는 제1감지전류(Iptat1)와 제3감지전류(Ictat3)의 합에 기초하여 제5노드(N5)의 전압 레벨 즉, 제1제어전류(I1)를 제어할 수 있다. 또한, 온도 변화에 비례하는 제2감지전류(Iptat2)와 온도 변화에 반비례하는 제4감지전류(Ictat4)는 제6노드(N6)에서 더해지고, 레벨 제어부(127)는 제2감지전류(Iptat2)와 제4감지전류(Ictat4)의 합에 기초하여 제6노드(N6)의 전압 레벨 즉, 제2제어전류(I2)를 을 제어할 수 있다.
상술한 바와 같이, 레벨 제어부(127)는 상보적인 두 전류 즉, 온도에 비례하는 각 전류들(Iptat1와 Iptat2)와 온도에 반비례하는 각 전류들(Ictat3와 Ictat4)를 이용하여 제5노드(N5)와 제6노드(N6) 각각의 전압 레벨을 제어함으로써 온도 변화에 따라 일정한 출력 전류들(I1과 I2)을 생성할 수 있다.
또한, 상기 제4트랜지스터(BT1)에 흐르는 제1감지전류(Iptat1)가 상기 제5 트랜지스터(BT2)에 흐르는 제2감지전류(Iptat2)의 M배일 때, 제1제어 전류(I1)와 제2제어 전류(I2)를 동일하게 하기 위하여 상기 제5 트랜지스터(BT2)는 M배의 전류를 갖는 하나의 트랜지스터(예컨대, 제4트랜지스터(BT1)의 W/L비의 M배에 해당하는 트랜지스터)로 구현될 수 있으며, 또한 M이 정수인 경우 상기 제4 트랜지스터와 동일한 M개의 트랜지스터로 구현될 수 있다.
도 2는 일반적인 저항소자의 온도에 따른 특성을 나타낸다. 도 2에 도시된 바와같이, 양의 온도 계수 특성을 갖는 저항 소자를 통해 흐르는 전류(I(PTAT))는 온도가 증가함에 따라 흐르는 전류의 양이 증가하고 온도가 감소함에 따라 흐르는 전류의 양이 감소하고, 음의 온도 계수 특성을 갖는 저항 소자를 통해 흐르는 전류(Ix(CTAT))는 온도가 증가함에 따라 흐르는 전류의 양이 감소하고 온도가 감소함에 따라 흐르는 전류의 양이 증가한다. 여기서, 온도계수란 온도변화에 의한 저항의 변화를 비율로 나타낸 것이다.
즉, 레벨 제어부(127)는 서로 다른 온도 계수를 갖는 제1전류회로와 제2전류회로 각각으로부터 출력되는 두 개의 전류 예컨대, 온도에 비례하는 제1전류(Iptat)와 온도에 반비례하는 제2전류(Ictat)를 이용하여 제1제어전류(I1)과 제2제어전류(I2)를 제어할 수 있다. 여기서, 제1전류(Iptat)는 제1전류회로로부터 출력되는 제1감지전류(Iptat1)와 제2감지전류(Iptat2)에 기초하는 온도에 따라 비례하는 전류이며, 제2전류(Ictat)는 제2전류회로로부터 출력되는 제3감지 전류(Ictat3)와 제4감지전류(Ictat4)에 기초하는 온도에 따라 반비례하는 전류이다.
따라서, 레벨 제어부(127)는 절대온도에 비례하는(PTAT; proportional to absoulte temperature) 제1전류(Iptat)와 절대온도에 반비례하는(CTAT; Complementary To to absoulte temperature) 제2전류(Ictat)를 생성하고, 생성된 제1전류(Iptat)와 제2전류(Ictat)를 합하여 PVT(Process, Voltage, Temperature)에 온도 변화에 따른 출력 전류들(I1=Iptat1+Ictat3와 I2=Iptat2+Ictat4)을 발생할 수 있다.
비교기(122)는 제5노드(N5)의 전압 레벨을 수신하기 위한 제1입력단자(-), 제6노드(N6)의 전압 레벨을 수신하기 위한 제2입력단자(+), 및 출력단을 포함한다. 비교기(122)는 제1제어전류(I1)에 의하여 생성된 제5노드(N5)의 전압 레벨과 제2제 어전류(I2)에 의하여 생성된 제6노드(N6)의 전압 레벨을 비교하고, 비교 결과에 따른 출력 신호를 제어 전압으로서 출력한다.
이는 제4트랜지스터(BT1)와 제5트랜지스터(BT2) 각각의 이미터-베이스 전압이 공정 변동에 따라 온도에 따른 변화율이 다를 수 있으므로, 상기 온도에 따른 변화율이 다름으로 인해 발생되는 제5노드(N5)와 제6노드(N6) 각각의 전압 레벨을 보상하여 온도에 따라 일정한 출력 전류들(I1과 I2)을 갖게 하기 위함이다.
즉, 비교기(122)는 제5노드(N5)의 전압레벨과 제6노드(N6)의 전압레벨의 비교 결과를 제어 전압으로서 출력함으로써 제4노드(N4)의 전압 레벨을 소정의 전압 범위 내에서 가변적으로 제어하여, 제어 전류 생성 회로(125)의 출력전류들 예컨대, 제1제어전류(I1)의 크기와 제2제어전류(I2)의 크기를 제어할 수 있다.
보다 상세히 설명하면, 비교기(122)는 온도 및/또는 공정 변동에 의한 제4트랜지스터(BT1)에서 발생되는 이미터-베이스 전압의 변동을 반영하여 제5노드(N5)의 전압 레벨 즉, 제1제어전류(I1)를 제어하고, 온도 및/또는 공정 변동에 의한 제5트랜지스터(BT2)에서 발생되는 이미터-베이스 전압의 변동을 반영하여 제6노드(N6)의 전압 레벨 즉, 제2제어전류(I2)를 제어할 수 있다.
이에 따라, 밴드갭 코어 회로(120)는 온도 및/또는 공정 전압의 변동를 상기와 같이 밴드갭 기준 전압 생성 회로(100)에 주기적으로 피드백함으로써, 온도 및/또는 공정 변동에 따라 일정한 출력 전류들(I1=Iptat1+Ictat3와 I2=Iptat2+Ictat4)을 생성하도록 제어할 수 있다. 따라서, 밴드갭 코어 회로(120)는 제1트랜지스터 쌍(MP3과 MP4)을 통해 제5노드(N5)와 제6노드(N6) 각각에 흐르는 출력 전류들(I1과 I2)이 온도 및/또는 공정 변동과 같은 변화에 둔감하게 동작하도록 제어할 수 있다.
만약, 밴드갭 코어 회로(120)가 정상적으로 동작하지 않는 경우, 제4노드(N4)의 전압 레벨이 비교기(122)의 출력신호에 따라 제1논리레벨에서 제2논리레벨로 천이되며, 스타트-업 회로(110)는 제2논리레벨을 갖는 제4노드(N4)의 전압 레벨 즉, 제어전압에 응답하여 비활성화된다. 이 경우, 밴드갭 코어 회로(120)의 동작은 중단될 수 있다.
출력 회로(130)는 공급 전류 생성 회로(135), 피드백 루프(137), 및 기준 전압 생성 회로(139)를 포함할 수 있다.
공급 전류 생성 회로(135)는 전원 전압(VDD)을 공급하기 위한 제1노드(N1), 제7노드(N7), 및 제8노드(N8) 사이에 접속되고, 서로 접속되는 공통 게이트를 갖는 제2트랜지스터 쌍(MP5와 MP6)을 포함한다. 상기 제2트랜지스터 쌍(MP5와 MP6)은 제4노드(N4)의 전압 레벨에 응답하여 게이팅되어 제1노드(N1)와 제7노드(N7), 및 제1노드(N1)와 제8노드(N8) 사이에 각각 전류 패스를 형성할 수 있다.
이에 따라, 공급 전류 생성 회로(135)는 온도에 비례하는 제1 전류(Iptat)과 온도에 반비례하는 전류(Ictat)을 포함하는 출력 전류들 즉, 제1노드(N1)와 제7노드(N7) 사이에 흐르는 제1출력전류(I3)와 제1노드(N1)와 제8노드(N8)사이에 흐르는 제2출력전류(I4)를 생성할 수 있다.
이때, 공급 전압 예컨대, 제어 전압 즉, 제4노드(N4)의 전압 레벨 또는 전원 전압(VDD)의 레벨이 변동되는 경우, 공급 전류 생성 회로(135)의 출력 전류들 예컨 대, 제1출력전류(I3)와 제2출력전류(I4) 각각에는 상기 공급 전압에서 발생하는 위상 변화와 동일한 위상 변화가 발생할 수 있다.
피드백 루프(137)는 제7노드(N7), 제8노드(N8), 제9노드(N9), 및 제2노드(N2) 사이에 접속되고, 제7트랜지스터(MN2)와 제8트랜지스터(MN3)를 포함할 수 있다. 피드백 루프(137)는 공급 전압 생성 회로(135)로부터 출력되는 제2출력전류(I4)에 기초하여 발생된 피드백 전압에 응답하여 상기 제1출력 전류(I3)의 양을 조절할 수 있다.
제7트랜지스터(MN2)는 드레인이 제7노드(N7)에 접속되고 소스가 제9노드(N9)에 접속되며, 제8노드(N8)의 전압 레벨에 응답하여 게이팅되어 제7노드(N7)와 제9노드(N9) 사이에 전류 패스를 형성할 수 있다. 즉, 제7트랜지스터(MN2)는 제2출력전류(I4)에 의하여 생성된 제8노드(N8)의 전압 레벨 에 따라 제9노드(N9)의 전압 레벨 즉, 피드백 루프(137)의 출력 전류를 제어할 수 있다.
이 경우, 상기 피드백 루프(137)의 출력 전류에는 상기 공급전압의 변화에 의해 발생된 제2출력전류(I4)의 위상 변화와 동일한 위상 변화가 발생한다. 즉, 제7트랜지스터(MN2)의 게이트에 공급 전압과 동일한 위상 변화를 갖는 제2출력 전류(I4)가 인가됨에 따라 제7트랜지스터(MN2)의 소스 전류 즉, 제9노드(N9)에 흐르는 출력전류에도 제2출력 전류(I4)의 위상 변화와 동일한 위상 변화가 발생한다.
이때, 상기 제7트랜지스터(MN2)의 소스 전류에 의하여 생성된 제9노드(N9)의 전압 또는 기준 전압(VREF)은 피드백 루프(137)의 피드백 전압으로서 제8트랜지스 터(MN3)의 게이트로 인가된다.
제8트랜지스터(MN3)는 드레인이 제8노드(N8)에 접속되고 소스가 제2노드(N2)에 접속되며, 피드백 전압에 응답하여 게이팅되어 제8노드(N8)와 제2노드(N2) 사이에 전류 패스를 형성할 수 있다. 즉, 제8트랜지스터(MN3)는 피드백 전압에 응답하여 상기 제8트랜지스터(MN3)의 드레인 전류, 즉, 제8노드(N8)에 흐르는 제2출력전류(I4)의 양을 제어할 수 있다.
이 경우, 제8노드(N8)에 흐르는 전류 즉, 제2출력전류(I4)에는 제1출력 전류(I3)와 동일한 크기의 위상 변화가 제1출력전류(I3)의 위상 변화와 서로 반대 방향으로 발생한다. 다시 말해, 제8트랜지스터(MN3)의 게이트에 공급 전압과 동일한 위상 변화가 발생한 피드백 전압이 인가됨에 따라, 상기 제8트랜지스터(MN3)의 드레인 전류 즉, 제8노드(N8)에 흐르는 제2출력전류(I4)에는 제1출력 전류(I3)의 위상 변화와 서로 반대 방향으로 위상 변화가 발생한다.
그 후, 제1출력 전류(I3)의 위상 변화에 대해 반대 위상 변화 성분을 갖는 제2출력 전류(I4) 즉, 제8노드(N8)의 전압 레벨은 제7트랜지스터(MN2)의 게이트로 인가되고, 상기 제7트랜지스터의 드레인 전류는 다시 제8트랜지스터(MN3)의 소스 전류 즉, 제2출력 전류(I4)의 위상 변화를 일으킨다.
보다 상세히 설명하면, 피드백 루프(137)는 제2출력 전류(I4)에 기초하여 발생된 피드백 전압에 응답하여 제2출력전류(I4)의 양을 조절하고, 조절된 제2출력전류(I4)에 기초하여 제1출력전류(I3)의 양을 조절함으로써 공급 전압의 변화에 무관한 일정한 출력 전류를 생성할 수 있다. 즉, 피드백 루프(137)는 공급 전압의 변화 에 따라 발생하는 제1출력 전류(I3)의 위상 변화를 제2출력 전류(I4)가 상기 공급 전압의 변화와 반대 방향으로 위상 변화를 갖도록 피드백할 수 있다. 따라서, 공급 전압의 변화에 따라 발생되는 제1출력 전류(I3)의 위상 변화 성분은 피드백 루프(137)을 통해 피드백되는 제2출력 전류(I4)의 반대 위상 변화 성분에 의하여 서로 상쇄되므로, 결국 공급 전압의 변화에 의한 출력 전류들(I3와 I4)의 위상 변화를 제거할 수 있다.
기준 전압 발생 회로(139)는 피드백 루프(137)의 출력단 즉, 제9노드(N9)와 제2노드(N2) 사이에 접속되는 제5저항(NR)을 포함하고, 피드백 루프(137)로부터 출력되는 출력 전류에 응답하여 기준 전압(VREF)을 생성한다. 이때, 기준 전압(VREF)는 상기 제어 전압과 상기 기준 전압 생성 회로의 저항값(NR)에 따라 결정될 수 있다.
바이어스 회로(140)는 전원전압(VDD)을 공급하기 위한 제1노드(N1)와 접지 전압을 공급하기 위한 제2노드(N2) 사이에 직렬로 접속되는 제9트랜지스터(MP7)와 제10트랜지스터(MN4)를 포함할 수 있다. 제9트랜지스터(MP7)는 제4노드(N4)의 전압 레벨에 응답하여 게이팅되어 제1노드(N1)와 제10노드(N10) 사이에 전류 패스를 형성한다.
제10트랜지스터(MN4)는 제10노드(N10)와 제2노드(N2) 사이에 접속되고, 상기 제10트랜지스터(MN4)의 게이트와 드레인이 연결되어 다이오드와 같은 기능을 하므로 드레인-소스 전압(VDS)이 증가할수록 일정 전압(예컨대, 0.7V) 이상에서는 기하급수적으로 전류가 상승하는 특성을 갖는 전류를 제공할 수 있다.
본 발명의 실시 예에 따른 기준 전압 발생기(100)에서, 공급 전압의 변화가 기준 전압(VREF)에 미치는 영향은 피드백 루프(137)의 동작으로 인해 수학식 1과 같이 나타낼 수 있다.
△VREF = △V /(GmMN2*RO2*GmMN3*RO3*NR)
여기서, △VREF는 기준 전압(VREF)의 변화량을 나타내며, △V는 공급 전압의 변화량 예컨대, 제어전압의 변화량 및/또는 전원전압(VDD)의 변화량을 나타낸다. 또한, GmMN2은 제7트랜지스터(MN2)의 전달컨덕턴스를 나타내고, RO2는 제7트랜지스터(MN2)가 접속되는 전송 선로상의 부하(load)를 나타내고, GmMN3은 제8트랜지스터(MN3)의 전달컨덕턴스를 나타내고, RO3는 제8트랜지스터(MN3)가 접속되는 전송 선로 상의 부하를 나타내고, NR은 제5저항(NR)의 저항값을 나타낸다.
이와 같이, 기준 전압(VREF)의 변화량(△VREF)은 공급 전압의 변화량(△V)을 피드백루프(137)의 이득(GmMN2*RO2*GmMN3*RO3*NR)으로 나눈 값이므로 그 영향이 미미하다. 따라서, 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 피드백 루프(137)을 이용하여 공급 전압의 변화와 상관없이 일정한 기준 전압(VREF)을 생성할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 피드백 루프(137)를 이용하여 상기 공급 전압의 변화를 피드백하여 제1출력전류(I3)와 제2출력전류(I4)의 양을 조절함으로써 공급 전압의 변화량(△V)를 상쇄시킬 수 있다. 따라서 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 공급 전압의 변화량(△V)이 작은 경우에도 공급 전압의 변화량(△V)를 제거할 수 있으므로 공급 전압 변화에 무관한 기준 전압(VREF)을 공급할 수 있는 효과가 있다.
또한, 이러한 피드백 과정을 반복적으로 거치게 됨에 따라, 공급 전압의 크기가 지속적으로 변하더라고 상기 공급 전의 변화량(△V)에 의한 위상 변화가 갈수록 줄어들기 때문에 점차 안정적인 기준 전압(VREF)를 공급할 수 있는 효과가 있다.
본 발명의 실시 예에 따른 기준전압발생기(100) 또는 기준전류발생기로부터 생성되는 기준전압(VREF)은 반도체 장치의 내부 회로에서 외부로부터 입력된 신호와 비교하기 위한 비교 신호(또는 기준 신호)로서 사용될 수 있다.
일반적으로 기준 전압 발생기(100)의 바이어스 예컨대, 기준전압(VREF) 또는 기준전류는 내부 회로의 안정적인 동작과 노이즈 특성에 큰 영향을 미친다. 따라서 바이어스는 공정 프로세스(process)와 공정전압(voltage)에 독립적이어야하며, 온도(temperature)에 대해서는 잘 정의된 의존성을 갖어야 한다.
종래 기술에 따른 기준 전압 발생기 예컨대, 밴드갭 기준 전압 생성 회로의 출력 전압은 예컨대, 실리콘의 밴드갭 에너지와 거의 같은 1.22V이므로, 이와 같은 출력을 만들기 위해서는 공급 전원의 저전압화가 제한되는 문제점이 있으며, 이를 극복하기 위한 하나의 방안으로 저항 분할 방식이 사용되고 있다. 그러나, 저항 분할 방식을 사용하는 기준 전압 발생기는 저항 분배에 따른 전압차이가 작기때문에 공급 전압의 변화를 감소시키기 위해 사용되는 캐스코드 방식을 사용할 수 없는 문제점이 있다.
그러나 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 피드백 루프(137)를 이용하여 공급 전압의 작은 변화량도 감지할 수 있으며, 감지된 공급 전압의 변화량을 기준 전압 발생기(100)에 피드백하여 공급 전압의 변화량을 상쇄시킴으로써 공급 전압의 변화와 무관한 안정적인 기준 전압(VREF)을 생성할 수 있다.
따라서, 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 피드백 루프(137)를 이용하여 온도 변화 및 공급 전압의 변화와 무관한 정밀한 기준 전압(VREF)을 유지할 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 기준 전압 발생기(100)는 공급 전압의 변화에 무관한 기준 전압(VREF)을 안정적으로 공급할 수 있으므로 저전력으로 구동되는 반도체 집적 회로의 PSR(Power Supply Rejection)을 개선할 수 있는 효과가 있다.
이에 따라, 본 발명의 실시 예에 따른 기준 전압 발생기는 공급 전압의 변화에 상당히 둔감한 기준 전압(VREF)을 제공할 수 있으며, 또한 낮은 공급 전압으로 구동되는 반도체 집적회로에 적용이 가능하다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것 이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 기준 전압 발생기의 개략적인 회로도를 나타낸다.
도 2는 일반적인 저항소자의 온도에 따른 특성을 나타낸다.

Claims (7)

  1. 온도 변화에 비례하는 제1전류와 상기 온도 변화에 반비례하는 제2전류에 따라 제어전압을 생성하기 위한 밴드갭 코어 회로;
    상기 제어 전압에 따라 제1출력전류와 제2출력전류를 생성하기 위한 공급 전류 생성 회로;
    상기 제2출력전류에 기초하여 발생된 피드백 전압에 응답하여, 상기 제1출력 전류의 양을 조절하기 위한 피드백 루프; 및
    상기 피드백 루프로부터 출력된 전류에 응답하여, 기준 전압을 생성하기 위한 기준 전압 생성 회로를 포함하며,
    상기 피드백 루프는 상기 피드백 전압에 응답하여 상기 기준 전압을 생성할 수 있도록 상기 제1출력 전류를 상기 기준 전압 생성 회로로 공급하기 위한 제1트랜지스터; 및
    상기 기준 전압에 응답하여 흐르는 상기 제2출력 전류에 따라 상기 피드백 전압을 생성하기 위한 제2트랜지스터를 포함하는 기준 전압 발생기.
  2. 제1항에 있어서, 상기 밴드갭 코어 회로는,
    상기 제1전류와 상기 제2전류에 의하여 발생한 전압과 상기 제1전류와 상기 제2전류에 의하여 발생한 전압을 서로 비교하여 상기 제어전압을 생성하기 위한 비교기를 포함하는 기준 전압 발생기.
  3. 제1항에 있어서, 상기 밴드갭 코어 회로는,
    상기 제어전압에 응답하여 제1제어전류를 생성하기 위한 제1제어 전류 생성 회로;
    상기 제어전압에 응답하여 제2제어전류를 생성하기 위한 제2제어 전류 생성 회로;
    상기 제1제어 전류 생성 회로와 접지 사이에 접속되어 상기 제1전류의 일부인 제1감지전류를 생성하기 위한 제1감지 전류 생성 회로;
    상기 제2제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제1전류의 나머지 일부인 제2감지전류를 생성하기 위한 제2감지 전류 생성 회로;
    상기 제1제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제2전류의 일부인 제3감지전류를 생성하기 위한 제3감지 전류 생성 회로;
    상기 제2제어 전류 생성 회로와 상기 접지 사이에 접속되어 상기 제2전류의 나머지 일부인 제4감지전류를 생성하기 위한 제4감지 전류 생성 회로; 및
    상기 제1제어 전류에 의하여 발생한 전압과 상기 제2제어 전류에 의하여 발생한 전압을 서로 비교하여 상기 제어 전압을 생성하기 위한 비교기를 포함하는 기준 전압 발생기.
  4. 삭제
  5. 온도 변화에 비례하는 제1전류와 상기 온도 변화에 반비례하는 제2전류에 따라 제어 전압을 생성하기 위한 밴드갭 코어 회로;
    상기 제어 전압에 따라 제1출력 전류와 제2출력 전류를 생성하기 위한 공급 전류 생성 회로;
    상기 공급 전류 생성 회로에 접속되고 상기 제1출력 전류의 위상 변화가 상기 제2출력 전류의 위상 변화와 서로 반대 방향이 되도록 제어하기 위한 피드백 루프; 및
    상기 피드백 루프로부터 출력된 상기 제1출력 전류에 응답하여 기준 전압을 생성하기 위한 기준 전압 생성 회로를 포함하며,
    상기 피드백 루프는,
    상기 제1출력 전류를 출력하기 위한 상기 공급 전류 생성 회로의 제1출력단과 상기 기준 전압을 출력하기 위한 상기 기준 전압 생성 회로의 출력단 사이에 접속된 제1트랜지스터; 및
    상기 제2출력 전류를 출력하기 위한 상기 공급 전류 생성 회로의 제2출력단과 접지 사이에 접속된 제2트랜지스터를 포함하며,
    상기 제1트랜지스터의 게이트는 상기 제2출력단에 접속되고,
    상기 제2트랜지스터의 게이트는 상기 기준 전압 생성 회로의 상기 출력단에 접속되는 기준 전압 발생기.
  6. 제5항에 있어서, 상기 밴드갭 코어 회로는,
    상기 제1전류와 상기 제2전류에 따라 발생한 전압과 상기 제1전류와 상기 제2전류에 따라 발생한 전압을 서로 비교하여 상기 제어 전압을 생성하기 위한 비교기를 포함하는 기준 전압 발생기.
  7. 삭제
KR1020090005898A 2009-01-23 2009-01-23 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 KR101043044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090005898A KR101043044B1 (ko) 2009-01-23 2009-01-23 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005898A KR101043044B1 (ko) 2009-01-23 2009-01-23 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기

Publications (2)

Publication Number Publication Date
KR20100086598A KR20100086598A (ko) 2010-08-02
KR101043044B1 true KR101043044B1 (ko) 2011-06-21

Family

ID=42753613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005898A KR101043044B1 (ko) 2009-01-23 2009-01-23 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기

Country Status (1)

Country Link
KR (1) KR101043044B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929324A (zh) * 2012-11-03 2013-02-13 山东力创科技有限公司 一种高电源抑制比的基准电压源
CN103345290A (zh) * 2013-07-24 2013-10-09 东南大学 一种高电源抑制、低工艺偏差带隙基准电压源
US11511805B2 (en) * 2017-03-29 2022-11-29 Aisin Corporation Vehicle guidance device, method, and computer program product

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170014953A (ko) 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 전압 생성 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569555B1 (ko) * 2004-11-02 2006-04-10 어보브반도체 주식회사 온도 감지 회로
KR100635167B1 (ko) * 2005-08-08 2006-10-17 삼성전기주식회사 온도 보상 바이어스 소스회로
JP2008071335A (ja) 2006-09-13 2008-03-27 Hynix Semiconductor Inc バンドギャップレファレンス回路とこれを利用した温度情報出力装置
KR100868253B1 (ko) 2007-09-12 2008-11-12 주식회사 하이닉스반도체 반도체장치의 기준전압발생회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569555B1 (ko) * 2004-11-02 2006-04-10 어보브반도체 주식회사 온도 감지 회로
KR100635167B1 (ko) * 2005-08-08 2006-10-17 삼성전기주식회사 온도 보상 바이어스 소스회로
JP2008071335A (ja) 2006-09-13 2008-03-27 Hynix Semiconductor Inc バンドギャップレファレンス回路とこれを利用した温度情報出力装置
KR100868253B1 (ko) 2007-09-12 2008-11-12 주식회사 하이닉스반도체 반도체장치의 기준전압발생회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929324A (zh) * 2012-11-03 2013-02-13 山东力创科技有限公司 一种高电源抑制比的基准电压源
CN103345290A (zh) * 2013-07-24 2013-10-09 东南大学 一种高电源抑制、低工艺偏差带隙基准电压源
CN103345290B (zh) * 2013-07-24 2014-10-15 东南大学 一种高电源抑制、低工艺偏差带隙基准电压源
US11511805B2 (en) * 2017-03-29 2022-11-29 Aisin Corporation Vehicle guidance device, method, and computer program product

Also Published As

Publication number Publication date
KR20100086598A (ko) 2010-08-02

Similar Documents

Publication Publication Date Title
KR101437203B1 (ko) 과열 보호 회로 및 전원용 집적 회로
US6608472B1 (en) Band-gap reference circuit for providing an accurate reference voltage compensated for process state, process variations and temperature
JP4982688B2 (ja) 温度依存性を有する内部電源発生装置
KR100674974B1 (ko) 감지 온도를 조절할 수 있는 반도체 온도 센서
US8513938B2 (en) Reference voltage circuit and semiconductor integrated circuit
JP4868918B2 (ja) 基準電圧発生回路
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
KR101944359B1 (ko) 밴드갭 기준전압 발생기
US20060125460A1 (en) Reference current generator
JP5882606B2 (ja) 発振回路
KR20130123903A (ko) 기준전압 발생기
TWI651609B (zh) 低電壓鎖定電路及其整合參考電壓產生電路之裝置
KR101043044B1 (ko) 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
JP4397562B2 (ja) バンドギャップリファレンス回路
US8698479B2 (en) Bandgap reference circuit for providing reference voltage
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
KR101173482B1 (ko) 온도보상형 발진기
KR101015523B1 (ko) 밴드갭 기준 전압 발생 회로
TWI773137B (zh) 供應電壓偵測電路與使用其的電路系統
KR20140145814A (ko) 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR100733422B1 (ko) 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
KR100713773B1 (ko) 저전압 밴드갭 기준 발생기 회로
KR20080003048A (ko) 기준 전압 발생 회로
JP4167122B2 (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee