KR100635167B1 - 온도 보상 바이어스 소스회로 - Google Patents

온도 보상 바이어스 소스회로 Download PDF

Info

Publication number
KR100635167B1
KR100635167B1 KR1020050072267A KR20050072267A KR100635167B1 KR 100635167 B1 KR100635167 B1 KR 100635167B1 KR 1020050072267 A KR1020050072267 A KR 1020050072267A KR 20050072267 A KR20050072267 A KR 20050072267A KR 100635167 B1 KR100635167 B1 KR 100635167B1
Authority
KR
South Korea
Prior art keywords
transistor
current
transistors
voltage
terminal
Prior art date
Application number
KR1020050072267A
Other languages
English (en)
Inventor
이연중
최원태
박찬우
김병훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050072267A priority Critical patent/KR100635167B1/ko
Priority to US11/422,574 priority patent/US20070030050A1/en
Priority to JP2006159585A priority patent/JP2007049678A/ja
Application granted granted Critical
Publication of KR100635167B1 publication Critical patent/KR100635167B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 온도 보상 바이어스 소스회로에 관한 것으로, 기존의 바이어스 소스회로에 적은 수의 트랜지스터 및 저항을 추가함으로써, 온도 변화에 대하여 보상된 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 기준 전압을 동시에 출력시킬 수 있고, 이에 따라 온도변화에 대하여 보상된 정전압원 뿐만 아니라 정전류원도 제공할 수 있는 이점이 있다.
본 발명에 의한 온도 보상 바이어스 소스회로는, 온도 보상된 제 1 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압을 출력하는 밴드갭 레퍼런스 회로, 상기 제 1 및 제 2 기준 전압을 기준 전류로 변환하는 전압/전류 컨버터; 및 상기 밴드갭 레퍼런스 회로와 전압/전류 컨버터에 연결되고, 상기 밴드갭 레퍼런스 회로에서 출력된 제 1 및 제 2 기준 전압을 버퍼링하여 상기 전압/전류 컨버터에 출력하는 출력 버퍼;를 포함한다.
밴드갭 레퍼런스, 온도 보상, 온도 보상 정전압원, 온도 보상 정전류원,

Description

온도 보상 바이어스 소스회로{TEMPERATURE COMPENSATED BIAS SOURCE CIRCUIT}
도 1는 종래 기술에 따른 온도 보상 바이어스 소스회로의 회로도
도 2는 종래 기술에 따른 밴드갭 레퍼런스 회로의 회로도
도 3은 종래 기술에 따른 온도에 대한 전압/전류 컨버터의 저항값을 나타낸 그래프
도 4는 본 발명에 따른 온도 보상 바이어스 소스회로의 회로도
도 5는 본 발명에 따른 밴드갭 레퍼런스 회로의 회로도
도 6a는 본 발명에 따른 온도에 대한 제 1 기준 전압을 나타낸 그래프
도 6b는 본 발명에 따른 온도에 대한 제 2 기준 전압을 나타낸 그래프
도 6c는 본 발명에 따른 온도에 대한 제 2 기준 전압을 변환한 기준 전류를 나타낸 그래프
도 7a는 본 발명의 R2 / R1 에 따른 제 1 기준 전압 변화에 대한 시뮬레이션을 나타낸 그래프
도 7b는 본 발명의 R3 / R1 에 따른 제 2 기준 전압 변화에 대한 시뮬레이션을 나타낸 그래프
도 7c는 본 발명의 R3 / R1 에 따른 제 2 기준 전압을 변환한 기준 전류(Iout) 변화에 대한 시뮬레이션을 나타낸 그래프
<도면의 주요 부호에 대한 설명>
400 : 온도 보상 바이어스 소스 회로 410: 밴드갭 레퍼런스 회로
420 : 전압/전류 컨버터 430: 출력 버퍼
411 : 제 1 전류원 411a: 제 1 트랜지스터단
411b: 제 2 트랜지스터단 411c: 제 1 저항
412 : 제 2 전류원 412a: 제 3 트랜지스터단
412b: 제 4 트랜지스터단 412c: 제 2 저항
412d: 제 3 저항 413 : 제 1 전류 미러
413a~413d: 제 1 내지 제 4 트랜지스터 414 : 제 2 전류 미러
414a, 414b: 제 5 및 제 6 트랜지스터단 415 : 시동부
416 : 서밍부
본 발명은 온도 보상 바이어스 소스회로에 관한 것으로, 기존의 바이어스 소스회로에 적은 수의 트랜지스터 및 저항을 추가함으로써, 온도 변화에 대하여 보상된 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 기준 전압을 동시에 출력시킬 수 있고, 이에 따라 온도변화에 대하여 보상된 정전압원 뿐만 아니라 정전류원도 제공할 수 있는 온도 보상 바이어스 소스회로에 관한 것이다.
일반적으로, 정전압원 및 정전류원 회로는 아날로그 회로 및 혼성 회로의 필수적으로 요구되는 기본 회로이다. 정전압원에서 발생되는 기준 전압과 정전류원에서 발생되는 기준 전류는 각각 복사 또는 스케일(scale)되어 IC를 구성하는 모든 블록의 바이어스 전압 또는 전류로 사용된다.
따라서, 기준 전압 및 기준 전류의 변화는 IC를 구성하는 모든 블록의 바이어스 전압 및 전류의 변화를 의미하므로 IC의 성능에 직접적인 영향을 주게 되며, 반도체 공정상에서 발생되는 도핑농도의 차이, 온도에 의한 특성 변화 등에 의해서 정전압원의 전압 특성 및 정전류원의 전류 특성이 열화되므로 이를 보상하기 위한 연구가 활발하게 진행되고 있다.
그러나 상기 정전압원 및 정전류원은 일반적으로 그 구조가 복잡하고, 회로 내의 큰 면적을 차지하고 있어 이런 특성 열화를 보상하기 위한 연구가 쉽지 않다.
도 1은 종래 기술에 따른 온도 보상 바이어스 소스회로(100)의 회로도를 나타낸 것이고, 도 2는 종래 기술에 따른 밴드갭 레퍼런스 회로(110)의 회로도를 나타낸 것이며, 도 3은 종래 기술에 따른 온도에 대한 전압/전류 컨버터의 저항(Rs)값을 나타낸 도면이다.
도 1에서 도시한 바와 같이, 종래 기술에 따른 온도 보상 바이어스 소스회로(100)는, 온도 보상된 기준 전압(Vref)을 출력하는 밴드갭 레퍼런스 회로(110), 상 기 기준 전압(Vref)을 기준 전류(Iout)로 변환하는 전압/전류 컨버터(120), 및 상기 밴드갭 레퍼런스 회로(110)와 전압/전류 컨버터(120)에 연결되고, 상기 밴드갭 레퍼런스 회로(110)에서 출력되는 상기 기준 전압(Vref)을 버퍼링하여 상기 전압/전류 컨버터(120)에 출력하는 출력 버퍼(130)로 구성되어 있으며, 여기서 상기 출력 버퍼(130)는 상기 기준 전압(Vref)이 부입력으로 궤환되는 것을 사용하고 있다.
또한, 상기 전압/전류 컨버터(120)는, 온도에 대하여 양의 계수의 기울기를 가지는 저항(Rs)을 포함하고 있기 때문에, 상기 밴드갭 레퍼런스 회로(110)를 통해서 온도 변화에 대하여 일정한 기준 전압(Vref)이 출력된다 할지라도 상기 전압/전류 컨버터(120)를 통해 변환된 기준 전류(Iout)는 온도에 따라 변화되는 값을 가지게 되어 그 특성이 열화되는 문제점이 발생한다.
즉, 도 3에서 도시한 바와 같이, 상온인 25℃에서 40Ω의 저항값을 갖는 전압/전류 컨버터(120)의 저항(Rs)일 경우, 온도가 -20℃에서 120℃로 변화하는 동안 약 4Ω의 저항값이 상승하였으므로 약 10%의 변화율을 가지게 되며, 이에 따라 상기 전압/전류 컨버터(120)를 통해 변환된 기준 전류(Iout)도 약 10%의 변화율을 가지게 되어 온도에 대한 전류 특성이 열화됨을 알 수 있다.
또한, 도 2에서 도시한 바와 같이, 상기 밴드갭 레퍼런스 회로(110)는, 접지 단자(VSS)에 연결되고, 하나의 트랜지스터로 구성된 제 1 트랜지스터단(111a)과 복수의 트랜지스터로 구성된 제 2 트랜지스터단(111b) 및 제 1 저항(111c)으로 구성되어 온도에 비례하는 전류를 공급하는 제 1 전류원(111), 접지 단자(VSS)에 연결되고, 복수의 트랜지스터로 구성된 제 3 트랜지스터단(112a) 및 제 2 저항(112b)로 구성되어 온도에 반비례하는 전류를 공급하는 제 2 전류원(112), 상기 제 1 전류원(111) 및 전원 단자(VDD)에 연결되어 상기 제 1 전류원(111)의 제 1 트랜지스터단(111a)과 제 2 트랜지스터단(111b)에 동일한 전류(IC)가 흐르게 하는 제 1 전류 미러(113), 상기 제 1 전류 미러(113)와 전원 단자(VDD) 및 접지 단자(VSS)에 연결되어 상기 제 1 전류 미러(113)가 정상동작 하도록 하는 시동부(115), 전원 단자(VDD) 및 제 1 전류 미러(113)에 연결되고, 상기 제 1 전류원(111)에서 공급되는 전류를 복사하는 제 2 전류 미러(114) 및 상기 제 1 전류원(111)에서 공급된 전류와 상기 제 2 전류원(112)에서 공급되는 전류를 합하는 서밍부(116)로 구성되어 있다.
여기서, 상기 제 1 전류 미러(113)는, 전원 단자(VDD)에 연결되는 제 1 트랜지스터(113a), 상기 전원 단자(VDD) 및 제 1 트랜지스터(113a)와 연결되어 상기 제 1 트랜지스터(113a)와 동일한 전류(IC)가 흐르는 제 2 트랜지스터(113b), 상기 제 1 트랜지스터(113a) 및 상기 제 1 트랜지스터단(111a)에 연결되는 제 3 트랜지스터(113c) 및 상기 제 2 트랜지스터(113b)와 제 3 트랜지스터(113c) 및 상기 제 2 트랜지스터단(111b)에 연결되어 상기 제 3 트랜지스터(113c)와 동일한 전류(IC)가 흐르는 제 4 트랜지스터(113d)로 구성되어 있으며, 상기 제 2 전류 미러(114)는, 상기 제 2 전류원(112)의 제 3 트랜지스터단(112a)과 상기 제 1 전류 미러(113)의 제 2 트랜지스터(113b) 및 전원 단자(VDD)에 연결되어 복수개의 트랜지스터로 구성되어 있다.
또한, 상기 제 1 전류원(111)의 상기 제 1 저항(111c)은, 상기 제 1 전류 미러(113)의 상기 제 4 트랜지스터(113d) 소스와 상기 제 1 전류원(111)의 제 2 트랜지스터단(111b) 컬렉터 사이에 연결되어 있고, 상기 제 2 전류원(112)의 상기 제 2 저항(412c)은, 상기 제 2 전류 미러(114)의 드레인과 상기 제 2 전류원(112)의 상기 제 3 트랜지스터단(112a) 컬렉터 사이에 연결되어 있다.
그러나, 상술한 바와 같은 종래 기술에 따른 온도 보상 바이어스 소스회로는, 온도 변화에 대하여 보상된 기준 전압은 출력할 수 있으나, 온도에 대하여 양의 계수의 기울기를 갖는 저항으로 인해 온도 변화에 대하여 보상된 기준 전류를 출력할 수 없게 되어 온도에 대한 전류 특성이 열화되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 기존의 바이어스 소스회로에 적은 수의 트랜지스터 및 저항을 추가함으로써, 온도 변화에 대하여 보상된 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 기준 전압을 동시에 출력시킬 수 있고, 이에 따라 온도변화에 대하여 보상된 정전압원 뿐만 아니라 정전류원도 제공할 수 있는 온도 보상 바이어스 소스회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 온도 보상 바이어스 소스회로는, 온도 보상된 제 1 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압을 출력하는 밴드갭 레퍼런스 회로; 상기 제 1 및 제 2 기준 전압을 기준 전류로 변환하는 전압/전류 컨버터; 및 상기 밴드갭 레퍼런스 회로와 전압/전류 컨버터에 연결되고, 상기 밴드갭 레퍼런스 회로에서 출력되는 제 1 및 제 2 기준 전압을 버퍼링하여 상기 전압/전류 컨버터에 출력하는 출력 버퍼;를 포함한다.
여기서, 상기 밴드갭 레퍼런스 회로는, 접지 단자에 연결되고, 하나의 트랜지스터로 구성된 제 1 트랜지스터단과 복수의 트랜지스터로 구성된 제 2 트랜지스터단 및 제 1 저항으로 구성되어 온도에 비례하는 전류를 공급하는 제 1 전류원; 접지 단자에 연결되고, 복수의 트랜지스터로 구성된 제 3 트랜지스터단과 상기 제 3 트랜지스터단과 동일한 수의 트랜지스터로 구성된 제 4 트랜지스터단 및 제 2, 3 저항으로 구성되어 온도에 반비례하는 전류를 공급하는 제 2 전류원; 상기 제 1 전류원 및 전원 단자에 연결되어 상기 제 1 전류원의 제 1 트랜지스터단과 제 2 트랜지스터단에 동일한 전류가 흐르게 하는 제 1 전류 미러; 상기 제 1 전류 미러와 전원 단자 및 접지 단자에 연결되어 상기 제 1 전류 미러가 정상동작 하도록 하는 시동부; 전원 단자 및 제 1 전류 미러에 연결되고, 상기 제 1 전류원에서 공급되는 전류를 복사하는 제 2 전류 미러; 및 상기 제 1 전류원에서 공급된 전류와 상기 제 2 전류원에서 공급되는 전류를 합하는 서밍부;를 포함하는 것을 특징으로 한다.
이때, 상기 제 1 전류원의 상기 제 1 트랜지스터단 및 제 2 트랜지스터단을 구성하는 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 한다.
또한, 상기 제 1 전류 미러는, 전원 단자에 연결되는 제 1 트랜지스터; 상기 전원 단자 및 제 1 트랜지스터와 연결되어 상기 제 1 트랜지스터와 동일한 전류가 흐르는 제 2 트랜지스터; 상기 제 1 트랜지스터 및 상기 제 1 트랜지스터단에 연결되는 제 3 트랜지스터; 및 상기 제 2 트랜지스터와 제 3 트랜지스터 및 상기 제 2 트랜지스터단에 연결되어 상기 제 3 트랜지스터와 동일한 전류가 흐르는 제 4 트랜지스터;를 포함하는 것을 특징으로 한다.
이때, 상기 제 1 및 제 2 트랜지스터는 피모스 트랜지스터이고, 상기 제 3 및 제 4 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 한다.
또한, 상기 제 1 저항은, 제 4 트랜지스터의 소스와 제 2 트랜지스터단의 컬렉터 사이에 연결되는 것을 특징으로 한다.
또한, 상기 제 2 전류원의 상기 제 3 트랜지스터단 및 제 4 트랜지스터단을 구성하는 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 한다.
또한, 상기 제 2 전류 미러는, 제 3 트랜지스터단과 제 2 트랜지스터 및 전원 단자에 연결되어 복수개의 트랜지스터로 구성된 제 5 트랜지스터단; 및 상기 전원 단자 및 제 5 트랜지스터단과 연결되고, 상기 제 5 트랜지스터단과 동일한 수의 트랜지스터로 구성되어 상기 제 5 트랜지스터단과 동일한 전류가 흐르는 제 6 트랜지스터단;을 포함하여 구성된 것을 특징으로 한다.
이때, 상기 제 5 및 제 6 트랜지스터단을 구성하는 복수개의 트랜지스터는 피모스 트랜지스터인 것을 특징으로 한다.
또한, 상기 제 2 저항은, 제 5 트랜지스터단의 드레인과 제 3 트랜지스터단의 컬렉터 사이에 연결되는 것을 특징으로 한다.
그리고, 상기 제 3 저항은 제 6 트랜지스터단의 드레인과 제 4 트랜지스터단 의 컬렉터 사이에 연결되는 것을 특징으로 한다.
또한, 상기 제 1 저항과 제 2 저항의 저항값의 비율은, 1 : 5의 비율로 하는 것을 특징으로 한다.
또한, 상기 제 1 저항과 제 3 저항의 저항값의 비율은, 1 : 6 이상에서 1: 15 이하 범위 내에 있는 비율로 하는 것을 특징으로 한다.
또한, 상기 전압/전류 컨버터는 온도에 대하여 양의 계수의 기울기를 가지는 저항을 포함하는 것을 특징으로 한다.
그리고, 상기 출력 버퍼는, 상기 제 1 기준 전압 또는 제 2 기준 전압이 부입력으로 궤환되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예에 대하여 보다 상세히 설명하기로 한다.
도 4는 본 발명에 따른 온도 보상 바이어스 소스회로(400)의 회로도를 나타낸 것으로서, 도 4에서 도시한 바와 같이, 본 발명에 따른 온도 보상 바이어스 소스회로(400)는, 온도 보상된 제 1 기준 전압(Vref1) 및 온도에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압(Vref2)을 출력하는 밴드갭 레퍼런스 회로(410), 상기 제 1 및 제 2 기준 전압(Vref1, Vref2)을 기준 전류(Iout)로 변환하는 전압/전류 컨버터(420), 및 상기 밴드갭 레퍼런스 회로(410)와 전압/전류 컨버터(420)에 연결되고, 상기 밴드갭 레퍼런스 회로(410)에서 출력되는 상기 제 1 및 제 2 기준 전압(Vref1, Vref2)을 버퍼링하여 상기 전압/전류 컨버터(420)에 출력하는 출력 버퍼(430)로 구성되어 있다. 여기서, 상기 전압/전류 컨버터(420)는 온도에 대하여 양의 계수의 기울기를 가지는 저항(Rs)을 포함하고 있으며, 상기 출력 버퍼(430)는 상기 제 1 기준 전압(Vref1) 또는 제 2 기준 전압(Vref2)이 부입력으로 궤환되는 것을 사용하고 있다.
도 5는 본 발명에 따른 밴드갭 레퍼런스 회로(410)의 회로도를 나타낸 것으로, 도 5에서 도시한 바와 같이, 상기 밴드갭 레퍼런스 회로(410)는 크게 제 1 전류원(411), 제 2 전류원(412), 제 1 전류 미러(413), 제 2 전류 미러(414), 시동부(415), 서밍부(416)를 포함한다.
먼저, 온도에 비례하는 전류를 공급하는 제 1 전류원(411)은, 접지 단자(VSS)에 연결되고, 하나의 트랜지스터로 구성된 제 1 트랜지스터단(411a)과 복수의 트랜지스터로 구성된 제 2 트랜지스터단(411b) 및 제 1 저항(411c)으로 구성된다.
다음, 온도에 반비례하는 전류를 공급하는 제 2 전류원(412)은, 접지 단자(VSS)에 연결되고, 복수의 트랜지스터로 구성된 제 3 트랜지스터단(412a)과 상기 제 3 트랜지스터단(412a)과 동일한 수의 트랜지스터로 구성된 제 4 트랜지스터단(412b) 및 제 2, 3 저항(412c, 412d)으로 구성된다.
또한, 제 1 전류 미러(413)는, 상기 제 1 전류원(411) 및 전원 단자(VDD)에 연결되어 상기 제 1 전류원(411)의 제 1 트랜지스터단(411a)과 제 2 트랜지스터단(411b)에 동일한 전류가 흐르게 한다.
그리고, 시동부(415)는 상기 제 1 전류 미러(413)와 전원 단자(VDD) 및 접지 단자(VSS)에 연결되어 상기 제 1 전류 미러(413)가 정상동작 하도록 한다.
또한, 제 2 전류 미러(414)는, 전원 단자(VDD) 및 제 1 전류 미러(413)에 연결되고, 상기 제 1 전류원(411)에서 공급되는 전류를 복사하는 기능을 한다.
아울러, 서밍부(416)는, 상기 제 1 전류원(411)에서 공급된 전류와 상기 제 2 전류원(412)에서 공급되는 전류를 합하는 역할을 한다.
여기서, 상기 제 1 전류원(411)의 제 1 트랜지스터단(411a) 및 제 2 트랜지스터단(411b)을 구성하는 트랜지스터와 상기 제 2 전류원(412)의 제 3 트랜지스터단(412a) 및 제 4 트랜지스터단(412b)을 구성하는 트랜지스터는 바이폴라 트랜지스터이며, 상기 제 1 전류원(411)의 제 2 트랜지스터단(411b)을 구성하는 트랜지스터의 수와 상기 제 2 전류원(412)의 제 3 또는 제 4 트랜지스터단(412a, 412b)을 구성하는 트랜지스터의 수는 동일하다.
또한, 상기 제 1 전류 미러(413)는, 전원 단자(VDD)에 연결되는 제 1 트랜지스터(413a), 상기 전원 단자(VDD) 및 제 1 트랜지스터(413a)와 연결되어 상기 제 1 트랜지스터(413a)와 동일한 전류가 흐르는 제 2 트랜지스터(413b), 상기 제 1 트랜지스터(413a) 및 상기 제 1 트랜지스터단(411a)에 연결되는 제 3 트랜지스터(413c) 및 상기 제 2 트랜지스터(413b)와 제 3 트랜지스터(413c) 및 상기 제 2 트랜지스터단(411b)에 연결되어 상기 제 3 트랜지스터(413c)와 동일한 전류가 흐르는 제 4 트랜지스터(413d)로 구성되어 있다.
그리고, 상기 제 2 전류 미러(414)는, 상기 제 2 전류원(412)의 제 3 트랜지 스터단(412a)과 상기 제 1 전류 미러(413)의 제 2 트랜지스터(413b) 및 전원 단자(VDD)에 연결되어 복수개의 트랜지스터로 구성된 제 5 트랜지스터단(414a) 및 상기 전원 단자(VDD) 및 제 5 트랜지스터단(414a)과 연결되고, 상기 제 5 트랜지스터단(414a)과 동일한 수의 트랜지스터로 구성되며, 상기 제 5 트랜지스터단(414a)에 흐르는 전류와 동일한 전류가 흐르는 제 6 트랜지스터단(414b)로 구성되어 있다.
이때, 상기 제 1 전류 미러(413)의 상기 제 1 및 제 2 트랜지스터(413a, 413b)는 피모스 트랜지스터이고, 상기 제 3 및 제 4 트랜지스터(413c, 413d)는 엔모스 트랜지스터이며, 상기 제 2 전류 미러(414)의 상기 제 5 및 제 6 트랜지스터단(414a 414b)을 구성하는 복수개의 트랜지스터는 피모스 트랜지스터로 이루어져 있다.
또한, 상기 제 1 전류원(411)의 상기 제 1 저항(411c)은, 상기 제 1 전류 미러(413)의 상기 제 4 트랜지스터(413d) 소스와 상기 제 1 전류원(411)의 제 2 트랜지스터단(411b) 컬렉터 사이에 연결되어 있다. 그리고, 상기 제 2 전류원(412)의 상기 제 2 저항(412c)은, 상기 제 2 전류 미러(414)의 상기 제 5 트랜지스터단(414a) 드레인과 상기 제 2 전류원(412)의 상기 제 3 트랜지스터단(412a) 컬렉터 사이에 연결되어 있으며, 상기 제 2 전류원(412)의 상기 제 3 저항(412d)은 상기 제 2 전류 미러(414)의 상기 제 6 트랜지스터단(414b) 드레인과 상기 제 2 전류원(412)의 상기 제 4 트랜지스터단(412b) 컬렉터 사이에 연결되어 있다.
상기와 같은 밴드갭 레퍼런스 회로(410)를 이용하여 온도 변화에 대하여 보상된 제 1 기준 전압(Vref1)과 온도에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압(Vref2)을 출력시킬 수 있고, 이에 따라 온도 변화에 대하여 보상된 정전압원 및 정전류원을 제공하는 과정에 대하여 상세히 설명하면 다음과 같다.
일반적인 바이폴라 트랜지스터의 컬렉터 전류를 IC 라 한다면, 컬렉터 전류 IC는 다음의 수학식 1을 만족한다.
Figure 112005043628473-pat00001
상기 수학식 1에서 IS 는 바이폴라 트랜지스터의 포화 전류이고, VBE는 바이폴라 트랜지스터의 베이스-에미터간 전압이며, VT는 바이폴라 트랜지스터의 문턱 전압을 의미한다. 일반적으로 VBE는 온도에 따라 -0.085mV/℃ 의 기울기를 가지므로 온도 변화에 대해 음의 계수의 기울기를 가지며, VT는 온도에 따라 +2mV/℃의 기울기를 가지므로 온도 변화에 대해 양의 계수의 기울기를 가진다.
본 발명에 따른 상기 제 1 전류원(411)의 제 1 트랜지스터단(411a)에 상기 수학식 1을 적용하고, 상기 수학식 1을 변형하면 상기 제 1 트랜지스터단(411a)의 베이스-에미터간 전압을 구할 수 있다. 이때, 상기 제 1 트랜지스터단(411a)의 베이스-에미터간 전압을 VBE1이라고 하면 상기 VBE1은 다음의 수학식 2를 통해 구할 수 있다.
Figure 112005043628473-pat00002
상기 수학식 2와 마찬가지 방법으로, 상기 제 1 전류원(411)의 제 2 트랜지스터단(411b)의 베이스- 에미터간 전압 또한 구할 수 있다. 이때, 상기 제 2 트랜지스터단(411b)의 베이스-에미터간 전압을 VBE2이라고 하고, 상기 제 2 트랜지스터단(411b)이 N개의 바이폴라 트랜지스터로 구성되어 있다고 하면, 상기 VBE2 는 다음의 수학식 3을 통해 구할 수 있다.
Figure 112005043628473-pat00003
상기 수학식 2와 수학식 3를 통해 상기 제 1 전류원(411)의 제 1 트랜지스터단(411a)의 베이스-에미터간 전압(VBE1)과 상기 제 1 전류원(411)의 제 2 트랜지스터단(411b)의 베이스-에미터간 전압(VBE2)의 차이를 구할 수 있는데, 상기 차이를 △VBE라고 하면 상기 △VBE는 다음의 수학식 4를 통해 구할 수 있다.
Figure 112005043628473-pat00004
여기서, 상기 제 1 전류원(411)의 제 2 트랜지스터단(411b)에 흐르는 컬렉터 전류(IC)는 제 1 저항(411c)에 흐르는 전류와 같으며, 또한 상기 제 1 저항(411c)에 는 상기 수학식 4에서 구한 전압과 동일한 전압이 인가되므로, 상기 제 1 저항을 R1이라고 할때, 상기 수학식 1에서 설명한 컬렉터 전류(IC)는 다음의 수학식 5를 통해서도 구할 수 있다.
Figure 112005043628473-pat00005
이때, △VBE는 바이폴라 트랜지스터의 문턱 전압(VT)의 형태로 나타내어지고, 상기 문턱 전압(VT)은 온도 변화에 대하여 양의 계수의 기울기를 가지게 되며, 이에 따라, 상기 컬렉터 전류(IC)도 온도 변화에 대하여 양의 계수의 기울기를 가지게 되므로 상기 제 1 전류원(411)은 온도에 비례하는 전류를 공급하는 역할을 한다는 것을 알 수 있다.
한편, 상기 제 2 전류 미러(414)의 제 5 트랜지스터단(414a)이 M개의 트랜지스터로 이루어져 있다면, 모스 트랜지스터에 흐르는 전류는 트랜지스터의 수에 비례하므로 상기 제 2 전류 미러(414)의 제 5 트랜지스터단(414a)에는 상기 제 1 저항(411c)에 흐르는 전류(IC)의 M배 크기의 전류가 흐르게 된다. 따라서, 상기 제 2 저항(412c)을 R2라고 하고 상기 제 2 전류원(412)의 제 3 트랜지스터단(412a)의 베이스-에미터간 전압을 VBE3 라고 할때, 상기 제 1 기준 전압(Vref1)은 다음의 수학식 6을 통해서 구할 수 있다.
Figure 112005043628473-pat00006
상기 수학식 6에 상기 수학식 5를 대입하면, 상기 제 1 기준 전압(Vref1)은 다음의 수학식 7을 통해서도 구할 수 있다.
Figure 112005043628473-pat00007
상기 수학식 7을 통해서, 베이스-에미터간 전압의 항을 가지게 하는 상기 제 2 전류원(412)은 온도에 반비례하는 전류를 공급한다는 것을 알 수 있으며, 상기 제 1 저항(411c)과 제 2 저항(412c)의 저항값의 비율에 따라 온도 변화에 대하여 보상된 제 1 기준 전압(Vref1)이 출력될 수 있음을 알 수 있다. 이때, 상기 제 1 저항(411c)과 제 2 저항(412c)의 저항값의 비율을 1 : 5로 할 때, 온도 변화에 대하여 보상된 제 1 기준 전압(Vref1)이 출력될 수 있으며, 상기 제 1 저항(411c)과 제 2 저항(412c)의 저항값의 비율을 1 : 5로 하였을 때의 제 1 기준 전압(Vref1)의 시뮬레이션 결과는 후술할 도 7a에서 도시하고 있다.
한편, 상기 제 3 저항(412d)을 R3라고 하고 상기 제 2 전류원(412)의 제 4 트랜지스터단(412b)의 베이스-에미터간 전압을 VBE4 라고 할때, 상기 제 2 기준 전압(Vref2)은 상기 제 1 기준 전압(Vref1)과 마찬가지 방법으로 다음의 수학식 8을 통해서 구할 수 있다.
Figure 112005043628473-pat00008
상기 수학식 8을 통해서도, 베이스-에미터간 전압의 항을 가지게 하는 상기 제 2 전류원(412)은 온도에 반비례하는 전류를 공급한다는 것을 알 수 있으며, 상기 제 1 저항(411c)과 제 3 저항(412d)의 저항값의 비율에 따라 온도 변화에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압(Vref2)이 출력될 수 있음을 알 수 있다. 이때, 상기 제 1 저항(411c)과 제 3 저항(412d)의 저항값의 비율을 1 : 6 이상에서 1: 15 이하 범위 내에 있는 비율로 할 때, 온도 변화에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압(Vref2)이 출력될 수 있으며, 상기 제 1 저항(411c)과 제 3 저항(412d)의 저항값의 비율을 1 : 6 이상에서 1: 15 이하 범위 내에 있는 비율로 하였을 때의 제 2 기준 전압(Vref2)의 시뮬레이션 결과는 후술할 도 7b에서 도시하고 있다.
도 6a는 본 발명에 따른 온도에 대한 제 1 기준 전압(Vref1)을 나타낸 도면이고, 도 6b는 본 발명에 따른 온도에 대한 제 2 기준 전압(Vref2)을 나타낸 도면이며, 도 6c는 본 발명에 따른 온도에 대한 제 2 기준 전압(Vref2)을 변환한 기준 전류(Iout)를 나타낸 도면이다.
도 6a에서 도시한 바와 같이, 상기 제 1 저항(411c)과 제 2 저항(412c)의 저항값의 비율을 최적의 값으로 설정하였을 경우, 본 발명을 통해 출력된 제 1 기준 전압(Vref1)은 온도 변화에 대해 거의 일정한 값을 가짐을 알 수 있다.
또한, 도 6b에서 도시한 바와 같이, 상기 제 1 저항(411c)과 제 3 저항(412d)의 저항값의 비율을 최적의 값으로 설정하였을 경우, 본 발명을 통해 출력된 제 2 기준 전압(Vref2)은, 전압/전류 컨버터에 포함된 저항(Rs)의 온도에 대한 기울기(600)와 거의 같은 기울기(601)를 가지게 됨을 알 수 있으며, 이에 따라, 도 6c에서 도시한 바와 같이, 온도 변화에 대하여 거의 일정한 값을 가지는 기준 전류(Iout)를 출력할 수 있음을 알 수 있다.
한편, 상기 제 1 저항(411c)을 R1, 제 2 저항(412c)을 R2, 제 3 저항(412d)을 R3로 하였을 때, 도 7a는 R2 / R1 에 따른 제 1 기준 전압(Vref1) 변화에 대한 시뮬레이션을 나타낸 도면이고, 도 7b는 R3 / R1 에 따른 제 2 기준 전압(Vref2) 변화에 대한 시뮬레이션을 나타낸 도면이며, 도 7c는 R3 / R1 에 따른 제 2 기준 전압(Vref2)이 변환된 기준 전류(Iout) 변화에 대한 시뮬레이션을 나타낸 도면이다.
먼저, 도 7a에서 도시한 바와 같이, R2 / R1 가 5일 때, 즉, 상기 제 1 저항(411c)과 제 2 저항(412c)의 저항값의 비율이 1 : 5 일때, 상기 제 1 기준 전압(Vref1)의 기울기가 0이 되어 온도 변화에 대하여 일정한 값을 알 수 있다.
또한, 도 7b에서 도시한 바와 같이, R3 / R1 가 6 이상 15 이하 범위 내에 있을때, 즉, 상기 제 1 저항(411c)과 제 3 저항(412d)의 저항값의 비율이 1 : 6 이상 에서 1: 15 이하 범위 내에 있을때, 상기 제 2 기준 전압(Vref2)의 기울기가 양의 계수를 가짐을 알 수 있으며, 이에 따라, 도 7c에서 도시한 바와 같이, R3 / R1 가 6 이상 15 이하 범위 내에 있을때, 온도 변화에 대한 변화율이 10% 범위 내에 있는 기준 전류(Iout)를 출력할 수 있음을 알 수 있다.
상기 시뮬레이션 결과를 표로 정리한 것이 표 1 내지 표 3 인데, 표 1은 R2 / R1 에 따른 제 1 기준 전압(Vref1) 변화에 대한 시뮬레이션 결과를 나타낸 표이고, 표 2는 R3 / R1 에 따른 제 2 기준 전압(Vref2) 변화에 대한 시뮬레이션 결과를 나타낸 표이며, 표 3은 R3 / R1 에 따른 제 2 기준 전압(Vref2)이 변환된 기준 전류(Iout) 변화에 대한 시뮬레이션 결과를 나타낸 표이다.
Figure 112005043628473-pat00009
Figure 112005043628473-pat00010
Figure 112005043628473-pat00011
표 1에서 설명한 것과 같이, R2 / R1 가 5일 때, 상기 제 1 기준 전압(Vref1)의 기울기가 0이 됨을 알 수 있으며, 표 2에서 설명한 것과 같이, R3 / R1 가 6 이상 15 이하 범위 내에 있을 때, 상기 제 2 기준 전압(Vref2)의 기울기가 양의 계수를 가짐을 알 수 있다. 또한, 표 3에서 도시한 바와 같이, R3 / R1 가 6 이상 15 이하 범위 내에 있을 때, 기준 전류(Iout)의 변화율이 10% 범위 내에 있음을 알 수 있으며, 특히 R3 / R1 가 9일 때 온도 변화에 대하여 거의 일정한 기준 전류(Iout)가 출력됨을 알 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 온도 보상 바이어스 소스회로에 의하면, 적은 수의 소자를 추가함으로써, 온도 변화에 대하여 보상된 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 기준 전압을 동시에 출력시킬 수 있고, 이에 따라 온도변화에 대하여 보상된 정전압원 뿐만 아니라 정전류원도 제공할 수 있는 효과가 있다.

Claims (15)

  1. 온도 보상된 제 1 기준 전압 및 온도에 대하여 양의 계수의 기울기를 가지는 제 2 기준 전압을 출력하는 밴드갭 레퍼런스 회로;
    상기 제 1 및 제 2 기준 전압을 기준 전류로 변환하는 전압/전류 컨버터; 및
    상기 밴드갭 레퍼런스 회로와 전압/전류 컨버터에 연결되고, 상기 밴드갭 레퍼런스 회로에서 출력되는 상기 제 1 및 제 2 기준 전압을 버퍼링하여 상기 전압/전류 컨버터에 출력하는 출력 버퍼;를 포함하는 온도 보상 바이어스 소스회로.
  2. 제 1항에 있어서, 상기 밴드갭 레퍼런스 회로는,
    접지 단자에 연결되고, 하나의 트랜지스터로 구성된 제 1 트랜지스터단과 복수의 트랜지스터로 구성된 제 2 트랜지스터단 및 제 1 저항으로 구성되어 온도에 비례하는 전류를 공급하는 제 1 전류원;
    접지 단자에 연결되고, 복수의 트랜지스터로 구성된 제 3 트랜지스터단과 상기 제 3 트랜지스터단과 동일한 수의 트랜지스터로 구성된 제 4 트랜지스터단 및 제 2, 3 저항으로 구성되어 온도에 반비례하는 전류를 공급하는 제 2 전류원;
    상기 제 1 전류원 및 전원 단자에 연결되어 상기 제 1 전류원의 제 1 트랜지스터단과 제 2 트랜지스터단에 동일한 전류가 흐르게 하는 제 1 전류 미러;
    상기 제 1 전류 미러와 전원 단자 및 접지 단자에 연결되어 상기 제 1 전류 미러가 정상동작 하도록 하는 시동부;
    전원 단자 및 제 1 전류 미러에 연결되고, 상기 제 1 전류원에서 공급되는 전류를 복사하는 제 2 전류 미러; 및
    상기 제 1 전류원에서 공급된 전류와 상기 제 2 전류원에서 공급되는 전류를 합하는 서밍부;를 포함하는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  3. 제 2항에 있어서,
    상기 제 1 전류원의 상기 제 1 트랜지스터단 및 제 2 트랜지스터단을 구성하는 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  4. 제 3항에 있어서, 상기 제 1 전류 미러는,
    전원 단자에 연결되는 제 1 트랜지스터;
    상기 전원 단자 및 제 1 트랜지스터와 연결되어 상기 제 1 트랜지스터와 동일한 전류가 흐르는 제 2 트랜지스터;
    상기 제 1 트랜지스터 및 상기 제 1 트랜지스터단에 연결되는 제 3 트랜지스터; 및
    상기 제 2 트랜지스터와 제 3 트랜지스터 및 상기 제 2 트랜지스터단에 연결되어 상기 제 3 트랜지스터와 동일한 전류가 흐르는 제 4 트랜지스터;를 포함하는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  5. 제 4항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 피모스 트랜지스터이고, 상기 제 3 및 제 4 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  6. 제 5항에 있어서,
    상기 제 1 저항은, 제 4 트랜지스터의 소스와 제 2 트랜지스터단의 컬렉터 사이에 연결되는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  7. 제 6항에 있어서,
    상기 제 2 전류원의 상기 제 3 트랜지스터단 및 제 4 트랜지스터단을 구성하는 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  8. 제 7항에 있어서, 상기 제 2 전류 미러는,
    제 3 트랜지스터단과 제 2 트랜지스터 및 전원 단자에 연결되어 복수개의 트랜지스터로 구성된 제 5 트랜지스터단; 및
    상기 전원 단자 및 제 5 트랜지스터단과 연결되고, 상기 제 5 트랜지스터단과 동일한 수의 트랜지스터로 구성되어 상기 제 5 트랜지스터단과 동일한 전류가 흐르는 제 6 트랜지스터단;을 포함하여 구성된 것을 특징으로 하는 온도 보상 바이 어스 소스회로.
  9. 제 8항에 있어서,
    상기 제 5 및 제 6 트랜지스터단을 구성하는 복수개의 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  10. 제 9항에 있어서,
    상기 제 2 저항은, 제 5 트랜지스터단의 드레인과 제 3 트랜지스터단의 컬렉터 사이에 연결되는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  11. 제 10항에 있어서,
    상기 제 3 저항은 제 6 트랜지스터단의 드레인과 제 4 트랜지스터단의 컬렉터 사이에 연결되는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  12. 제 11항에 있어서,
    상기 제 1 저항과 제 2 저항의 저항값의 비율은, 1 : 5의 비율로 하는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  13. 제 12항에 있어서,
    상기 제 1 저항과 제 3 저항의 저항값의 비율은, 1 : 6 이상에서 1: 15 이하 범위 내에 있는 비율로 하는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  14. 제 1항에 있어서,
    상기 전압/전류 컨버터는 온도에 대하여 양의 계수의 기울기를 가지는 저항을 포함하는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
  15. 제 1항에 있어서,
    상기 출력 버퍼는, 상기 제 1 기준 전압 또는 제 2 기준 전압이 부입력으로 궤환되는 것을 특징으로 하는 온도 보상 바이어스 소스회로.
KR1020050072267A 2005-08-08 2005-08-08 온도 보상 바이어스 소스회로 KR100635167B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050072267A KR100635167B1 (ko) 2005-08-08 2005-08-08 온도 보상 바이어스 소스회로
US11/422,574 US20070030050A1 (en) 2005-08-08 2006-06-06 Temperature compensated bias source circuit
JP2006159585A JP2007049678A (ja) 2005-08-08 2006-06-08 温度補償バイアスソース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072267A KR100635167B1 (ko) 2005-08-08 2005-08-08 온도 보상 바이어스 소스회로

Publications (1)

Publication Number Publication Date
KR100635167B1 true KR100635167B1 (ko) 2006-10-17

Family

ID=37626446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072267A KR100635167B1 (ko) 2005-08-08 2005-08-08 온도 보상 바이어스 소스회로

Country Status (3)

Country Link
US (1) US20070030050A1 (ko)
JP (1) JP2007049678A (ko)
KR (1) KR100635167B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043044B1 (ko) * 2009-01-23 2011-06-21 (주)카이로넷 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
CN104111687A (zh) * 2013-11-13 2014-10-22 西安电子科技大学 低压、低温度系数基准源电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200928648A (en) * 2007-12-20 2009-07-01 Airoha Tech Corp Voltage reference circuit
CN101470459B (zh) * 2007-12-26 2011-06-08 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
EP2120124B1 (en) * 2008-05-13 2014-07-09 STMicroelectronics Srl Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1V
CN102193571B (zh) * 2010-03-18 2015-01-14 立锜科技股份有限公司 低电源电压的能隙参考电压产生器
KR20140071176A (ko) * 2012-12-03 2014-06-11 현대자동차주식회사 전류 발생 회로
US9612607B2 (en) * 2013-06-27 2017-04-04 Texas Instuments Incorporated Bandgap circuit for current and voltage
CN103941796B (zh) * 2014-04-11 2015-10-21 广州思信电子科技有限公司 带隙基准电路
CN104820460B (zh) * 2015-04-03 2019-10-01 深圳市芯联电子科技有限公司 一种带隙基准电压源电路
EP4212983A1 (en) * 2015-05-08 2023-07-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
CN105871389B (zh) * 2016-04-07 2018-06-22 杭州中科微电子有限公司 一种电流型发射机结构
WO2018003204A1 (ja) * 2016-06-28 2018-01-04 ソニー株式会社 表示装置、温度補償回路、および、表示装置の制御方法
US10133293B2 (en) * 2016-12-23 2018-11-20 Avnera Corporation Low supply active current mirror
CN108427465B (zh) * 2018-04-04 2019-12-06 上海申矽凌微电子科技有限公司 一种超低温度和电压系数的基准电路
US10503196B2 (en) * 2018-04-20 2019-12-10 Qualcomm Incorporated Bias generation and distribution for a large array of sensors
CN116633282A (zh) * 2023-06-16 2023-08-22 上海韬润半导体有限公司 一种偏置电路及功率放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173107A (ja) * 1987-01-13 1988-07-16 Canon Inc 定電流回路
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
JPH0535349A (ja) * 1991-06-25 1993-02-12 Toshiba Corp 半導体装置
JPH0635559A (ja) * 1992-07-17 1994-02-10 Toko Inc 定電流回路
JPH0816265A (ja) * 1994-06-29 1996-01-19 Fuji Electric Co Ltd 安定化電源回路
JP3517493B2 (ja) * 1995-09-21 2004-04-12 松下電器産業株式会社 内部降圧回路
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
US6087820A (en) * 1999-03-09 2000-07-11 Siemens Aktiengesellschaft Current source
JP3954245B2 (ja) * 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
US6340882B1 (en) * 2000-10-03 2002-01-22 International Business Machines Corporation Accurate current source with an adjustable temperature dependence circuit
JP3633864B2 (ja) * 2000-11-29 2005-03-30 Ｎｅｃマイクロシステム株式会社 不揮発性メモリの基準電圧発生回路
JP2003273654A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置
JP2004350018A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd レベル変換回路
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043044B1 (ko) * 2009-01-23 2011-06-21 (주)카이로넷 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
CN104111687A (zh) * 2013-11-13 2014-10-22 西安电子科技大学 低压、低温度系数基准源电路
CN104111687B (zh) * 2013-11-13 2015-09-16 西安电子科技大学 低压、低温度系数基准源电路

Also Published As

Publication number Publication date
JP2007049678A (ja) 2007-02-22
US20070030050A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
KR100635167B1 (ko) 온도 보상 바이어스 소스회로
US7304466B1 (en) Voltage reference circuit compensated for non-linearity in temperature characteristic of diode
US7511566B2 (en) Semiconductor circuit with positive temperature dependence resistor
KR101829416B1 (ko) 보상된 밴드갭
US6686797B1 (en) Temperature stable CMOS device
US6528979B2 (en) Reference current circuit and reference voltage circuit
US20060197581A1 (en) Temperature detecting circuit
KR19980080387A (ko) 밴드갭 기준 회로 및 방법
JPH08234853A (ja) Ｐｔａｔ電流源
US20060176043A1 (en) Reference voltage circuit
US20020079876A1 (en) Bandgap reference circuit
JP2007052569A (ja) 定電流回路およびそれを用いたインバータならびに発振回路
KR20090009293A (ko) 보상 회로 및 보상 방법
US20030117120A1 (en) CMOS bandgap refrence with built-in curvature correction
US7161340B2 (en) Method and apparatus for generating N-order compensated temperature independent reference voltage
US20100164465A1 (en) Low voltage bandgap reference circuit
US7944272B2 (en) Constant current circuit
US20120262146A1 (en) Reference-voltage generation circuit
US6191646B1 (en) Temperature compensated high precision current source
US6541949B2 (en) Current source with low temperature dependence
US6380723B1 (en) Method and system for generating a low voltage reference
US7609046B2 (en) Constant voltage circuit
US6225856B1 (en) Low power bandgap circuit
JP2009087010A (ja) 基準電圧発生回路
US20020109490A1 (en) Reference current source having MOS transistors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee