CN102929324A - 一种高电源抑制比的基准电压源 - Google Patents
一种高电源抑制比的基准电压源 Download PDFInfo
- Publication number
- CN102929324A CN102929324A CN2012104328069A CN201210432806A CN102929324A CN 102929324 A CN102929324 A CN 102929324A CN 2012104328069 A CN2012104328069 A CN 2012104328069A CN 201210432806 A CN201210432806 A CN 201210432806A CN 102929324 A CN102929324 A CN 102929324A
- Authority
- CN
- China
- Prior art keywords
- pipe
- pmos pipe
- circuit
- drain electrode
- links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001105 regulatory effect Effects 0.000 claims abstract description 30
- 102220543961 RBPJ-interacting and tubulin-associated protein 1_M12A_mutation Human genes 0.000 claims description 14
- 102220556385 V-set and transmembrane domain-containing protein 1_M13A_mutation Human genes 0.000 claims description 14
- 102220616205 CCR4-NOT transcription complex subunit 4_M18A_mutation Human genes 0.000 claims description 10
- 102220565243 L-lactate dehydrogenase A-like 6A_M11A_mutation Human genes 0.000 claims description 9
- 102220617837 Putative protein CLUHP3_M19A_mutation Human genes 0.000 claims description 9
- 102220617839 Putative protein CLUHP3_P18A_mutation Human genes 0.000 claims description 3
- 230000003278 mimic effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种高电源抑制比的基准电压源，包括偏置电路、零温度系数电压产生电路、运放电路、基准电压产生电路和调节电路；偏置电路的第一输出端连接零温度系数电压产生电路的第一输入端、运放电路的输出端、基准电压产生电路的第一输入端和调节电路的第一输入端；偏置电路的第二输出端连接零温度系数电压产生电路的第二输入端和基准电压产生电路的第二输入端；偏置电路的第三输出端连接运放电路的第三输入端，零温度系数电压产生电路的第一输出端连接运放电路的第一输入端，零温度系数电压产生电路的第二输出端连接运放电路的第二输入端，基准电压产生电路的输出端连接调节电路的第二输入端，调节电路的输出端连接偏置电路的第一输出端。
Description
技术领域
本发明涉及一种基准电压源的改进，具体的说是一种高电源抑制比的基准电压源。
背景技术
随着集成电路工艺的不断发展，以及电路系统结构的复杂化，对模数转换器、数模转换器、锁相环等模拟电路提出了更高的要求，高精度、高稳定性越来越受到重视，基准电压源是这些模拟电路的基本模块，其精度和稳定度直接关系到电路的工作状态和电路的性能，因此一个高精度的基准电压源是十分重要的。一个高精度基准电压源要求输出电压稳定，温度系数小，电源抑制比高。
目前常用的电压源是带隙基准电压源，如图1，采用双极型器件实现。双极晶体管的基极-发射极电压Vbe具有负温度系数，两个工作在不同电流密度下的双极晶体管的基极-发射极电压差△Vbe具有正温度系数，对Vbe和△Vbe进行适当的加权就可以得到零温度系数的输出电压。这种传统的带隙基准电压源结构很难获得很高的电源抑制比，而高精度的模拟电路又要求具有很高的电源抑制比。
发明内容
本发明的目的在于提供一种高电源抑制比的高精度基准电压源，用于解决传统带隙基准电压源很难获得高电源抑制比的问题。
为了达到以上目的，本发明所采用的技术方案是：该一种高电源抑制比的基准电压源，包括偏置电路、零温度系数电压产生电路、运放电路和基准电压产生电路，其特征在于：还设有调节电路；所述偏置电路的第一输出端分别与所述零温度系数电压产生电路的第一输入端、所述运放电路的输出端、所述基准电压产生电路的第一输入端和所述调节电路的第一输入端连接；所述偏置电路的第二输出端分别与所述零温度系数电压产生电路的第二输入端和所述基准电压产生电路的第二输入端连接；所述偏置电路的第三输出端与运放电路的第三输入端连接，所述零温度系数电压产生电路的第一输出端与所述运放电路的第一输入端连接，所述零温度系数电压产生电路的第二输出端与所述运放电路的第二输入端连接，所述基准电压产生电路的输出端与所述调节电路的第二输入端连接，所述调节电路的输出端与所述偏置电路的第一输出端连接。
本发明还通过如下措施实施：所述偏置电路，包括NMOS管M1A、M1B、M2A、M2B和PMOS管M3A、M3B、M4，其中NMOS管M1A的漏极和栅极、NMOS管M1B的栅极与NMOS管M2A的源极相连作为所述偏置电路的第三输出端，NMOS管M1B的漏极与NMOS管M2B的源极相连，NMOS管M2A的漏极和栅极、NMOS管M2B的栅极与PMOS管M3B的漏极相连，PMOS管M4的漏极和栅极、PMOS管M3B的栅极与NMOS管M2B的漏极相连作为所述偏置电路的第二输出端，PMOS管M3B的源极与M3A的漏极相连，PMOS管M3A、PMOS管M4的源极接直流电输入端，PMOS管M3A的栅极作为所述偏置电路的第一输出端，NMOS管M1A的源极和NMOS管M1B的源极接地。
所述零温度系数电压产生电路，包括PMOS管M5A、M5B、M6A、M6B、M7A、M7B、M12A、M12B、M13A、M13B，NMOS管M8，PNP管Q1、Q2、Q3、Q4和电阻R1A、R1B、R2；其中，PMOS管M5A、M6A、M7A、M12A和M13A的栅极相连作为所述零温度系数电压产生电路的第一输入端，PMOS管M5B、M6B、M7B、M12B、M13B的栅极相连接作为所述零温度系数电压产生电路的第二输入端，PMOS管M5A的漏极与PMOS管M5B的源极相连，PMOS管M6A的漏极与PMOS管M6B的源极相连，PMOS管M7A的漏极与PMOS管M7B的源极相连，PMOS管M12A的漏极与PMOS管M12B的源极相连，PMOS管M13A的漏极与PMOS管M13B的源极相连，NMOS管M8的栅极和漏极、PNP管Q1的基极、PNP管Q3的基极、电阻R1A的负端和电阻R1B的负端与M5B的漏极相连，PNP管Q1的发射极和PNP管Q2的基极与PMOS管M6B的漏极相连，PNP管Q2的发射极和电阻R1A的正端与PMOS管M7B的漏极相连作为所述零温度系数电压产生电路的第一输出端，PNP管Q3的发射极、PNP管Q4的基极与PMOS管M13B的漏极相连，PNP管Q4的发射极与电阻R2的负端相连，电阻R2的正端、电阻R1B的正端与PMOS管M12B的漏极相连作为所述零温度系数电压产生电路的第二输出端，NMOS管M8、PNP管Q1的集电极、PNP管Q2的集电极、PNP管Q3的集电极和PNP管Q4的集电极接地，PMOS管M5A、M6A、M7A、M12A和M13A的源极接直流电输入端。
所述运放电路3，包括NMOS管M9、M10A、M10B和PMOS管M11A、M11B，其中，NMOS管M10A的源极、NMOS管M11B的源极和NMOS管M9的漏极相连，NMOS管M10A的栅极作为所述运放电路的第一输入端，NMOS管M10B的栅极作为所述运放电路的第二输入端，NMOS管M9的栅极作为所述运放电路的第三输入端，NMOS管M9的源极接地，PMOS管M11A的栅极和漏极、PMOS管M11B的栅极与NMOS管M10A的漏极相连，PMOS管M11B的漏极与NMOS管M10B的漏极相连作为所述运放电路的输出端，PMOS管M11A和M11B的源极接直流电输入端。
所述基准电压产生电路，包括PMOS管M14A、M14B和电阻R3，其中PMOS管M14A的栅极作为所述基准电压产生电路的第一输入端，PMOS管M14B的栅极作为所述基准电压产生电路的第二输入端，PMOS管M14A的漏极与PMOS管M14B的源极相连，PMOS管M14A的源极接直流电输入端，PMOS管M14B的漏极与电阻R3的正端相连作为所述基准电压产生电路的输出端，电阻R3的负端接地。
所述调节电路，包括NMOS管M15、M19A、M19B、M22和PMOS管M16、M17、M18A、M18B、M20、M21，其中，PMOS管M16的栅极与NMOS管M15的栅极相连作为所述调节电路的第二输入端，PMOS管M16的漏极、PMOS管M17的源极与PMOS管M18B的栅极相连，PMOS管M17的栅极和漏极与NMOS管M15的漏极相连，PMOS管M18A的栅极作为所述调节电路的第一输入端，PMOS管M18A的漏极与PMOS管M18B的源极相连，PMOS管M18B的漏极、PMOS管M20的漏极、PMOS管M21的栅极、NMOS管M22的栅极与NMOS管M19A的栅极和漏极相连，NMOS管M19A的源极与NMOS管M19B的漏极相连，PMOS管M20的栅极与NMOS管M19B的栅极接直流电输入端，PMOS管M21的漏极与NMOS管M22的漏极相连作为所述调节电路的输出端，PMOS管M16、P18A、M20和M21的源极接直流电输入端，NMOS管M15、M19B和M22的源极接地。
本发明的有益效果是：与现有技术相比，输出基准电压精度高，电源抑制比高，方便在不同工艺间进行移植，可以广泛应用于模数转换器、数模转换器、锁存器等需要高精度基准电压的模拟电路。
附图说明
图1为传统的带隙基准电压源结构图；
图2为本发明的结构框图；
图3为本发明的电路示意图；
图中：1、偏置电路；2、零温度系数电压产生电路；3、运放电路；4、基准电压产生电路；5、调节电路。
具体实施方式
下面结合附图和优选实施例对本发明作更进一步的详细描述。
参照图2、图3所示，该一种高电源抑制比的基准电压源，包括偏置电路1、零温度系数电压产生电路2、运放电路3和基准电压产生电路4，其特征在于：还设有调节电路5；所述偏置电路1的第一输出端分别与所述零温度系数电压产生电路2的第一输入端、所述运放电路3的输出端、所述基准电压产生电路4的第一输入端和所述调节电路5的第一输入端连接；所述偏置电路1的第二输出端分别与所述零温度系数电压产生电路2的第二输入端和所述基准电压产生电路4的第二输入端连接；所述偏置电路1的第三输出端与运放电路3的第三输入端连接，所述零温度系数电压产生电路2的第一输出端与所述运放电路3的第一输入端连接，所述零温度系数电压产生电路2的第二输出端与所述运放电路3的第二输入端连接，所述基准电压产生电路4的输出端与所述调节电路5的第二输入端连接，所述调节电路5的输出端与所述偏置电路1的第一输出端连接。
所述偏置电路1，包括NMOS管M1A、M1B、M2A、M2B和PMOS管M3A、M3B、M4，其中NMOS管M1A的漏极和栅极、NMOS管M1B的栅极与NMOS管M2A的源极相连作为所述偏置电路1的第三输出端，NMOS管M1B的漏极与NMOS管M2B的源极相连，NMOS管M2A的漏极和栅极、NMOS管M2B的栅极与PMOS管M3B的漏极相连，PMOS管M4的漏极和栅极、PMOS管M3B的栅极与NMOS管M2B的漏极相连作为所述偏置电路1的第二输出端，PMOS管M3B的源极与M3A的漏极相连，PMOS管M3A、PMOS管M4的源极接直流电输入端，PMOS管M3A的栅极作为所述偏置电路1的第一输出端，NMOS管M1A的源极和NMOS管M1B的源极接地。
所述零温度系数电压产生电路2，包括PMOS管M5A、M5B、M6A、M6B、M7A、M7B、M12A、M12B、M13A、M13B，NMOS管M8，PNP管Q1、Q2、Q3、Q4和电阻R1A、R1B、R2；其中，PMOS管M5A、M6A、M7A、M12A和M13A的栅极相连作为所述零温度系数电压产生电路2的第一输入端，PMOS管M5B、M6B、M7B、M12B、M13B的栅极相连接作为所述零温度系数电压产生电路2的第二输入端，PMOS管M5A的漏极与PMOS管M5B的源极相连，PMOS管M6A的漏极与PMOS管M6B的源极相连，PMOS管M7A的漏极与PMOS管M7B的源极相连，PMOS管M12A的漏极与PMOS管M12B的源极相连，PMOS管M13A的漏极与PMOS管M13B的源极相连，NMOS管M8的栅极和漏极、PNP管Q1的基极、PNP管Q3的基极、电阻R1A的负端和电阻R1B的负端与M5B的漏极相连，PNP管Q1的发射极和PNP管Q2的基极与PMOS管M6B的漏极相连，PNP管Q2的发射极和电阻R1A的正端与PMOS管M7B的漏极相连作为所述零温度系数电压产生电路2的第一输出端，PNP管Q3的发射极、PNP管Q4的基极与PMOS管M13B的漏极相连，PNP管Q4的发射极与电阻R2的负端相连，电阻R2的正端、电阻R1B的正端与PMOS管M12B的漏极相连作为所述零温度系数电压产生电路2的第二输出端，NMOS管M8、PNP管Q1的集电极、PNP管Q2的集电极、PNP管Q3的集电极和PNP管Q4的集电极接地，PMOS管M5A、M6A、M7A、M12A和M13A的源极接直流电输入端。
所述运放电路3，包括NMOS管M9、M10A、M10B和PMOS管M11A、M11B，其中，NMOS管M10A的源极、NMOS管M11B的源极和NMOS管M9的漏极相连，NMOS管M10A的栅极作为所述运放电路3的第一输入端，NMOS管M10B的栅极作为所述运放电路3的第二输入端，NMOS管M9的栅极作为所述运放电路3的第三输入端，NMOS管M9的源极接地，PMOS管M11A的栅极和漏极、PMOS管M11B的栅极与NMOS管M10A的漏极相连，PMOS管M11B的漏极与NMOS管M10B的漏极相连作为所述运放电路3的输出端，PMOS管M11A和M11B的源极接直流电输入端。
所述基准电压产生电路4，包括PMOS管M14A、M14B和电阻R3，其中PMOS管M14A的栅极作为所述基准电压产生电路4的第一输入端，PMOS管M14B的栅极作为所述基准电压产生电路4的第二输入端，PMOS管M14A的漏极与PMOS管M14B的源极相连，PMOS管M14A的源极接直流电输入端，PMOS管M14B的漏极与电阻R3的正端相连作为所述基准电压产生电路4的输出端，电阻R3的负端接地。
所述调节电路5，包括NMOS管M15、M19A、M19B、M22和PMOS管M16、M17、M18A、M18B、M20、M21，其中，PMOS管M16的栅极与NMOS管M15的栅极相连作为所述调节电路5的第二输入端，PMOS管M16的漏极、PMOS管M17的源极与PMOS管M18B的栅极相连，PMOS管M17的栅极和漏极与NMOS管M15的漏极相连，PMOS管M18A的栅极作为所述调节电路5的第一输入端，PMOS管M18A的漏极与PMOS管M18B的源极相连，PMOS管M18B的漏极、PMOS管M20的漏极、PMOS管M21的栅极、NMOS管M22的栅极与NMOS管M19A的栅极和漏极相连，NMOS管M19A的源极与NMOS管M19B的漏极相连，PMOS管M20的栅极与NMOS管M19B的栅极接直流电输入端，PMOS管M21的漏极与NMOS管M22的漏极相连作为所述调节电路5的输出端，PMOS管M16、P18A、M20和M21的源极接直流电输入端，NMOS管M15、M19B和M22的源极接地。
当电源电压有低频纹波时，首先，纹波通过所述基准电压产生电路4的PMOS管M14A的源极进入并被放大后影响到VREF上，在VREF上产生与电源电压纹波同向的纹波；其次，通过所述零温度系数电压产生电路2的PMOS管M5A、M6A、M7A、M12A和M13A的源极进入并被放大后，通过所述运放电路3的同相放大作用加到所述基准电压产生电路2的第二输入端，在VREF上产生于电源电压纹波反向的纹波；第三，通过所述调节电路5的PMOS管M16进入并被放大后作用到PMOS管M18B的栅极上，通过PMOS管M18A进入并被放大后作用到PMOS管M18B的源极上，通过PMOS管M18B的放大作用到PMOS管M21的栅极上，通过PMOS管M21的源极进入并被放大后作用到所述PMOS管M14A的栅极并被放大后影响到VREF上，在VREF上产生于电源电压纹波反向的纹波，作用到所述零温度系数电压产生电路2的PMOS管M5A、M6A、M7A、M12A和M13A的源极进入并被放大后，通过所述运放电路3的同相放大作用加到所述基准电压产生电路4的第二输入端，在VREF上产生于电源电压纹波同向的纹波，从而达到基准输出电压对电源电压低频纹波的极高抑制能力。
Claims (6)
1.一种高电源抑制比的基准电压源，包括偏置电路（1）、零温度系数电压产生电路（2）、运放电路（3）和基准电压产生电路（4），其特征在于：还设有调节电路（5）；所述偏置电路（1）的第一输出端分别与所述零温度系数电压产生电路（2）的第一输入端、所述运放电路（3）的输出端、所述基准电压产生电路（4）的第一输入端和所述调节电路（5）的第一输入端连接；所述偏置电路（1）的第二输出端分别与所述零温度系数电压产生电路（2）的第二输入端和所述基准电压产生电路（4）的第二输入端连接；所述偏置电路（1）的第三输出端与运放电路（3）的第三输入端连接，所述零温度系数电压产生电路（2）的第一输出端与所述运放电路（3）的第一输入端连接，所述零温度系数电压产生电路（2）的第二输出端与所述运放电路（3）的第二输入端连接，所述基准电压产生电路（4）的输出端与所述调节电路（5）的第二输入端连接，所述调节电路（5）的输出端与所述偏置电路（1）的第一输出端连接。
2.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于：所述偏置电路（1），包括NMOS管M1A、M1B、M2A、M2B和PMOS管M3A、M3B、M4，其中NMOS管M1A的漏极和栅极、NMOS管M1B的栅极与NMOS管M2A的源极相连作为所述偏置电路（1）的第三输出端，NMOS管M1B的漏极与NMOS管M2B的源极相连，NMOS管M2A的漏极和栅极、NMOS管M2B的栅极与PMOS管M3B的漏极相连，PMOS管M4的漏极和栅极、PMOS管M3B的栅极与NMOS管M2B的漏极相连作为所述偏置电路（1）的第二输出端，PMOS管M3B的源极与M3A的漏极相连，PMOS管M3A、PMOS管M4的源极接直流电输入端，PMOS管M3A的栅极作为所述偏置电路（1）的第一输出端，NMOS管M1A的源极和NMOS管M1B的源极接地。
3.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于：所述零温度系数电压产生电路（2），包括PMOS管M5A、M5B、M6A、M6B、M7A、M7B、M12A、M12B、M13A、M13B，NMOS管M8，PNP管Q1、Q2、Q3、Q4和电阻R1A、R1B、R2；其中，PMOS管M5A、M6A、M7A、M12A和M13A的栅极相连作为所述零温度系数电压产生电路（2）的第一输入端，PMOS管M5B、M6B、M7B、M12B、M13B的栅极相连接作为所述零温度系数电压产生电路（2）的第二输入端，PMOS管M5A的漏极与PMOS管M5B的源极相连，PMOS管M6A的漏极与PMOS管M6B的源极相连，PMOS管M7A的漏极与PMOS管M7B的源极相连，PMOS管M12A的漏极与PMOS管M12B的源极相连，PMOS管M13A的漏极与PMOS管M13B的源极相连，NMOS管M8的栅极和漏极、PNP管Q1的基极、PNP管Q3的基极、电阻R1A的负端和电阻R1B的负端与M5B的漏极相连，PNP管Q1的发射极和PNP管Q2的基极与PMOS管M6B的漏极相连，PNP管Q2的发射极和电阻R1A的正端与PMOS管M7B的漏极相连作为所述零温度系数电压产生电路（2）的第一输出端，PNP管Q3的发射极、PNP管Q4的基极与PMOS管M13B的漏极相连，PNP管Q4的发射极与电阻R2的负端相连，电阻R2的正端、电阻R1B的正端与PMOS管M12B的漏极相连作为所述零温度系数电压产生电路（2）的第二输出端，NMOS管M8、PNP管Q1的集电极、PNP管Q2的集电极、PNP管Q3的集电极和PNP管Q4的集电极接地，PMOS管M5A、M6A、M7A、M12A和M13A的源极接直流电输入端。
4.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于：所述运放电路（3），包括NMOS管M9、M10A、M10B和PMOS管M11A、M11B，其中，NMOS管M10A的源极、NMOS管M11B的源极和NMOS管M9的漏极相连，NMOS管M10A的栅极作为所述运放电路（3）的第一输入端，NMOS管M10B的栅极作为所述运放电路（3）的第二输入端，NMOS管M9的栅极作为所述运放电路（3）的第三输入端，NMOS管M9的源极接地，PMOS管M11A的栅极和漏极、PMOS管M11B的栅极与NMOS管M10A的漏极相连，PMOS管M11B的漏极与NMOS管M10B的漏极相连作为所述运放电路（3）的输出端，PMOS管M11A和M11B的源极接直流电输入端。
5.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于：所述基准电压产生电路（4），包括PMOS管M14A、M14B和电阻R3，其中PMOS管M14A的栅极作为所述基准电压产生电路（4）的第一输入端，PMOS管M14B的栅极作为所述基准电压产生电路（4）的第二输入端，PMOS管M14A的漏极与PMOS管M14B的源极相连，PMOS管M14A的源极接直流电输入端，PMOS管M14B的漏极与电阻R3的正端相连作为所述基准电压产生电路（4）的输出端，电阻R3的负端接地。
6.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于：所述调节电路（5），包括NMOS管M15、M19A、M19B、M22和PMOS管M16、M17、M18A、M18B、M20、M21，其中，PMOS管M16的栅极与NMOS管M15的栅极相连作为所述调节电路（5）的第二输入端，PMOS管M16的漏极、PMOS管M17的源极与PMOS管M18B的栅极相连，PMOS管M17的栅极和漏极与NMOS管M15的漏极相连，PMOS管M18A的栅极作为所述调节电路（5）的第一输入端，PMOS管M18A的漏极与PMOS管M18B的源极相连，PMOS管M18B的漏极、PMOS管M20的漏极、PMOS管M21的栅极、NMOS管M22的栅极与NMOS管M19A的栅极和漏极相连，NMOS管M19A的源极与NMOS管M19B的漏极相连，PMOS管M20的栅极与NMOS管M19B的栅极接直流电输入端，PMOS管M21的漏极与NMOS管M22的漏极相连作为所述调节电路（5）的输出端，PMOS管M16、P18A、M20和M21的源极接直流电输入端，NMOS管M15、M19B和M22的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210432806.9A CN102929324B (zh) | 2012-11-03 | 2012-11-03 | 一种高电源抑制比的基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210432806.9A CN102929324B (zh) | 2012-11-03 | 2012-11-03 | 一种高电源抑制比的基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102929324A true CN102929324A (zh) | 2013-02-13 |
| CN102929324B CN102929324B (zh) | 2014-11-05 |
Family
ID=47644151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210432806.9A Active CN102929324B (zh) | 2012-11-03 | 2012-11-03 | 一种高电源抑制比的基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102929324B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108710401A (zh) * | 2018-08-27 | 2018-10-26 | 北方电子研究院安徽有限公司 | 一种高精度大驱动电流的带隙基准电压源 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507179B1 (en) * | 2001-11-27 | 2003-01-14 | Texas Instruments Incorporated | Low voltage bandgap circuit with improved power supply ripple rejection |
| CN101414197A (zh) * | 2008-10-13 | 2009-04-22 | 西安理工大学 | 宽输入cmos带隙基准电路结构 |
| CN101794159A (zh) * | 2010-03-08 | 2010-08-04 | 东南大学 | 一种高电源电压抑制比的带隙基准电压源 |
| KR101043044B1 (ko) * | 2009-01-23 | 2011-06-21 | (주)카이로넷 | 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 |
| CN101561689B (zh) * | 2008-12-04 | 2011-12-28 | 西安电子科技大学 | 一种低压cmos电流源 |
| CN202916739U (zh) * | 2012-11-03 | 2013-05-01 | 山东力创科技有限公司 | 一种高电源抑制比的基准电压源 |
-
2012
- 2012-11-03 CN CN201210432806.9A patent/CN102929324B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507179B1 (en) * | 2001-11-27 | 2003-01-14 | Texas Instruments Incorporated | Low voltage bandgap circuit with improved power supply ripple rejection |
| CN101414197A (zh) * | 2008-10-13 | 2009-04-22 | 西安理工大学 | 宽输入cmos带隙基准电路结构 |
| CN101561689B (zh) * | 2008-12-04 | 2011-12-28 | 西安电子科技大学 | 一种低压cmos电流源 |
| KR101043044B1 (ko) * | 2009-01-23 | 2011-06-21 | (주)카이로넷 | 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기 |
| CN101794159A (zh) * | 2010-03-08 | 2010-08-04 | 东南大学 | 一种高电源电压抑制比的带隙基准电压源 |
| CN202916739U (zh) * | 2012-11-03 | 2013-05-01 | 山东力创科技有限公司 | 一种高电源抑制比的基准电压源 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108710401A (zh) * | 2018-08-27 | 2018-10-26 | 北方电子研究院安徽有限公司 | 一种高精度大驱动电流的带隙基准电压源 |
| CN108710401B (zh) * | 2018-08-27 | 2023-10-27 | 北方电子研究院安徽有限公司 | 一种高精度大驱动电流的带隙基准电压源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102929324B (zh) | 2014-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| CN204065900U (zh) | 高精度基准电压源 | |
| CN101840240A (zh) | 一种可调式多值输出的基准电压源 | |
| CN202394144U (zh) | 一种指数温度补偿的低温漂cmos带隙基准电压源 | |
| CN202383552U (zh) | 一种改进的带隙基准电压源 | |
| CN102495659A (zh) | 一种指数温度补偿的低温漂cmos带隙基准电压源 | |
| CN104793690A (zh) | 一种高精度带隙基准源 | |
| CN1529216A (zh) | 低温度系数和低电源电压系数的参考电流源 | |
| CN104199501A (zh) | 一种高输出阻抗电流源电路 | |
| ATE503299T1 (de) | Temperaturunempfindliche vorspannschaltung für hochleistungsverstärker | |
| CN106940580B (zh) | 一种低功耗带隙基准源及电源装置 | |
| CN202916739U (zh) | 一种高电源抑制比的基准电压源 | |
| CN203870501U (zh) | 一种与温度无关的集成电路电流基准源 | |
| CN210983126U (zh) | 一种基于开关电容的电压基准源电路 | |
| CN102929324B (zh) | 一种高电源抑制比的基准电压源 | |
| CN101276227A (zh) | 基准电流电路 | |
| CN103246311A (zh) | 带有高阶曲率补偿的无电阻带隙基准电压源 | |
| CN102931833A (zh) | 一种模拟电路中的高压转低压电路 | |
| CN102931834A (zh) | 一种模拟电路中的高压转低压电路 | |
| CN101739056B (zh) | 一种参考电流产生电路 | |
| CN101976094A (zh) | 一种精确的电流产生电路 | |
| CN103472878A (zh) | 一种基准电流源 | |
| CN106843360B (zh) | 一种基准电压电路及程控电源 | |
| CN101840243A (zh) | Cmos带隙基准电压产生电路 | |
| CN104035479A (zh) | 一种高电源抑制比低噪声的电压基准源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 271100 Laiwu high tech Zone, Phoenix Road, No. 009, Shandong Patentee after: SHANDONG LICHUANG TECHNOLOGY CO.,LTD. Address before: 271100 Laiwu high tech Zone, Phoenix Road, No. 009, Shandong Patentee before: SHANDONG LICHUANG SCIENCE AND TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address |
Address after: 271199 No. 009, Fenghuang Road, Laiwu high tech Zone, Jinan City, Shandong Province Patentee after: Lichuang Technology Co.,Ltd. Address before: 271100 No. 009 Fenghuang Road, hi tech Zone, Shandong, Laiwu Patentee before: SHANDONG LICHUANG TECHNOLOGY CO.,LTD. |
|
| CP03 | Change of name, title or address | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Reference Voltage Source with High PSRR Effective date of registration: 20221111 Granted publication date: 20141105 Pledgee: Agricultural Bank of China Limited Laiwu Branch Pledgor: Lichuang Technology Co.,Ltd. Registration number: Y2022980021666 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20141105 Pledgee: Agricultural Bank of China Limited Laiwu Branch Pledgor: Lichuang Technology Co.,Ltd. Registration number: Y2022980021666 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |