CN104793690A - 一种高精度带隙基准源 - Google Patents

Abstract

本发明涉及一种高精度带隙基准源，包括主体电路模块、输出电流模块以及启动电路模块。主体电路模块采用输出参考电压可调的带隙基准源结构，可以输出灵活的参考电压，另外采用折叠共源共栅结构的运算放大器提高反馈精度，利用不同电阻的温度特性不同，采用电阻拆分的方式来实现基准电压源温度特性的二阶补偿，降低电路复杂度和节省面积。另外输出电流模块采用共源共栅电流镜提高输出参考电流的精度，实现同时输出高精度的参考电压和参考电流。

Description

一种高精度带隙基准源

技术领域

本发明涉及模拟集成电路领域，具体涉及一种高精度带隙基准源。

背景技术

基准源电路是模拟电路中非常重要的一类电路，其作用是为其它模拟电路提供偏置电压或电流，基准源电路的精度和稳定性很大程度上影响了其它电路的性能，而带隙基准源是一种重要的基准电路，由于其可以提供与温度无关的参考电压而被广泛使用。先前的带隙基准源电路只是实现了一阶温度补偿，若要实现二阶曲率补偿则需要增加额外的电路来实现，增加了电路的复杂性和面积；另外，先前的带隙基准电压源多只能提供高精度的参考电压，若其同时输出参考电流，则参考电流的精度较差。

发明内容

本发明的目的就是提供一种高精度带隙基准源，其能够有效解决上述问题，其可在不增加电路复杂度的情况下实现对输出参考电压特性进行二阶曲率补偿，在输出高精度的参考电压同时可以输出高精度的参考电流。

为实现上述目的，本发明采用以下技术方案进行实施：

一种高精度带隙基准源，其特征在于：包括主体电路模块、输出电流模块以及启动电路模块；主体电路模块包括晶体管M1、M2、M3、M4、M9和运算放大器OPAmp，电源电压分五路分别与晶体管M1、M2、M3、M4、M9的源极连接；晶体管M1、M2、M3、M4的栅极短接在一起连接到运算放大器OPAmp的输出端并将连接点作为偏置电压输出端VB1，晶体管M1漏极与晶体管M5的源极连接；晶体管M2的漏极与晶体管M6的源极连接在一起；晶体管M3的漏极连接到晶体管M7的源极；晶体管M4的漏极连接到晶体管M8的源极；晶体管M5的栅极分别连接晶体管M6、M7、M8、M9的栅极以及晶体管M9、M11的漏极并将连接交点做为偏置电压输出端VB2，晶体管M5漏极分别连接电阻R1的PLUS端、NPN型双极晶体管Q1的基极、集电极以及运算放大器OPAmp的负输入端；晶体管M6的漏极分别连接电阻R2、R3的PLUS端以及运算放大器OPAmp的正输入端；晶体管M7的漏极与电阻R4的PLUS端相连接并将连接点作为带隙基准源的基准电压输出端Vref；晶体管M8的漏极分别与晶体管M10、M11的栅极以及晶体管M10的漏极相连接；电阻R1的MINUS端接地；电阻R2的MINUS端连接NPN型双极晶体管Q2的基极和集电极；电阻R3的MINUS端接地；电阻R4的MINUS端连接到电阻R5的PLUS端；电阻R5的MINUS端接地，NPN型双极晶体管Q1、Q2的射极均接地；

输出电流模块包括晶体管M12、M13，晶体管M12的源极与电源电压相连接，晶体管M12的栅极连接到偏置电压输出端VB1，晶体管M12的漏极与晶体管M13的源极连接；晶体管M13的栅极连接偏置电压输出端VB2，晶体管M13的源极作为基准电流输出端Iref。

上述技术方案中，主体电路模块采用输出参考电压可调的带隙基准源结构，可以输出灵活的参考电压，另外采用折叠共源共栅结构的运算放大器提高反馈精度，利用不同电阻的温度特性不同，采用电阻拆分的方式来实现基准电压源温度特性的二阶补偿，降低电路复杂度和节省面积。另外输出电流模块采用共源共栅电流镜提高输出参考电流的精度，实现同时输出高精度的参考电压和参考电流。

附图说明

图1为本发明电路原理图；

图2为运算放大器的电路原理图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

本发明采取的技术方案如图1所示，一种高精度带隙基准源电路，包括主体电路模块20、启动电路模块10和输出电流模块30。Vref为带隙基准源的基准电压输出端，Iref为带隙基准源的基准电流输出端，VB1和VB2为偏置电压输出端。主体电路模块20由晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11，电阻R1、R2、R3、R4、R5，NPN型双极晶体管Q1、Q2以及运算放大器OPAmp构成。电源电压分五路分别与晶体管M1、M2、M3、M4和M9的源极连接；晶体管M1、M2、M3、M4的栅极短接在一起连接到运算放大器OPAmp的输出端并将连接点作为偏置电压输出端VB1，晶体管M1漏极与晶体管M5的源极连接；晶体管M2的漏极与晶体管M6的源极连接在一起；晶体管M3的漏极连接到晶体管M7的源极；晶体管M4的漏极连接到晶体管M8的源极；晶体管M5的栅极分别连接晶体管M6、M7、M8、M9的栅极以及晶体管M9、M11的漏极并将连接交点做为偏置电压输出端VB2，晶体管M5漏极分别连接电阻R1的PLUS端、NPN型双极晶体管Q1的基极、集电极以及运算放大器OPAmp的负输入端；晶体管M6的漏极分别连接电阻R2、R3的PLUS端以及运算放大器OPAmp的正输入端；晶体管M7的漏极与电阻R4的PLUS端相连接并将连接点作为带隙基准源的基准电压输出端Vref；晶体管M8的漏极分别与晶体管M10、M11的栅极以及晶体管M10的漏极相连接；电阻R1的MINUS端接地；电阻R2的MINUS端连接NPN型双极晶体管Q2的基极和集电极；电阻R3的MINUS端接地；电阻R4的MINUS端连接到电阻R5的PLUS端；电阻R5的MINUS端接地，NPN型双极晶体管Q1、Q2的射极均接地；

输出电流模块30包括晶体管M12、M13，晶体管M12的源极与电源电压相连接，晶体管M12的栅极连接到偏置电压输出端VB1，晶体管M12的漏极与晶体管M13的源极连接；晶体管M13的栅极连接偏置电压输出端VB2，晶体管M13的源极作为基准电流输出端Iref。

详细的操作为：

启动电路模块10包括晶体管M14、M15、M16和反相器INV，晶体管M14的源极与电源电压连接，晶体管M14的栅极连接偏置电压输出端VB1，晶体管M14的漏极分别连接晶体管M16的漏极和反相器INV的输入端；晶体管M15的漏极连接偏置电压输出端VB2，晶体管M15栅极连接反相器INV的输出端；晶体管M15的源极连接电阻R3的PLUS端，晶体管M16的栅极连接晶体管M14的栅极，晶体管M16的源极接地。

图2为运算放大器OPAmp的电路原理图，包括偏置产生电路和运算放大器主体电路，运算放大器主体电路由晶体管M17、M18、M19、M20、M21、M22、M23、M24、M25、M26和M27构成，In+和In-分别为运算放大器的正负输入端，Out为运算放大器的输出端。电源电压分三路分别与M17、M18、M19的源极连接，晶体管M17的栅极连接到偏置产生电路的输出端口VB3，晶体管M17漏极连接到晶体管M22、M23的源极；晶体管M18的栅极分别连接晶体管M19的栅极、晶体管M20、M24的漏极，晶体管M18漏极与晶体管M20的源极连接；晶体管M19的漏极与晶体管M21的源极相接；晶体管M20的栅极和晶体管M21的栅极连接在一起并连接到偏置产生电路的输出端口VB4；晶体管M21的漏极和晶体管M25的漏极连接在一起并将连接点作为运算放大器的输出端Out；晶体管M22的栅极作为运算放大器的正输入端In+，晶体管M22漏极分别与晶体管M24的源极和晶体管M26的漏极连接；晶体管M23的栅极作为运算放大器的负输入端In-，晶体管M23的漏极分别与晶体管M25的源极和晶体管M27的漏极连接；晶体管M24的栅极和晶体管M25的栅极相连并连接到偏置产生电路的输出端口VB5；晶体管M26的栅极和晶体管M27的栅极连接在一起并连接到偏置产生电路的输出端口VB6；晶体管M26、M27的源极连接到地GND。

本发明提供的带隙基准源，其主体电路模块20采用输出参考电压可调的带隙基准源结构，可以输出灵活的参考电压，另外采用折叠共源共栅结构的运算放大器提高反馈精度，利用不同电阻的温度特性不同，采用电阻拆分的方式来实现基准电压源温度特性的二阶补偿，降低电路复杂度和节省面积。另外输出电流模块30采用共源共栅电流镜提高输出参考电流的精度，实现同时输出高精度的参考电压和参考电流。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。

Claims (2)

1.一种高精度带隙基准源，其特征在于：包括主体电路模块、输出电流模块以及启动电路模块；主体电路模块包括晶体管M1、M2、M3、M4、M9和运算放大器OPAmp，电源电压分五路分别与晶体管M1、M2、M3、M4、M9的源极连接；晶体管M1、M2、M3、M4的栅极短接在一起连接到运算放大器OPAmp的输出端并将连接点作为偏置电压输出端VB1，晶体管M1漏极与晶体管M5的源极连接；晶体管M2的漏极与晶体管M6的源极连接在一起；晶体管M3的漏极连接到晶体管M7的源极；晶体管M4的漏极连接到晶体管M8的源极；晶体管M5的栅极分别连接晶体管M6、M7、M8、M9的栅极以及晶体管M9、M11的漏极并将连接交点做为偏置电压输出端VB2，晶体管M5漏极分别连接电阻R1的PLUS端、NPN型双极晶体管Q1的基极、集电极以及运算放大器OPAmp的负输入端；晶体管M6的漏极分别连接电阻R2、R3的PLUS端以及运算放大器OPAmp的正输入端；晶体管M7的漏极与电阻R4的PLUS端相连接并将连接点作为带隙基准源的基准电压输出端Vref；晶体管M8的漏极分别与晶体管M10、M11的栅极以及晶体管M10的漏极相连接；电阻R1的MINUS端接地；电阻R2的MINUS端连接NPN型双极晶体管Q2的基极和集电极；电阻R3的MINUS端接地；电阻R4的MINUS端连接到电阻R5的PLUS端；电阻R5的MINUS端接地，NPN型双极晶体管Q1、Q2的射极均接地；

输出电流模块包括晶体管M12、M13，晶体管M12的源极与电源电压相连接，晶体管M12的栅极连接到偏置电压输出端VB1，晶体管M12的漏极与晶体管M13的源极连接；晶体管M13的栅极连接偏置电压输出端VB2，晶体管M13的源极作为基准电流输出端Iref。

2.根据权利要求1所述的高精度带隙基准源，其特征在于：启动电路模块包括晶体管M14、M15、M16和反相器INV，晶体管M14的源极与电源电压连接，晶体管M14的栅极连接偏置电压输出端VB1，晶体管M14的漏极分别连接晶体管M16的漏极和反相器INV的输入端；晶体管M15的漏极连接偏置电压输出端VB2，晶体管M15栅极连接反相器INV的输出端；晶体管M15的源极连接电阻R3的PLUS端，晶体管M16的栅极连接晶体管M14的栅极，晶体管M16的源极接地。