KR20000039591A - 반도체 메모리 장치의 옵션 패드 본딩 회로 - Google Patents

반도체 메모리 장치의 옵션 패드 본딩 회로 Download PDF

Info

Publication number
KR20000039591A
KR20000039591A KR1019980054977A KR19980054977A KR20000039591A KR 20000039591 A KR20000039591 A KR 20000039591A KR 1019980054977 A KR1019980054977 A KR 1019980054977A KR 19980054977 A KR19980054977 A KR 19980054977A KR 20000039591 A KR20000039591 A KR 20000039591A
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
level
nmos transistor
Prior art date
Application number
KR1019980054977A
Other languages
English (en)
Inventor
김대용
안기식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980054977A priority Critical patent/KR20000039591A/ko
Publication of KR20000039591A publication Critical patent/KR20000039591A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치의 옵션 패드 본딩 회로를 공개한다. 그 회로는 옵션 패드와 제1노드사이에 연결된 전압 강하수단, 상기 제1노드와 접지전압사이에 연결되고 기준전압에 의해서 제어되어 소정 전류를 흐르게 하여 플로팅을 방지하기 위한 플로팅 방지수단, 상기 제1노드와 제2노드사이에 연결되고 제어전압에 의해서 제어되어 상기 제1노드의 전압이 상기 제어전압에서 소정전압을 뺀 값보다 작은 경우에는 상기 제1노드의 전압을 전송하고, 상기 제1노드의 전압이 상기 제어전압에서 상기 소정전압을 뺀 값보다 큰 경우에는 상기 제어전압에서 상기 소정 전압을 뺀 전압을 전송하기 위한 신호 전송수단, 및 내부 전원전압과 접지전압사이에 연결되고 상기 제2노드의 전압을 버퍼하여 출력하기 위한 소정수의 직렬 연결된 인버터들로 구성되어 있다. 따라서, 외부로부터 내부 전원전압 레벨보다 높은 전압이 전원전압 인가단자를 통하여 인가되는 경우에 외부 전원전압 레벨을 내부 전원전압 레벨로 변환하여 줌으로써 오동작을 유발하지 않고 장치의 신뢰성을 향상시킬 수 있다.

Description

반도체 메모리 장치의 옵션 패드 본딩 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 외부로부터 인가되는 전원전압이 내부 전원전압 레벨보다 높은 경우에 외부로부터 인가되는 전원전압의 레벨을 내부 전원전압 레벨로 변환할 수 있는 반도체 메모리 장치의 옵션 패드 본딩 회로에 관한 것이다.
반도체 메모리 장치에 있어서, 하나의 장치로 다양한 종류의 장치를 만들기 위하여 여러 가지 옵션을 사용하고 있다. 이러한 옵션 방법에는 마스크(mask)를 이용하는 방법, 퓨즈(fuse)를 이용하는 방법, 및 패드 본딩을 이용하는 방법 등이 있다.
도1은 종래의 반도체 메모리 장치의 옵션 패드 본딩 회로의 실시예의 회로도로서, PMOS트랜지스터들(P1, P2), NMOS트랜지스터들(N1, N2, N3, N4, N5, N6), 및 인버터들(I1, I2, I3, I4)로 구성되어 있다.
도1에 나타낸 옵션 패드 본딩 회로는 5V제품에서 신뢰성을 테스트할 때, 초기 불량을 스크린하기 위해 번-인 챔버(burn-in chamber)에서 스트레스를 가하는데, 전원전압(VCC) 패드에 인가되는 전압은 최대 8V가 되며, 정상 동작시에는 저전원전압 마아진을 고려해서 4V의 전원전압(VCC)에서 동작되어야 하기 때문에, 전원전압(VCC) 패드에 가해지는 전압의 범위는 4V에서 8V까지라고 할 수 있다.
도1에 나타낸 회로의 전원전압(VCC)은 필요에 따라 전원전압(VCC)에 연결될 수 있도록 옵션 패드(option pad)와 연결되어 있다. 그래서, 전원전압(VCC) 인가단자에 4V에서 8V의 전압이 인가되어진다. 그러면, PMOS트랜지스터들(P1, P2)의 문턱전압을 약 0.5V라고 하면 PMOS트랜지스터들(P1, P2)을 통하여 노드(A)에는 약 3V에서 7V의 전압이 걸리게 된다. 이는 PMOS트랜지스터들(P1, P2)에 의해서 PMOS트랜지스터들(P1, P2)의 문턱전압만큼의 전압이 강하되게 구성되어 있기 때문이다. 그리고, NMOS트랜지스터들(N1, N2, N3, N4, N5)의 게이트에는 기준전압(REF)이 항상 인가되어 소정 전류가 흐르게 함으로써 옵션 패드 본딩 회로를 사용하지 않을 때에 노드(A)를 플로팅(floating)시키지 않고 접지전압에 연결하기 위함이다. NMOS트랜지스터(N6)는 정전기 보호용 트랜지스터이다.
그런데, 상술한 바와 같이 회로를 구성하게 되면 노드(A)에 연결되어 있는 인버터(I1)를 구성하는 모스 트랜지스터들의 게이트에 과전압이 인가되어 신뢰성 문제를 일으킬 수가 있다.
이 문제를 해결하기 위하여 노드(A)와 전원전압(VCC) 인가단자사이에 연결된 2개의 PMOS트랜지스터들(P1, P2)대신에 PMOS트랜지스터들의 수를 증가하게 되면 노드(A)에 걸리는 전압이 더욱 낮아질 수 있다.
도2는 종래의 반도체 메모리 장치의 옵션 패드 본딩 회로의 다른 실시예의 회로도로서, 도1에 나타낸 PMOS트랜지스터들(P1, P2)과 노드(A)사이에 PMOS트랜지스터들(P3, P4, P5)을 더 연결하여 구성되어 있다.
도2에 나타낸 바와 같이 옵션 패드 본딩 회로를 구성하게 되면 노드(A)의 전압이 더욱 낮아지게 된다. 그러나, 이와같은 경우에도 노드(A)에 걸리는 전압이 인버터(I1)를 구성하는 모스 트랜지스터들의 문턱전압을 만족시키지 않으면 오동작을 유발하게 된다는 문제점이 있다.
본 발명의 목적은 외부로부터 내부 전원전압 레벨보다 높은 전압이 전원전압 인가단자를 통하여 인가되는 경우에 외부로부터 인가되는 전원전압을 내부 전원전압 레벨로 변환하여 출력함으로써 오동작을 방지할 수 있는 반도체 메모리 장치의 옵션 패드 본딩 회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 옵션 패드 본딩 회로는 옵션 패드와 제1노드사이에 연결된 전압 강하수단, 상기 제1노드와 접지전압사이에 연결되고 기준전압에 의해서 제어되어 소정 전류를 흐르게하여 플로팅을 방지하기 위한 플로팅 방지수단, 상기 제1노드와 제2노드사이에 연결되고 제어전압에 의해서 제어되어 상기 제1노드의 전압이 상기 제어전압에서 소정전압을 뺀 값보다 작은 경우에는 상기 제1노드의 전압을 전송하고, 상기 제1노드의 전압이 상기 제어전압에서 상기 소정전압을 뺀 값보다 큰 경우에는 상기 제어전압에서 상기 소정 전압을 뺀 전압을 전송하기 위한 신호 전송수단, 및 내부 전원전압과 접지전압사이에 연결되고 상기 제2노드의 전압을 버퍼하여 출력하기 위한 소정수의 직렬 연결된 인버터들을 구비한 것을 특징으로 한다.
도1은 종래의 반도체 메모리 장치의 옵션 패드 본딩 회로의 실시예의 회로도이다.
도2는 종래의 반도체 메모리 장치의 옵션 패드 본딩 회로의 다른 실시예의 회로도이다.
도3은 본 발명의 반도체 메모리 장치의 옵션 패드 본딩 회로의 실시예의 회로도이다.
도4는 도3에 나타낸 회로의 전원전압(VCC)의 변화에 따른 노드들(A, B)의 전압의 변화를 나타내는 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 옵션 패드 본딩 회로를 설명하면 다음과 같다.
도3은 본 발명의 반도체 메모리 장치의 옵션 패드 본딩 회로의 실시예의 회로도로서, 도1에 나타낸 옵션 패드 본딩 회로의 노드(A)와 인버터(I1)의 입력 노드(B)사이에 제어전압(IVCA)에 의해서 제어되는 NMOS트랜지스터(N7)를 추가하여 구성되어 있다.
상술한 바와 같이 구성된 옵션 패드 본딩 회로의 동작을 설명하면 다음과 같다.
먼저, 전원전압(VCC) 패드에 전원전압을 인가하면 노드(A)에는 전원전압(VCC)에서 PMOS트랜지스터들(P1, P2)의 문턱전압을 뺀 전압이 걸리게 된다. 즉, 4V에서 8V까지의 전압이 인가된다고 하면 노드(A)에는 3V에서 7V까지의 전압이 걸리게 된다.
그리고, NMOS트랜지스터(N7)의 게이트에 인가되는 전압(IVCA)은 내부 전원전압(IVC)의 레벨보다 문턱전압(Vtn) 또는 바이폴라 트랜지스터의 베이스-에미터간 전압(Vbe)만큼 높은 전압이다. 이와같은 내부 전원전압(IVC)의 레벨보다 높은 전압을 인가하는 이유는 인버터(I1)를 구성하는 PMOS트랜지스터의 소스에 내부 전원전압(IVC)이 인가되기 때문이다.
NMOS트랜지스터(N7)의 드레인에 걸려있는 전압, 즉, 노드(A)의 전압이 제어전압(IVCA)에서 NMO트랜지스터(N7)의 문턱전압(Vtn)보다 작을 때는 노드(A)의 전압이 그대로 노드(B)에 전달되고, 클 때는 제어전압(IVCA)에서 NMOS트랜지스터(N7)의 문턱전압(Vtn)을 뺀 전압이 노드(B)로 전달된다.
즉, 본 발명의 옵션 패드 본딩 회로를 통과한 후의 전압은 초기에는 약 3V가 걸리지만, 전압이 증가할수록 NMOS트랜지스터(N7)의 게이트에 인가되는 제어전압(IVC2)을 넘어서게 되면 인버터(I1)를 구성하는 모스 트랜지스터들의 게이트에 걸리는 전압은 제어전압(IVCA)에서 NMOS트랜지스터(N7)의 문턱전압(Vtn)을 뺀 값이다.
도4는 도3에 나타낸 회로의 전원전압(VCC)의 변화에 따른 노드들(A, B)의 전압의 변화를 나타내는 그래프로서, 전원전압(VCC)이 4V에서 8V까지 변화하는 경우 노드(A)에는 전원전압(VCC)에서 PMOS트랜지스터들(P1, P2)의 문턱전압을 뺀 값이 걸리게 되어 노드(A)의 전압의 변화는 전원전압(VCC)의 변화율을 따라간다. 그리고, 노드(B)의 전압은 노드(A)의 전압이 소정 레벨이상이 되면 항상 일정한 전압을 발생한다.
즉, 도4의 그래프로부터 알 수 있듯이, 노드(A)의 전압은 전원전압(VCC)의 변화율을 따라 가고, 노드(B)의 전압은 노드(A)의 전압이 3V이하인 경우에는 노드(A)의 전압과 동일하고, 3V이상인 경우에는 3V의 일정 전압을 유지한다.
따라서, 본 발명의 반도체 메모리 장치의 옵션 패드 본딩 회로는 내부 전원전압 레벨보다 높은 전압이 전원전압 인가단자를 통하여 인가되더라도 내부 전원전압 레벨로 변환하여 출력함으로써 오동작을 유발하지 않고 장치의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 옵션 패드와 제1노드사이에 연결된 전압 강하수단;
    상기 제1노드와 접지전압사이에 연결되고 기준전압에 의해서 제어되어 소정 전류를 흐르게하여 플로팅을 방지하기 위한 플로팅 방지수단;
    상기 제1노드와 제2노드사이에 연결되고 제어전압에 의해서 제어되어 상기 제1노드의 전압이 상기 제어전압에서 소정전압을 뺀 값보다 작은 경우에는 상기 제1노드의 전압을 전송하고, 상기 제1노드의 전압이 상기 제어전압에서 상기 소정전압을 뺀 값보다 큰 경우에는 상기 제어전압에서 상기 소정 전압을 뺀 전압을 전송하기 위한 신호 전송수단; 및
    내부 전원전압과 접지전압사이에 연결되고 상기 제2노드의 전압을 버퍼하여 출력하기 위한 소정수의 직렬 연결된 인버터들을 구비한 것을 특징으로 하는 옵션 패드 본딩 회로.
  2. 제1항에 있어서, 상기 제1노드와 접지전압사이에 연결된 다이오우드 구성의 NMOS트랜지스터를 더 구비한 것을 특징으로 하는 옵션 패드 본딩 회로.
  3. 제1항에 있어서, 상기 신호 전송수단은
    상기 소정전압의 문턱전압을 가진 NMOS트랜지스터로 구성된 것을 특징으로 하는 옵션 패드 본딩 회로.
KR1019980054977A 1998-12-15 1998-12-15 반도체 메모리 장치의 옵션 패드 본딩 회로 KR20000039591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980054977A KR20000039591A (ko) 1998-12-15 1998-12-15 반도체 메모리 장치의 옵션 패드 본딩 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980054977A KR20000039591A (ko) 1998-12-15 1998-12-15 반도체 메모리 장치의 옵션 패드 본딩 회로

Publications (1)

Publication Number Publication Date
KR20000039591A true KR20000039591A (ko) 2000-07-05

Family

ID=19562814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054977A KR20000039591A (ko) 1998-12-15 1998-12-15 반도체 메모리 장치의 옵션 패드 본딩 회로

Country Status (1)

Country Link
KR (1) KR20000039591A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564588B1 (ko) * 2003-11-28 2006-03-29 삼성전자주식회사 플로우팅 방지회로를 구비하는 ｍｔｃｍｏｓ 반도체집적회로
KR100807595B1 (ko) * 2006-06-29 2008-02-28 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564588B1 (ko) * 2003-11-28 2006-03-29 삼성전자주식회사 플로우팅 방지회로를 구비하는 ｍｔｃｍｏｓ 반도체집적회로
KR100807595B1 (ko) * 2006-06-29 2008-02-28 주식회사 하이닉스반도체 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
US5926056A (en) Voltage tolerant output buffer
US7477075B2 (en) CMOS output driver using floating wells to prevent leakage current
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
US6441651B2 (en) High voltage tolerable input buffer
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US6265931B1 (en) Voltage reference source for an overvoltage-tolerant bus interface
US5966044A (en) Pull-up circuit and semiconductor device using the same
KR20040035065A (ko) 파워 업 신호 발생기
KR19990083563A (ko) 시모스입력버퍼보호회로
KR100378193B1 (ko) 반도체 메모리장치의 입출력 회로 및 전류제어 회로
KR100242987B1 (ko) 5v 톨러런트 입출력 회로
US5952866A (en) CMOS output buffer protection circuit
KR20000039591A (ko) 반도체 메모리 장치의 옵션 패드 본딩 회로
KR100210553B1 (ko) 반도체 집적 회로
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
KR970003257A (ko) 반도체 메모리 장치
JP7186680B2 (ja) 半導体装置
JP3869145B2 (ja) 出力回路
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR100200927B1 (ko) 모드설정회로
KR20040001270A (ko) 누설전류를 감소시킬 수 있는 데이터 전송회로 및 방법
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼
KR100268781B1 (ko) 반도체 장치의 입력 장치
KR100245274B1 (ko) Sram 장치의 리던던트 프리디코더 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination