DE19641857B4 - Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung - Google Patents

Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung Download PDF

Info

Publication number
DE19641857B4
DE19641857B4 DE19641857A DE19641857A DE19641857B4 DE 19641857 B4 DE19641857 B4 DE 19641857B4 DE 19641857 A DE19641857 A DE 19641857A DE 19641857 A DE19641857 A DE 19641857A DE 19641857 B4 DE19641857 B4 DE 19641857B4
Authority
DE
Germany
Prior art keywords
signal
receiving
transistor
circuit
fuse link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19641857A
Other languages
English (en)
Other versions
DE19641857A1 (de
Inventor
Do-Sang Mok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19641857A1 publication Critical patent/DE19641857A1/de
Application granted granted Critical
Publication of DE19641857B4 publication Critical patent/DE19641857B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Abstract

Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung, wobei die Schaltung aufweist:
eine Schmelzverbindung (110);
einen Vergleichssignalgenerator (120) zum Erzeugen eines ersten und eines zweiten Vergleichssignals (COM1, COM2) in Erwiderung auf eine erste Vorspannung (Vbias1);
einen Verbindungsfreigabeabschnitt (130) zum Freigeben der Schmelzverbindung (110) zum Schmelzen oder Unterbrechen in Erwiderung auf ein Steuersignal (CADJ), das an eine Eingangsklemme der Schaltung angelegt ist; und
einen Vergleicher (140) zum Vergleichen des ersten und des zweiten Vergleichssignals (COM1, COM2) und zum Ausgeben eines Signals (FADJ), das anzeigt, ob die Schmelzverbindung (110) geschmolzen oder unterbrochen ist oder nicht.

Description

  • Die Erfindung bezieht sich auf eine Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung und insbesondere auf eine Schaltung, die auf eine nicht einzustellende Ausführungsart anwendbar ist, bei der es nicht erforderlich ist, elektrische Kennwerte während der Herstellung der integrierten Halbleiterschaltung einzustellen.
  • Wie dies in der Technik wohlbekannt ist, weisen integrierte Halbleiterschaltungen voneinander unterschiedliche elektrische Kennwerte auf, obwohl sie unter Verwendung des gleichen Herstellungsverfahrens hergestellt wurden. Dies ist so, weil es schwierig ist, die zuvor eingestellten Herstellungsbedingungen während der Herstellung der integrierten Halbleiterschaltungen kontinuierlich beizubehalten. Daher weist die integrierte Schaltung (auf die nachfolgend als "IC" Bezug genommen wird), die so hergestellt wurde, eine Verteilung elektrischer Kennwerte um ein Sollniveau elektrischer Kennwerte bei deren Entwurf herum auf. Von elektrischen Kennwerten elektrischer Produkte, bei denen solche ICs implementiert sind, müssen z. B. FM-(Frequenzmodulations)-Träger&Abweichung während der Herstellung der Produkte in einem extrem beschränkten Bereich der elektrischen Kennwertverteilung gehandhabt werden.
  • Bei einem NTSC-Bildsignal-Verarbeitungs-IC eines VHS-Systems ist es in den technischen VHS-Daten eines VCR (Videokassettenrecorder) klar festgelegt, daß die FM-Schaltung hinsichtlich des so vorgesehenen Bildsignals ein Frequenzsignal mit einem Synchronisierungs-Spitzenpegel von 3,4 MHz ± 0,1 MHz und einer Weißspitze von 4,4 MHz ± 0,1 MHz (d. h., eine Frequenzabweichung von 1,0 MHz ± 0,1 MHz) ausgibt, wenn ein Bildsignal von 0,5 Vpp unter Verwendung eines Helligkeitssignals als ein Standardsignal einer FM-Schaltung zugeführt wird. Selbst obwohl ICs unter der Bedingung eines genauen Sollniveaus elektrischer Kennwerte, die bei deren Entwurf zuvor gesetzt wurden, hergestellt werden, gibt es oft einen Fall, in dem die technischen Solldaten des IC nicht getroffen werden.
  • Als ein konventionelles Verfahren, um die technischen Solldaten eines hergestellten IC zufriedenstellend zu machen, wurde bekannt, daß ein veränderlicher Widerstand, der außerhalb des ICs angeordnet ist, durch eine Bedienungsperson seitens des Geräteherstellers eingestellt wird, um so FM-Träger&Abweichung zu steuern und ein spezifisches FM-Signal vorzusehen.
  • Bei dem vorstehenden konventionellen Verfahren unter Verwendung eines veränderlichen Widerstands ist es jedoch für eine Bedienungsperson erforderlich, FM-Träger& Abweichung während der Herstellung des ICs zu steuern. Daher treten ernsthafte Probleme wie das Zunehmen der Herstellungszeit elektrischer Produkte (z. B. VCR) und die Zunahme von deren Herstellungskosten auf.
  • Um diese Probleme zu lösen, die durch das vorstehende konventionelle Verfahren verursacht werden, wird ein anderes konventionelles Verfahren vorgeschlagen. Dieses Verfahren wird vorgesehen, um ein FM-Signal zu erhalten, bei dem FM-Träger&Abweichung durch das Trennen einer Schmelzverbindung bzw. einer Schmelzstrecke zwischen beiden Enden einer Kontaktstelle während der Herstellung des ICs eingestellt werden. Selbst obwohl bei dem Verfahren FM-Träger&Abweichung während der Herstellung des ICs genau eingestellt wird, kann sie jedoch erneut durch nachfolgende Verarbeitungsschritte nach deren Einstellung verändert werden. Demzufolge kann ein spezifischer FM-Wert eines ICs nicht erzielt werden.
  • Die ältere Anmeldung DE 195 48 984 A1 offenbart ein Schaltungssystem für eine integrierte Schaltung mit einer Logikschaltung, einer Schnittstellenschaltung und einer Schmelzschaltung, um die Charakteristik der integrierten Schaltung entsprechend der gewünschten Spezifikation anzupassen. Dabei werden Schmelzstopsignale beim Schmelzen der Schmelzstrecken der Schmelzschaltung verwendet.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleiterschaltung zu schaffen, bei der ein Zielniveau elektrischer Kennwerte beim Entwerfen von ICs (integrierten Schaltungen) nach der Herstellung der ICs genau eingestellt werden kann.
  • Die vorstehende Aufgabe wird gemäß der Merkmale des Patentanspruches 1 bzw. 9 gelöst.
  • Vorteilhafte Ausgestaltungen sind Gegenstand von Unteransprüchen.
  • Die Schaltung bietet den Vorteil, ein genaues Sollniveau elektrischer Kennwerte beim Entwurf einer integrierten Halbleiterschaltung zu erzielen.
  • Weiterhin ist die Zuverlässigkeit der Schaltung durch das genaue Schmelzen einer darin befindlichen Schmelzverbindung verbessert.
  • Ferner schafft die vorliegende Erfindung eine Schaltung, die auf eine nicht einzustellende Ausführungsart anwendbar ist, bei der es nicht erforderlich ist, elektrische Kennwerte einer integrierten Halbleiterschaltung seitens eines Geräteherstellers einzustellen.
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockdiagramm einer Schaltung gemäß einem ersten Ausführungsbeispiel;
  • 2 ein detailliertes Schaltungsdiagramm der in 1 dargestellten Schaltung;
  • 3 ein Blockdiagramm einer Schaltung gemäß einem zweiten Ausführungsbeispiel; und
  • 4 ein detailliertes Schaltungsdiagramm der in 3 dargestellten Schaltung.
  • 1 verdeutlicht ein Beispiel einer neuen Schaltung, mit der ein erstes bevorzugtes Ausführungsbeispiel realisiert werden kann.
  • Unter Bezug auf 1 umfaßt eine neue Schaltung eine Schmelzstrecke bzw. eine Schmelzverbindung 110, einen Vergleichssignalgenerator 120 zum Erzeugen eines ersten und eines zweiten Vergleichssignals COM1 bzw. COM2 in Erwiderung auf eine Vorspannung, einen Verbindungsfreigabeabschnitt 130 zum Freigeben bzw. Freischalten der Schmelzverbindung 110, um in Erwiderung auf ein Schmelzsteuersignal CADJ als ein Eingangssignal der Schaltung durchzubrennen bzw. zu schmelzen, und eine Vergleichereinrichtung bzw, einen Vergleicher 140 zum Erzeugen eines Signals, das einen Durchbrenn- bzw. Schmelzzustand der Schmelzverbindung 110 entsprechend dem Vergleichsergebnis des ersten und des zweiten Vergleichssignals von dem Generator bzw. der Erzeugungseinrichtung 120 anzeigt.
  • In 1 wird, falls die Schmelzverbindung 110 durch den Verbindungsfreigabeabschnitt 130 geschmolzen wird, der das Schmelzsteuersignal CADJ empfängt, ein Spannungspegel des ersten Vergleichssignals COM1 größer als der des zweiten Vergleichssignals COM2. Dann vergleicht der Vergleicher 140 das erste und das zweite Vergleichssignal miteinander und erzeugt ein Signal FADJ mit einem niedrigen Pegel, was anzeigt, ob die Schmelzverbindung 110 durchgebrannt ist. Falls die Schmelzverbindung 110 nicht durchgebrannt ist, wird im Gegensatz dazu ein Spannungspegel des ersten Vergleichssignals COM1 niedriger als der des zweiten Vergleichssignals COM2. Der Vergleicher 140 erzeugt ein Signal FADJ mit einem hohen Pegel, was anzeigt, daß die Schmelzverbindung 110 nicht durchgebrannt ist.
  • Wie dies in 2 dargestellt ist, weist der Vergleichssignalgenerator 120 einen NPN-Transistor Q11 auf, der das Liefern einer Leistungsquellen-Spannung VDD zu einem Knoten "B" in Erwiderung auf eine Vorspannung Vbias1 zuläßt, und zwei Widerstände R11 bzw. R12 auf, die zwischen dem Knoten "B" und Erde GND in Reihe geschaltet sind. Das erste Vergleichssignal COM1 wird von dem Knoten "B" erzeugt und das zweite Vergleichssignal COM2 von einem Knoten "C" zwischen den beiden Widerständen R11 und R12. Da der Vergleichssignalgenerator 120 auch einen Spannungsteiler aufweist, der aus den beiden Widerständen R11 bzw. R12 besteht, wird ein Spannungspegel des ersten Vergleichssignals COM1 entsprechend dem Schmelzzustand der Schmelzverbindung 110 eingestellt.
  • Zudem weist der Verbindungsfreigabeabschnitt 130 einen NMOS-Transistor MN11, zwei Vorspannungswiderstände R13 bzw. R14 und zwei NPN-Transistoren Q12 und Q13 auf. Der NMOS- Transistor MN11 wird in Erwiderung auf das Schmelzsteuersignal CADJ aktiviert, so daß die Quellenspannung VDD über den Vorspannungswiderstand R13 zu einer Basis des Transistors Q12 geliefert werden kann. Der Transistor Q12 wird in Erwiderung auf die über den Widerstand R13 angelegte Vorspannung aktiviert und legt die Quellenspannung VDD sowohl an den Vorspannungswiderstand R14 als auch an eine Basis des Transistors Q13 an. Zwischen dem Kollektor des Transistors Q13 und einer Modus- bzw. Betriebsart-Einstellklemme SET ist die Schmelzverbindung 110 geschaltet.
  • Der Vergleicher 140 weist einen ersten Abschnitt zum Vergleichen der beiden Vergleichssignale COM1 und COM2 von den Knoten "B" und "C" und Erzeugen eines ersten Ausgangssignales, falls das erste Vergleichssignal COM1 einen höheren Spannungspegel als das zweite Vergleichssignal COM2 aufweist, und eines zweiten Ausgangssignales auf, falls dies nicht so ist. Sie weist ferner einen zweiten Schaltungsabschnitt zum Erzeugen eines Signals FADJ auf, das anzeigt, ob die Schmelzverbindung in Erwiderung auf das erste und das zweite Ausgangssignal des ersten Schaltungsabschnitts geschmolzen ist oder nicht. Der erste Schaltungsabschnitt weist, wie dies in 2 dargestellt ist, drei PMOS-Transistoren auf, von denen einer ein PMOS-Transistor MP11 ist, der durch eine Vorspannung Vbias2 aktiviert wird, die an dessen Gate angelegt wird, um das Liefern der Quellenspannung VDD von der Source zum Drain zu ermöglichen, und von denen die anderen PMOS-Transistoren MP13 bzw. MP14 sind, die durch das erste und das zweite Vergleichssignal COM1 bzw. COM2 von den Knoten "B" bzw. "C" aktiviert werden. Die Transistoren MP13 und MP14 vergleichen das erste und das zweite Vergleichssignal COM1 bzw. COM2, die an deren Gates entsprechend angelegt werden, und erzeugen das erste und das zweite Ausgangssignal an deren entsprechenden Drains.
  • Der zweite Schaltungsabschnitt weist einen PMOS-Transistor MP12 und drei NPN-Transistoren Q14, Q15 und Q16 auf. Der Transistor MP12 wird durch die Vorspannung Vbias2 aktiviert, die an dessen Gate angelegt wird, um das Zuführen der Quellenspannung VDD von der Source zur Drain zu ermöglichen. Das Signal am Drain des Transistors MP12 wird am Ausgang FADJ des Vergleichers 140 vorgesehen. Der Transistor Q16 ist an einer Ausgangsstufe des Vergleichers 140 angeordnet und wird in Erwiderung auf das zweite Ausgangssignal vom Drain des Transistors MP14 aktiviert, um das Ausgangssignal FADJ des Vergleichers 140 mit Erde GND zu verbinden. Falls alle NPN-Transistoren Q14 und Q15 gleichzeitig durch das erste Ausgangssignal aktiviert werden, das gemeinsam an deren Basen angelegt wird, fließen das erste und das zweite Ausgangssignal durch die aktivierten Transistoren Q14 bzw. Q15 zur Erde GND. Der Transistor Q16 wird auch inaktiviert, falls der Transistor Q15 aktiviert wird, da das zweite Ausgangssignal dann auf Erdpegel liegt.
  • Zusätzlich besteht die Schmelzverbindung 110 aus einem Material, das für die Herstellung von Halbleiter-ICs verwendet wird, gewöhnlich einem Metall oder einem Polysilicium. Eine Zener-Zap-Diode bzw. Zener-Lösch-Diode kann anstelle der Schmelzverbindung 110 verwendet werden.
  • Nachfolgend wird der Betrieb der Schaltung in Einzelheiten beschrieben.
  • Wendet man sich wieder 2 zu, kann der Betrieb der Schaltung weitestgehend in zwei Typen klassifiziert werden, von denen einer eine Schmelzbetriebsart zum Schmelzen der Schmelzverbindung 110 und der andere eine normale Betriebsart ist, um die Schmelzverbindung 110 nicht zu schmelzen.
  • Zuerst wird während der normalen Betriebsart ein niederpegeliges Signal an die Betriebsart-Einstellklemme SET angelegt und dadurch die Schmelzverbindung 110 kurz geschlossen, wenn es nicht geschmolzen ist. Demzufolge weist die Schmelzverbindung 110 einen Widerstand von nicht mehr als mehreren Ohm auf. Falls der Transistor Q11 dann durch eine Vorspannung Vbias1 aktiviert wird, wird ein Spannungspegel am Knoten "C" höher als am Knoten "A" nahe einem Erdpegel bzw. Erdniveau, da der Knoten "A" über die kurzgeschlossene Schmelzverbindung 110 mit der Betriebsart-Einstellklemme SET des Erdpegels verbunden ist, und dadurch liegen die Vergleichssignale COM1 und COM2 zum Vergleicher 140 auf einem niedrigen bzw. einem hohen Pegel. Die PMOS-Transistoren MP11 und MP12 im Vergleicher 140 werden dann mittels einer Vorspannung Vbiasl gleichzeitig aktiviert, die gemeinsam an deren Gates angelegt wird, und der PMOS-Transistor MP13 wird durch das Vergleichssignal COM1 am Knoten "B" oder "A" aktiviert, so daß die NPN-Transistoren Q14 und Q15 aktiviert und der NPN-Transistor Q16 inaktiviert werden können. Demzufolge wird ein hochpegeliges Signal, das einen nicht durchgebrannten Zustand der Schmelzverbindung 110 anzeigt, vom Ausgangsknoten FADJ erzeugt.
  • Andererseits wird während der Schmelzbetriebsart der Schmelzzustand der Schmelzverbindung 110 gemäß einem Schmelzsteuersignal CADJ am Eingangsknoten des Verbindungsfreigabeabschnitts 130 bestimmt. Falls das Schmelzsteuersignal CADJ auf einem niedrigen Pegel liegt, wird der NMOS-Transistor MN11 im Abschnitt 130 inaktiviert und dann werden die NPN-Transistoren Q12 und Q13 alle inaktiviert. Demzufolge wird die Schmelzverbindung 110 nicht betätigt. Dies ist so, da während des inaktiven Zustands des Transistors Q13 kein Stromsignal durch die Schmelzverbindung 110 fließt. Um die Schmelzverbindung zu schmelzen, wird der Transistor MN11 gesättigt bzw. durchdrungen und so der Transistor Q12 aktiviert, so daß der Transistor Q13 gesättigt werden kann, falls das Schmelzsteuersignal CADJ mit hohem Pegel an den Eingangsknoten des Abschnitts 130 angelegt wird. Demzufolge fließt sofort eine große Strommenge durch die Schmelzverbindung 110. Die Schmelzverbindung 110 wird dann geschmolzen, um so einen unendlich großen Widerstand vorzusehen.
  • Demzufolge können in dem Fall, daß die Schmelzverbindung 110 durchgebrannt bzw. geschmolzen ist, Spannungen VB und VC an den Knoten "B" und "C" durch die nachfolgende Gleichung erhalten werden: VB = VVbias – Vbegl, C = VB – (R11 X Icq1) ,... (1) während VVbias eine Spannung an einem Knoten Vbias1, Vbeq1 eine Basis-Emitterspannung des NPN-Transistors Q11 und Icq1 einen Kollektorstrom des Transistors Q11 darstellt.
  • Aus der vorstehenden Gleichung (1) ist ersichtlich, daß die Spannungen an den Knoten "B" und "C" der Bedingung genügen, daß VB größer als VC ist, d. h. VB>VC gilt. In dem Fall des offenen Zustands (d. h. des geschmolzenen Zustands) der Schmelzverbindung 110 genügen die Spannungen an den Knoten "B" und "C" der Bedingung VB ≤ VA.
  • Wie dies direkt vorstehend beschrieben wurde, liegt das erste Vergleichssignal COM1 des Vergleichers 140 auf einem hohen Pegel und das zweite Vergleichssignal COM2 auf einem niedrigen Pegel, da die Spannung an dem Knoten "A" größer als die an dem Knoten "C" ist. Der Transistor Q16 wird dann aktiviert, um den Ausgangsknoten FADJ zu erden. Demzufolge wird ein niederpegeliges Signal, das einen durchgebrannten Zustand der Schmelzverbindung 110 anzeigt, von dem Ausgangsknoten FADJ der Schaltung erzeugt.
  • Während der Schmelzbetriebsart ist die Zeit, während der eine große Strommenge durch die Schmelzverbindung 110 fließt, die Zeitdauer bzw. Periode, während der ein Schmelzsteuersignal an dem Eingangsknoten CADJ des Verbindungsfreigabeabschnitts 130 auf einem hohen Pegel beibehalten wird, oder die, bis die Schmelzverbindung 110 nach dem Anlegen eines hochpegeligen Signals an dessen Eingangsknoten CADJ geschmolzen ist. So muß, um die Schmelzverbindung 110 mittels einer elektrischen Steuerung des Verbindungsfreigabeabschnitts 130 vollständig durchbrennen zu lassen, eine ausreichende Zeit erforderlich sein. Bei der Herstellung von ICs ist es jedoch erforderlich, eine Produktionszeit bzw. Produktzeit zur Verringerung von Produktkosten und der Anforderungen der Wettbewerbsfähigkeit der hergestellten ICs so stark wie möglich zu verringern. Demzufolge ist es daher ineffizient, ein Stromsignal während einer ausreichenden Zeit für die Anforderung, daß die Verbindung vollständig durchbrennen soll, durch die Schmelzverbindung fließen zu lassen.
  • Da die Schmelzverbindung 110 nicht vollständig durchgebrannt ist, muß ein ausreichendes Stromsignal auch kontinuierlich durch die Verbindung fließen, um diese vollständig durchbrennen zu lassen. Dann wird der kristalline Aufbau der Schmelzverbindung 110 oft aufgrund einer großen Strommenge zerstört, die da hindurch fließt, und dadurch weist die Verbindung einen hohen Widerstand auf.
  • Mit anderen Worten kann die Schmelzverbindung über eine geeignete Schmelzzeit vollständig aufgeschmolzen werden, brennt jedoch nicht oft durch, so daß es einen hohen Widerstand aufweist.
  • 3 verdeutlicht ein Beispiel einer Schaltung, mit der ein zweites bevorzugtes Ausführungsbeispiel realisiert werden kann. Diese Schaltung weist zusätzlich einen Detektor bzw. eine Erfassungseinrichtung 250 zum Erfassen eines Schmelzzustandes der Schmelzverbindung selbst für den Fall auf, daß eine geeignete Zeit zum Schmelzen der Verbindung verstrichen ist oder daß ein Widerstandswert der Verbindung über einen konstanten Wert hinaus liegt, wobei sie ansonsten den Schaltungsaufbau der 1 aufweist. Die Schaltung der 3 weist den gleichen Aufbau wie den der 1 auf, außer, daß ein Detektor 250 zusätzlich zwischen Knoten "B" und "A" geschaltet ist, um zu erfassen, ob sich ein Widerstandswert der Verbindung über einen konstanten Wert hinaus verändert hat, nachdem eine schmelzbare Verbindung 210 geschmolzen ist.
  • Unter Bezugnahme auf 3 umfaßt die Schaltung die Schmelzverbindung bzw. die Schmelzstrecke 210, einen Vergleichssignalgenerator 220 zum Teilen einer Leistungsquellen-Spannung VDD in ein erstes und ein zweites Vergleichssignal COM1 bzw. COM2 in Erwiderung auf eine Vorspannung, einen Verbindungsfreigabeabschnitt 230 zum Freigeben der Schmelzverbindung 210 in Erwiderung auf ein Schmelzsteuersignal CADJ als ein Eingangssignal zum Schmelzen der Schaltung, den Detektor 250 zum Erfassen, ob ein Widerstand der Verbindung 210 sich um mehr als einen konstanten Wert geändert hat, und zum Erzeugen eines Signals, das einen Schmelzzustand der Verbindung anzeigt, und eine Vergleichereinrichtung bzw. einen Vergleicher 240 zum Erzeugen eines Signals auf, das einen Schmelzzustand der Schmelzverbindung 210 gemäß dem Vergleichsergebnis des ersten und des zweiten Vergleichssignals von dem Generator bzw. der Erzeugungseinrichtung 220 anzeigt.
  • Unter Bezugnahme auf 3 erfaßt der Detektor 250, ob die Schmelzverbindung 210 durchgebrannt ist oder während des Schmelzens der Verbindung einen Widerstandswert von mehr als einem konstanten Wert aufweist, und zwar über den Verbindungsfreigabeabschnitt 230, der ein Schmelzsteuersignal CADJ an einem Eingangsknoten von diesem empfängt, und erzeugt ein Erfassungssignal als das erste Vergleichssignal COM1. Dann wird ein Spannungspegel des ersten Vergleichssignals COM1 höher als der des zweiten Vergleichssignals COM2. Der Vergleicher 240 vergleicht das erste und das zweite Vergleichssignal miteinander und erzeugt ein Signal FADJ mit einem niedrigen Pegel, das anzeigt, ob die Schmelzverbindung 210 durchgebrannt ist.
  • 4 ist ein detailliertes Schaltungsdiagramm des Vergleichers 240, der in 3 dargestellt ist.
  • Wie dies in 4 verdeutlicht ist, weist der Vergleichssignalgenerator 220 einen NPN-Transistor Q21, der die Lieferung einer Leistungsquellenspannung VDD zu einem Knoten "B" in Erwiderung auf eine Vorspannung Vbias1 ermöglicht, und zwei Widerstände R21 und R22 auf, die zwischen dem Knoten "B" und Erde GND zum Teilen der Spannung VDD in zwei geteilte Spannungen in Reihe geschaltet sind. Das erste Vergleichssignal COM1 wird von dem Knoten "B" als eine der geteilten Spannungen erzeugt und das zweite Vergleichssignal COM2 von einem Knoten "C" zwischen den beiden Widerständen R21 und R22 als die andere. Der Detektor 250 besteht aus einem Widerstand R25, der zwischen die Knoten "B" und "A" geschaltet ist. Die Widerstände R21 und R22 weisen den gleichen Widerstandswert auf und ein Widerstandswert des Widerstands R25 weist den gleichen wie den der Schmelzverbindung auf, der sich nach dem Schmelzen der Schmelzverbindung geändert hat.
  • Auch weist der Verbindungsfreigabeabschnitt 230 einen NMOS-Transistor MN21, zwei Vorspannungswiderstände R23 und R24 und zwei NPN-Transistoren Q22 und Q23 auf. Der NMOS-Transistor MN21 wird in Erwiderung auf das Schmelzsteuersignal CADJ aktiviert, so daß die Quellenspannung VDD über den Vorspannungswiderstand R23 zu einer Basis des Transistors Q22 geliefert werden kann. Der Transistor Q22 wird in Erwiderung auf eine Vorspannung aktiviert, die über den Widerstand R23 angelegt wird, um die Quellenspannung VDD an den Vorspannungswiderstand R24 und eine Basis des Transistors Q22 zu liefern. Zwischen dem Emitter des Transistors Q23 und einer Betriebsart-Einstellklemme SET wird die Schmelzverbindung 210 geschaltet.
  • Der Vergleicher 240 weist einen ersten Schaltungsabschnitt zum Vergleichen der beiden Vergleichssignale COM1 bzw. COM2 von den Knoten "B" und "C" und zum Erzeugen eines ersten Ausgangssignals, falls das erste Vergleichssignal COM1 hinsichtlich des Spannungspegels höher ist, als das zweite Vergleichssignal COM2, und eines zweiten Ausgangssignals auf, falls dies nicht so ist. Der Vergleicher 240 weist ferner einen zweiten Schaltungsabschnitt zum Erzeugen eines Signals auf, das anzeigt, ob die Schmelzverbindung in Erwiderung auf das erste und das zweite Ausgangssignal des ersten Schaltungsabschnitts durchgebrannt ist oder nicht. Der erste Schaltungsabschnitt weist, wie dies in 4 dargestellt ist, drei PMOS-Transistoren auf, von denen einer ein PMOS-Transistor MP21, der durch eine Vorspannung Vbias2 aktiviert wird, die an dessen Gate angelegt wird, um das Liefern der Quellenspannung VDD von der Source zur Drain zu ermöglichen, und von denen die anderen von diesen PMOS-Transistoren MP23 und MP24 sind, die mittels des ersten und des zweiten Vergleichssignals COM1 bzw. COM2 von den Knoten "B" bzw. "C" aktiviert werden. Die Transistoren MP23 und MP24 vergleichen das erste und das zweite Vergleichssignal COM1 bzw. COM2, die an deren Gates entsprechend angelegt werden, und erzeugen das erste und das zweite Ausgangssignal von deren entsprechenden Drains aus.
  • Der zweite Schaltungsabschnitt weist einen PMOS-Transistor MP22 und drei NPN-Transistoren Q24, Q25 und Q26 auf. Der Transistor MP22 wird mittels der Vorspannung Vbias2 aktiviert, die an dessen Gate angelegt wird, um das Liefern der Quellenspannung VDD von der Source zum Drain zu ermöglichen. Das Signal am Drain des Transistors MP22 wird am Ausgang FADJ des Vergleichers 240 vorgesehen. Der Transistor Q26 ist an einer Ausgangsstufe des Vergleichers 240 angeordnet und wird in Erwiderung auf das zweite Ausgangssignal vom Drain des Transistors MP24 aktiviert, um den Ausgang FADJ des Vergleichers 240 mit Erde GND zu verbinden. Falls alle der NPN-Transistoren Q24 und Q25 gleichzeitig durch das erste Ausgangssignal aktiviert werden, das an deren Basen gemeinsam angelegt wird, fließen das erste und das zweite Ausgangssignal durch die aktivierten Transistoren Q24 bzw. Q25 zu Erde GND. Falls der Transistor Q25 aktiviert ist, wird auch der Transistor Q26 inaktiviert, da das zweite Ausgangssignal geerdet ist.
  • Zusätzlich besteht die Schmelzverbindung 210 aus einem Material, das für die Herstellung von Halbleiter-ICs verwendet wird, gewöhnlich einem Metall oder einem Polysilicium. Eine Zener-Zap-Diode bzw. Zener-Löschdiode kann anstelle der Schmelzverbindung 210 verwendet werden.
  • Nachfolgend wird der Betrieb der Schaltung der 4 in Einzelheiten beschrieben.
  • Ähnlich dem ersten Beispiel wird ein hochpegeliges Signal, das den nicht durchgebrannten Zustand der Schmelzverbindung 210 anzeigt, vom Ausgangsknoten FADJ erzeugt.
  • Während der Schmelzbetriebsart, wird der Transistor MN21 in dem Verbindungsfreigabeabschnitt 230 mittels eines Schmelzsteuersignals CADJ mit hohem Pegel aktiviert und so der Transistor Q22 aktiviert, so daß der Transistor Q23 gesättigt bzw. durchdrungen werden kann. Demzufolge fließt die große Strommenge sofort durch die Schmelzverbindung 210. Die Schmelzverbindung 210 wird dann aufgeschmolzen und der kristalline Aufbau der Verbindung wird zerstört, so daß die Verbindung einen konstanten Widerstandswert oder einen Wert darüber aufweist. Demzufolge können Spannungen VA und VC an den Knoten "A" bzw. "C" durch die nachfolgende Gleichung (2) erhalten werden:
    Figure 00150001
    wobei RFL einen Äquivalenzwiderstand der Schmelzverbindung 210 darstellt. In Gleichung (2) wird der Widerstand R25 auf einen Widerstandswert von über 100 kΩ gesetzt, falls ein Widerstandswert der Schmelzverbindung 210 auf mehr als 100kΩ geändert wird, wenn die Verbindung geschmolzen ist.
  • Aus der vorstehenden Gleichung (2) ist ersichtlich, daß VA größer oder gleich VC ist, da RFL ≥ R25 gilt. Die Spannung COM1 am Knoten "A" ist größer als die Spannung COM2 am Knoten "C", so daß ein niederpegeliges Signal vom Ausgangsknoten FADJ der Schaltung in der gleichen Art und Weise erzeugt wird, daß die Schmelzverbindung 210 vollständig geschmolzen bzw. durchgebrannt ist.
  • Wie dies vorstehend beschrieben ist, wird der Widerstand R25 vorgesehen, um einen geschmolzenen Zustand der Schmelzverbindung 210 während des Schmelzbetriebs genau zu erfassen. Ruch in dem Fall, daß die Betriebsart-Einstellklemme SET während der normalen Betriebsart geerdet ist und die Schmelzverbindung 210 dadurch nicht geschmolzen wird, um kurzgeschlossen zu werden, kann die Schaltung sich in einem instabilen Zustand befinden, da eine Vorspannung Vbias1 über den Transistor Q21 angelegt ist und die nicht geschmolzene Verbindung 210 hinsichtlich der Betriebsart-Einstellklemme SET so geerdet ist, wie dies bei der Schaltung der 2 ist. Der Widerstand R25 ist auch vorgesehen, um zu verhindern, daß die Schaltung sich in einem instabilen Zustand befindet.
  • Andererseits ist eine einzelne Schaltung bei dem vorstehend beschriebenen Beispiel verdeutlicht, aber eine Vielzahl von Schaltungen ist in einer Halbleitereinrichtung angeordnet. In dem Fall, daß eine elektrische Schaltung zur Erzeugung mehrerer unabhängiger Betriebskennwerte eine Vielzahl von Schaltungen aufweist, können mehrere Schmelzsignale FRDJ von den Schaltungen zur momentanen Steuerung der elektrischen Schaltung vorgesehen werden. In diesem Fall kann die elektrische Schaltung Kennwerte erzielen, die für einen angestrebten Wert bzw. Pegel beim Entwurf der elektrischen Schaltung geeignet sind, falls der Zustand der Schmelzverbindung entsprechend einem angestrebten Kennwert der elektrischen Schaltung bestimmt wird.
  • Daher wird eine Leistungsquellenspannung bei einer Halbleitereinrichtung mit einer Vielzahl von Schaltungen, die zu Schmelzverbindungen gehören, wahlweise an die Klemmen zum Empfangen der Betriebsart-Einstellsignale angelegt, um so eine spezifische Schmelzverbindung zu schmelzen. Und ein hochpegeliges Signal wird an eine Eingangsklemme zum Empfangen eines Schmelzsteuersignals CADJ, das zu der spezifischen schmelzbaren Verbindung gehört, geführt, so daß ein angestrebtes Niveau bzw. ein Zielpegel des Einrichtungsentwurfs nach der Herstellung genau eingestellt werden kann.
  • Wie vorstehend beschrieben, ist eine derartige Schaltung auf eine nicht einzustellende Ausführungsart anwendbar, die zum Erzielen eines genauen Zielpegels beim Entwurf einer integrierten Halbleiterschaltung geeignet ist.

Claims (20)

  1. Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung, wobei die Schaltung aufweist: eine Schmelzverbindung (110); einen Vergleichssignalgenerator (120) zum Erzeugen eines ersten und eines zweiten Vergleichssignals (COM1, COM2) in Erwiderung auf eine erste Vorspannung (Vbias1); einen Verbindungsfreigabeabschnitt (130) zum Freigeben der Schmelzverbindung (110) zum Schmelzen oder Unterbrechen in Erwiderung auf ein Steuersignal (CADJ), das an eine Eingangsklemme der Schaltung angelegt ist; und einen Vergleicher (140) zum Vergleichen des ersten und des zweiten Vergleichssignals (COM1, COM2) und zum Ausgeben eines Signals (FADJ), das anzeigt, ob die Schmelzverbindung (110) geschmolzen oder unterbrochen ist oder nicht.
  2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Vergleichssignalgenerator (120) ein Schaltelement (Q11) zum Liefern einer Leistungsquellenspannung (VDD) in Erwiderung auf ein erstes Vorspannungssignal (Vbias1) und einen Spannungsteiler (R11, R12) zum Teilen der Quellenspannung (VDD) in das erste und das zweite Vergleichssignal (COM1 bzw. COM2) aufweist.
  3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verbindungsfreigabeabschnitt (130) einen MO5-Transistor (MN11) mit einer Source, einem Drain zum Empfangen der Quellenspannung (VDD) und einem Gate zum Empfangen des Steuersignals (CADJ); einen ersten Transistor (Q12), der durch Ein-/Ausschalten des MOS-Transistors (MN11) gesteuert wird und einen Emitter, eine Basis, die mit der Source des MOS-Transistors über einen Widerstand (R13) verbunden ist, und einen Kollektor zum Empfangen der Quellenspannung (VDD) aufweist; und einen zweiten Transistor (Q13) aufweist, der durch Ein-/Ausschalten des ersten Transistors (Q12) gesteuert wird, so daß die Schmelzverbindung schmilzt oder unterbrochen wird und der einen Kollektor, der mit der Schmelzverbindung (110) verbunden ist, eine Basis, die mit dem Emitter des ersten Transistors (Q12) verbunden ist, und einen Emitter aufweist, der mit Erde (GND) verbunden ist.
  4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Vergleicher (140) eine erste Einrichtung zum Vergleichen des ersten Vergleichssignals (COM1) mit dem zweiten Vergleichssignal (COM2) und Erzeugen eines ersten Ausgangssignals, falls das erste Vergleichssignal (COM1) größer als das zweite Vergleichssignal (COM2) ist, und eines zweiten Ausgangssignals, falls nicht; und eine zweite Einrichtung zum Erzeugen des Signals (FADJ) aufweist, das anzeigt, ob die Schmelzverbindung in Erwiderung auf das erste und das zweite Ausgangssignal der ersten Einrichtung geschmolzen oder unterbrochen ist.
  5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Einrichtung einen ersten MOS-Transistor (MP11) mit einem Drain, einer Source zum Empfangen der Quellenspannung (VDD) und ein Gate zum Empfangen einer zweiten Vorspannung (Vbias2); einen zweiten MOS-Transistor (MP13) mit einer Source, die mit dem Drain des ersten MOS-Transistors (MP11) verbunden ist, einem Gate zum Empfangen des ersten Vergleichssignals (COM1) und einem Drain zum Vorsehen des ersten Ausgangssignals; und einen dritten MOS-Transistor (MP14) aufweist, der parallel zum zweiten MOS-Transistor (MP13) geschaltet ist, wobei er eine Source, die mit dem Drain des ersten MOS-Transistors (MP11) verbunden ist, ein Gate zum Empfangen des zweiten Vergleichssignals (COM2) und einen Drain zum Ausgeben des zweiten Ausgangssignals aufweist.
  6. Schaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die zweite Einrichtung einen vierten MOS-Transistor (MP12) mit einer Source zum Empfangen der Quellenspannung (VDD), einem Gate zum Empfangen der zweiten Vorspannung (Vbias2) und einem Drain, der mit dem Ausgangsknoten (FADJ) der Schaltung verbunden ist; einen ersten Transistor (Q14) mit einem Emitter, der mit Erde (GND) verbunden ist, einem Kollektor und einer Basis, die gemeinsam mit dem Drain des zweiten MOS-Transistors (MP13) verbunden sind; einen zweiten Transistor (Q15) mit einem Kollektor zum Empfangen des zweiten Ausgangssignals, einer Basis zum Empfangen des ersten Ausgangssignals und einem geerdeten Drain; und einen dritten Transistor (Q16) aufweist, der einen Emitter, der mit dem Drain des vierten MOS-Transistors (MP12) verbunden ist, eine Basis zum Empfangen des zweiten Ausgangssignals und einen geerdeten Emitter aufweist.
  7. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schmelzverbindung (110) aus einer Polysiliciumschicht oder einer Metallschicht besteht, die auf einem Halbleitersubstrat ausgebildet ist.
  8. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Schmelzverbindung (110) aus einer Zener-Lösch-Diode besteht.
  9. Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung, wobei die Schaltung aufweist: eine Schmelzverbindung (210); einen Vergleichssignalgenerator (220) zum Teilen einer Leistungsquellenspannung (VDD) in ein erstes und ein zweites geteiltes Spannungssignal; einen Verbindungsfreigabeabschnitt (230) zum Ermöglichen des Schmelzens oder Unterbrechens der Schmelzverbindung in Erwiderung auf ein Steuersignal, das an eine Eingangsklemme der Schaltung angelegt wird; einen Detektor (250) zum Erfassen eines Schmelzzustands der Schmelzverbindung (210) anhand einer Änderung des Widerstands der Schmelzverbindung, wobei der Detektor zwischen der Schmelzverbindung (210) und einer Ausgangsklemme (B) des Vergleichssignalgenerators (220), über die das erste geteilte Spannungssignal angelegt wird, angeordnet ist; und einen Vergleicher (240) zum Empfangen eines Ausgangssignals des Detektors (250) als ein erstes Vergleichssignal (COM1) und des zweiten geteilten Spannungssignals als ein zweites Vergleichssignal (COM2) und zum Vergleichen des ersten und des zweiten Vergleichssignals (COM1, COM2) zum Ausgeben eines Signals, das anzeigt, ob die Schmelzverbindung durchgebrannt oder unterbrochen ist oder nicht (3).
  10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß der Vergleichssignalgenerator (220) ein Schaltelement (Q21) zum Liefern einer Quellenspannung in Erwiderung auf ein erstes Vorspannungssignal (Vbias1), das extern angelegt wird, und einen ersten und einen zweiten Widerstand (R21, R22) zum Teilen der Quellenspannung in das erste bzw. zweite spannungsgeteilte Signal aufweist.
  11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß der erste Widerstand (R21) den gleichen Widerstandswert wie der zweite Widerstand (R22) aufweist.
  12. Schaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Detektor (250) aus einem spannungserfassenden Widerstand (R25) besteht.
  13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß der spannungserfassende Widerstand (R25) den gleichen Widerstandswert wie die Schmelzverbindung aufweist, die geschmolzen ist.
  14. Schaltung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß der Verbindungsfreigabeabschnitt (230) einen MOS-Transistor (MN21) mit einer Source, einem Drain zum Empfangen der Quellenspannung (VDD) und einem Gate zum Empfangen des Steuersignals (CADJ); einen ersten Transistor (Q22), der durch Ein-/Ausschalten des MOS-Transistors (MN21) gesteuert wird und einen Emitter, eine Basis, die mit der Source des MOS-Transistors über einen Widerstand (R23) verbunden ist, und einen Kollektor zum Empfangen der Quellenspannung (VDD) aufweist; und einen zweiten Transistor (Q23) aufweist, der durch Ein-/Ausschalten des ersten Transistors (Q22) gesteuert wird, so daß die Schmelzverbindung schmilzt oder unterbrochen wird und der einen Kollektor, der mit der Schmelzverbindung (210) verbunden ist, eine Basis, die mit einem Emitter des ersten Transistors (Q22) verbunden ist, und einen Emitter aufweist, der mit Erde (GND) verbunden ist.
  15. Schaltung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß der Vergleicher (240) eine erste Einrichtung zum Vergleichen des ersten Vergleichssignals (COM1) mit dem zweiten Vergleichssignal (COM2) und Erzeugen eines ersten Ausgangssignals, falls das erste Vergleichssignal (COM1) größer als das zweite Vergleichssignal (COM2) ist, und eines zweiten Ausgangssignals, falls nicht; und eine zweite Einrichtung zum Erzeugen des Signals (FADJ) aufweist, das anzeigt, ob die Schmelzverbindung in Erwiderung auf das erste und das zweite Ausgangssignal der ersten Einrichtung geschmolzen oder unterbrochen ist.
  16. Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß die erste Einrichtung einen ersten MOS-Transistor (MP21) mit einem Drain, einer Source zum Empfangen der Quellenspannung (VDD) und ein Gate zum Empfangen einer zweiten Vorspannung (Vbias2); einen zweiten MOS-Transistor (MP23) mit einer Source, die mit einem Drain des ersten MOS-Transistors (MP21) verbunden ist, einem Gate zum Empfangen des ersten Vergleichssignals (COM1), das durch den Detektor angelegt wird, und einem Drain zum Vorsehen des ersten Ausgangssignals; und einen dritten MOS-Transistor (MP24) aufweist, der parallel zum zweiten MOS-Transistor (MP23) geschaltet ist, wobei er eine Source, die mit dem Drain des ersten MOS-Transistors (MP21) verbunden ist, ein Gate zum Empfangen des zweiten Vergleichssignals (COM2) und einen Drain zum Ausgeben des zweiten Ausgangssignals aufweist.
  17. Schaltung nach Anspruch 16, dadurch gekennzeichnet, daß die zweite Einrichtung einen vierten MOS-Transistor (MP22) mit einer Source zum Empfangen der Quellenspannung (VDD), einem Gate zum Empfangen der zweiten Vorspannung (Vbias2) und einem Drain, der mit dem Ausgangsknoten (FADJ) der Schaltung verbunden ist; einen ersten Transistor (Q24) mit einem Emitter, der mit Erde (GND) verbunden ist, einem Kollektor und einer Basis, die gemeinsam mit dem Drain des zweiten MOS-Transistors (MP23) verbunden sind; einen zweiten Transistor (Q25) mit einem Kollektor zum Empfangen des zweiten Ausgangssignals, einer Basis zum Empfangen des ersten Ausgangssignals und einem geerdeten Drain; und einen dritten Transistor (Q26) aufweist, der einen Emitter, der mit dem Drain des vierten MOS-Transistors (MP22) verbunden ist, eine Basis zum Empfangen des zweiten Ausgangssignals und einen geerdeten Emitter aufweist.
  18. Schaltung nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, daß die Schmelzverbindung (210) aus einer Polysiliciumschicht oder einer Metallschicht besteht, die auf einem Halbleitersubstrat ausgebildet ist.
  19. Schaltung nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, daß die Schmelzverbindung (210) aus einer Zener-Lösch-Diode besteht.
  20. Schaltung zur Erzeugung mehrerer unabhängiger Betriebskennwerte einer Halbleitereinrichtung, wobei die Schaltung aufweist: eine Vielzahl von Schmelzverbindungen, von denen eine in Erwiderung auf ein Einstellspannungssignal ausgewählt wird; und eine Vielzahl von Schaltungen nach einem der vorhergehenden Ansprüche, die zu den Schmelzverbindungen gehörend angeordnet sind, zum Unterbrechen oder Schmelzen der ausgewählten Schmelzverbindung gemäß einem Steuersignal, das über eine Eingangsklemme der Schmelzschaltung angelegt wird.
DE19641857A 1995-10-13 1996-10-10 Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung Expired - Fee Related DE19641857B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950035245A KR0154667B1 (ko) 1995-10-13 1995-10-13 퓨징회로
KR95-35245 1996-10-13

Publications (2)

Publication Number Publication Date
DE19641857A1 DE19641857A1 (de) 1997-04-17
DE19641857B4 true DE19641857B4 (de) 2004-04-08

Family

ID=19430059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641857A Expired - Fee Related DE19641857B4 (de) 1995-10-13 1996-10-10 Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung

Country Status (5)

Country Link
US (1) US6087889A (de)
JP (1) JP3814019B2 (de)
KR (1) KR0154667B1 (de)
DE (1) DE19641857B4 (de)
TW (1) TW305070B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468686B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 퓨징회로
US6255893B1 (en) * 1999-07-07 2001-07-03 Intel Corporation Method and apparatus for detection of electrical overstress
US6496053B1 (en) * 1999-10-13 2002-12-17 International Business Machines Corporation Corrosion insensitive fusible link using capacitance sensing for semiconductor devices
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
KR100464936B1 (ko) * 2003-04-30 2005-01-06 주식회사 하이닉스반도체 리페어회로의 동작 마진을 향상시킬 수 있는 반도체메모리 장치
US6995601B2 (en) * 2004-01-14 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse state detection circuit
US7233539B2 (en) * 2005-05-24 2007-06-19 Freescale Semiconductor, Inc. Non-volatile fuse circuit
US7760536B2 (en) * 2006-04-25 2010-07-20 Freescale Semiconductor, Inc. Non-volatile memory cell
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
US7495987B2 (en) * 2007-06-11 2009-02-24 Freescale Semiconductor, Inc. Current-mode memory cell
KR101123074B1 (ko) * 2009-04-30 2012-03-05 주식회사 하이닉스반도체 퓨즈 회로 및 그를 포함하는 반도체 장치
FI125404B (fi) 2011-04-21 2015-09-30 Abb Oy Järjestely sulakkeen valvomiseksi
US20230178161A1 (en) * 2021-12-02 2023-06-08 Nanya Technology Corporation Method for determining a status of a fuse element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548984A1 (de) * 1994-12-30 1996-07-04 Samsung Electronics Co Ltd Schmelz- bzw. Sicherungssystem

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223277A (en) * 1978-12-27 1980-09-16 Harris Corporation Electrically alterable field effect transistor amplifier configuration
EP0563852A1 (de) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zickzack-Schmelzvorrichtung für Anwendungen mit reduziertem Schmelzstrom
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
US5404049A (en) * 1993-11-02 1995-04-04 International Business Machines Corporation Fuse blow circuit
US5731760A (en) * 1996-05-31 1998-03-24 Advanced Micro Devices Inc. Apparatus for preventing accidental or intentional fuse blowing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548984A1 (de) * 1994-12-30 1996-07-04 Samsung Electronics Co Ltd Schmelz- bzw. Sicherungssystem

Also Published As

Publication number Publication date
JPH09116103A (ja) 1997-05-02
DE19641857A1 (de) 1997-04-17
US6087889A (en) 2000-07-11
JP3814019B2 (ja) 2006-08-23
KR970024022A (ko) 1997-05-30
KR0154667B1 (ko) 1998-12-01
TW305070B (de) 1997-05-11

Similar Documents

Publication Publication Date Title
DE19625661B4 (de) Integrierte Halbleiterschaltung zum Einstellen eines Schaltungselementwerts
DE19641857B4 (de) Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung
DE60118316T2 (de) Schaltkreis und Verfahren zum Trimmen integrierter Schaltungen
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE3141714C2 (de)
DE69737344T2 (de) Pulsbreitenregler
DE3520003C2 (de)
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE60011792T2 (de) Elektrische/elektronische schaltungsanordnung
DE3608639C2 (de)
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE10121459A1 (de) Halbleitervorrichtung
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
EP0591561A1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
EP0499673A1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE4041032A1 (de) Halbleiterrelaiskreis
DE102005019587A1 (de) Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
DE4119917A1 (de) Ueberstromdetektoreinrichtung
DE19633971A1 (de) Stromversorgungsschaltung zum Betrieb einer integrierten Schaltung
DE10149234A1 (de) Sicherungsgeschützter Nebenschlußregler und Verfahren zum Schützen eines Nebenschußreglers
DE60118458T2 (de) Programmierbare Schaltung mit Vorschaufunktion
EP1078460B1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE19528733C1 (de) Integrierte Schaltung
EP0957420A2 (de) Klemmschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee