DE19548984A1 - Schmelz- bzw. Sicherungssystem - Google Patents

Schmelz- bzw. Sicherungssystem

Info

Publication number
DE19548984A1
DE19548984A1 DE19548984A DE19548984A DE19548984A1 DE 19548984 A1 DE19548984 A1 DE 19548984A1 DE 19548984 A DE19548984 A DE 19548984A DE 19548984 A DE19548984 A DE 19548984A DE 19548984 A1 DE19548984 A1 DE 19548984A1
Authority
DE
Germany
Prior art keywords
fuse
circuit
melting
signal
securing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19548984A
Other languages
English (en)
Inventor
Do-Sang Mok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19548984A1 publication Critical patent/DE19548984A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/06—Diagnosis, testing or measuring for television systems or their details for recorders

Description

Die vorliegende Erfindung betrifft ein Schmelz- bzw. Sicherungssystem (fusing system), welches in einer inte­ grierten Schaltung verwendet wird. Insbesondere bezieht sich die vorliegende Erfindung auf ein Schmelz- bzw. Siche­ rungssystem, welches zum Schmelzen bzw. Sichern aller zu schmelzenden bzw. zu sichernden Punkte in einem Schmelz- bzw. Sicherungsverbindungsstück selektiv unter Verwendung lediglich dreier Anschlußstifte auf einem Halbleiterbauteil und nicht auf dem Wafer geeignet ist.
Bei einem Verfahren zum Herstellen einer integrierten Schaltung (IC, integrated curcuit) ist es üblich, daß bei der Herstellung von vielen Schaltungen bzw. Vielfachschal­ tungen eine Veränderung der elektrischen Charakteristik er­ zeugt wird. Das liegt daran, daß das Herstellungsverfahren für die IC′s viele komplizierte Schritte enthält und es schwierig ist, während aller Schritte dieselben Bedingungen beizubehalten.
Infolge der Komplexität der Herstellungsoperation kann die elektrische Charakteristik bei einem fertiggestellten IC von erwarteten Werten abweichen. Bei einigen Erzeugnis­ sen ist es jedoch wichtig, daß eine gleichförmige elektri­ sche Charakteristik beibehalten wird.
Beispielsweise ist bei dem NTSC-Modus, welcher bei ei­ nem Videobandaufnahmegerät (VTR, video tape recorder) eines VHS-Typs (VHS, video home system) verwendet wird, eine Fre­ quenz der FM-Trägerwelle bezüglich des Synchronbodens (Sync Tip) auf 3,4 ± 0,1 MHz bestimmt. Dementsprechend müssen die bezeichneten elektrischen Werte gleichförmig beibehalten werden, um das VTR zu erzeugen. Es kommt jedoch vor, daß der IC infolge einer Abweichung der elektrischen Charakte­ ristik nicht verwendbar ist, sogar wenn dessen Herstellung sorgfältig überwacht, entworfen und durchgeführt wurde.
Zur Überwindung der oben dargestellten Schwierigkeiten wurden verschiedene Verfahren vorgeschlagen. Ein Verfahren enthält ein Schmelz- bzw. Sicherungssystem, welches zur Steuerung der elektrischen Charakteristik und zur Beibehal­ tung der vorbestimmten Werte durch Einstellung des Wider­ standswerts, des Stromwerts oder des Spannungspegels des abgesicherten IC′s verwendet wird.
Es sind herkömmliche Schmelz- bzw. Sicherungssysteme allgemein bekannt, bei welchen an beiden Enden der zu schmelzenden bzw. zu sichernden Elemente auf dem Wafer vor dem Zusammensetzen des IC′s Kontaktstellen gebildet werden und nötigenfalls eine Spannung und ein Strom an beiden En­ den der Kontaktstellen angelegt wird.
Die elektrische Charakteristik eines IC′s unter Verwen­ dung des Schmelz- bzw. Sicherungssystems auf der Wafer un­ terscheidet sich von derjenigen unter Anwendung eines Schmelzens bzw. unter Verwendung einer Absicherung auf dem Bauteil, da die elektrische Charakteristik leicht von der Temperatur, von Licht und dem Zusammenschluß der Leistung bei dem Schmelzen bzw. der Absicherung auf dem Wafer beein­ flußt wird. Es ist daher wünschenswert, Punkte auf dem Bau­ teil zu schmelzen bzw. zu sichern, um eine gleichförmigere elektrische Charakteristik zu erzielen.
Ein derartiges herkömmliches Schmelz- bzw. Sicherungs­ system besitzt jedoch den Nachteil, daß die Anzahl von An­ schlußstiften auf dem Bauteil wegen der Größe des Bauteils begrenzt ist. Wenn viele Punkte zu schmelzen bzw. zu si­ chern sind, muß die Größe des Bauteil ebenso proportional zu dem Erhöhen der Anzahl von Anschlußstiften erhöht wer­ den. Der durch das oben dargestellte Verfahren gebildete resultierende IC ist größer und daher aufwendiger als ande­ re IC′s mit derselben Funktion bei denselben Kosten.
Aufgabe der vorliegenden Erfindung ist es, ein Schmelz- bzw. Sicherungssystem bereitzustellen, welches zum Schmel­ zen bzw. Absichern einer Mehrzahl von Punkten unter Verwen­ dung von lediglich drei Anschlußstiften geeignet ist, und dadurch eine Reduzierung der Herstellungskosten zu erzie­ len.
Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1. Demgemäß enthält ein Schmelz- bzw. Sicherungs­ system eine Schnittstellenschaltung zum Empfangen von Lei­ stungseingangssignalen, welche eine Mehrzahl von äußeren Anschlußstiften aufweist, eine Logikschaltung zum Erfassen der von der Schnittstellenschaltung empfangenen Leistungs­ eingangssignale und eine Schmelz- bzw. Sicherungsschaltung zum Schmelzen bzw. Absichern der Schmelz- bzw. Sicherungs­ verbindungsstücke in dem IC im Ansprechen auf ein von der Logikschaltung erzeugtes Ausgangssignal.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Blockdiagramm des Schmelz- bzw. Siche­ rungssystems der vorliegenden Erfindung;
Fig. 2 zeigt ein detailliertes Blockdiagramm einer Lo­ gikschaltung, welche für das Schmelz- bzw. Sicherungssystem der vorliegenden Erfindung verwendet wird;
Fig. 3 zeigt ein Blockdiagramm von seriellen Daten, welche von der in Fig. 2 dargestellten Logikschaltung emp­ fangen und verarbeitet werden; und
Fig. 4 zeigt ein Blockdiagramm einer Einheit der in Fig. 3 dargestellten seriellen Daten.
Wie in Fig. 1 dargestellt enthält das Schmelz- bzw. Si­ cherungssystem der vorliegenden Erfindung: eine Schnitt­ stellenschaltung 1 zum Empfang von Leistung von einem Setz­ anschluß SET, zum Empfang eines Signals von einem Taktan­ schluß CK und zum Empfang von Daten von einem Datenanschluß D; eine Logikschaltung 2 zum Empfang des Signals von der Schnittstellenschaltung 1; und eine Schmelz- bzw. Siche­ rungsschaltung 3 zum Empfang des Signals von der Logik­ schaltung 2.
Entsprechend Fig. 2 enthält die Logikschaltung 2: einen ersten Seriendatenblock 10 zum Empfang des Seriendatensi­ gnals D und des Taktsignals CK; einen zweiten Seriendaten­ block 20 zum Empfang der Signale von dem ersten Serienda­ tenblock 10 der Reihe nach; einen Ende-Marken-Dekodierblock 30, welcher mit dem ersten Seriendatenblock 10 verbunden ist, zum Dekodieren der Ende-Marken; einen Serien-Parallel- Umsetzer 40, welcher mit dem zweiten Seriendatenblock 20 und dem Ende-Marken-Dekodierblock 30 verbunden ist; eine Adreßdekodierschaltung 50, welche mit dem Serien-Parallel- Umsetzer 40 verbunden ist; einen ersten Haltespeicher­ schaltkreis 60, welcher mit der Adreßdekodierschaltung 50 und dem Serien-Parallel-Umsetzer 40 verbunden ist; eine zweite Haltspeicherschaltung 70, welche mit der Adreßdeko­ dierschaltung 50 und der ersten Haltespeicherschaltung 60 verbunden ist, und einen Wähler 80, welchem das Eingangssi­ gnal zu der ersten Haltespeicherschaltung 60 zugeführt wird.
Bei der oben dargestellten Ausführungsform sind die Se­ riendaten D aus einer Mehrzahl von Schmelz- bzw. Siche­ rungsstopblöcken FUSE STOP, einer Mehrzahl von aktuellen Datenblöcken ADJ1 bis ADJn und einer Mehrzahl von Schmelz­ bzw. Sicherungsstartblöcken FUSE START wie in Fig. 3 darge­ stellt zusammengesetzt.
Ein in Fig. 3 dargestellter Rahmen ist detailliert in Fig. 4 erläutert.
Das Schmelz- bzw. Sicherungssystem der vorliegenden Er­ findung wird hiernach unter Verwendung der bevorzugten Aus­ führungsform der vorliegenden Erfindung beschrieben.
Das Schmelz- bzw. Sicherungssystem der vorliegenden Er­ findung kann entweder in einem Einstellungsmodus oder einem Schmelz- bzw. Sicherungsmodus in Abhängigkeit davon arbei­ ten, wie die Seriendaten gebildet sind. In dem Einstel­ lungsmodus bestimmt der IC unter Verwendung des Schmelz- bzw. Sicherungssystems, welcher Punkt geschmolzen bzw. ge­ sichert werden sollte, um den geeignetsten Satz von elek­ trischen Charakteristiken zu erzielen.
Wie in Fig. 4 dargestellt besitzt der IC im Einstel­ lungsmodus 2 n Informationspunkte, welche durch n Bits vorge­ sehen sind. Der IC bestimmt darauf die für jede Adresse ge­ eignetste Information und verwendet die gewählte Informa­ tion als Datenpunkt in dem Schmelz- bzw. Sicherungsmodus.
Fig. 3 zeigt ein Blockdiagramm der Seriendaten, bei welchen die nächsten Daten nach dem Schmelz- bzw. Siche­ rungsstartsignal der Schmelz- bzw. Sicherungsschaltung 3 übertragen werden, während die nächsten Daten nach dem Schmelz- bzw. Sicherungsstopsignal direkt ausgegeben wer­ den.
Wie in Fig. 1 dargestellt, werden die einmal angelegten Seriendaten D zusammen mit dem Taktsignal CK und der Lei­ stung von der Logikschaltung 2 über die Schnittstellen­ schaltung 1 empfangen. Danach beginnt das Sicherungssystem der vorliegenden Erfindung mit dem Betrieb.
Unter Bezugnahme auf Fig. 2 empfängt ein erster Serien­ datenblock 10 die Seriendaten D durch einen Anschluß, wobei der erste Seriendatenblock mit einem zweiten Seriendaten­ block 20 derart verbunden ist, so daß die Daten sequentiell dem Block 20 eingegeben werden. Als nächstes wird die Ende- Marke der Seriendaten, welche dem ersten Seriendatenblock 10 eingegeben wurden, einer Ende-Marken-Dekodierschaltung 30 eingegeben, und die Ende-Marken-Dekordierschaltung 30 fragt den einen Rahmen von eingegebenen Daten ab. Der in Fig. 2 dargestellte erste Seriendatenblock 10 besitzt die Ende-Marke, während der ebenso in Fig. 2 dargestellte Seri­ endatenblock 20 die Adresse und die Daten aufweist.
Danach empfängt ein Serien-Parallel-Umsetzer 40 die Se­ riendaten D von dem zweiten Seriendatenblock 20, und die Ende-Marken-Dekodierschaltung 30 wandelt sie in ein Paral­ lelformat um und gibt das umgewandelte Signal einer Adreß­ dekodierschaltung 50 ein.
Die Adreßdekodierschaltung 50 fragt die Adresse ab, bestimmt, ob der Einstellungsmodus oder der Schmelz- bzw. Sicherungsmodus verwendet wird, und sendet die Daten der geeigneten Adresse entsprechend der obigen Bestimmung. Im Einstellungsmodus überträgt die Adreßdekodierschaltung 50 die Daten einem Wähler 80 über die erste Haltspeicherschal­ tung 60, wohingegen in einem Schmelz- bzw. Sicherungsmodus die Adreßdekodierschaltung 50 die Daten CADJ1 bis CADJn der Schmelz- bzw. Sicherungsschaltung 3 über die erste Hal­ tespeicherschaltung 60 und die zweite Haltespeicherschal­ tung 70 überträgt.
Als nächstes sichert die Schmelz- bzw. Sicherungsschal­ tung 3 die Eingangsdaten als die am meisten geeignete In­ formation und überträgt danach die Schmelz- bzw. Siche­ rungsdaten FADJ1 bis FADJn dem Wähler 80 der Logikschaltung 2.
Nachdem das Schmelzen bzw. die Sicherung beendet ist, wird der Setzanschluß SET an Masse angeschlossen, wodurch er in einen niederen logischen Zustand versetzt wird, so daß der IC ohne Schwierigkeit als elektronisches Erzeugnis betrieben werden kann.
Das oben dargestellte Schmelz- bzw. Sicherungssystem kann verwendet werden, um eine Einstellung der elektrischen Charakteristik des IC′s während des Schmelz- bzw. Siche­ rungsverfahrens zu verhindern. Das Schmelz- bzw. Siche­ rungssystem bestimmt den am meisten geeigneten Schmelz­ bzw. Sicherungspunkt für den IC und führt die Schritte des Schmelz- bzw. Sicherungsverfahrens auf der Grundlage des bestimmten Schmelz- bzw. Sicherungspunktes durch, um die bevorzugte gleichförmige elektrische Charakteristik zu er­ zielen.
In Übereinstimmung mit der vorliegenden Erfindung kann ein IC bei niedrigen Kosten hergestellt werden, wobei die elektrische Charakteristik bezüglich des Bauteils verbes­ sert wird.
Obenstehend wurde ein Schmelz- bzw. Sicherungssystem offenbart, welches zum effektiven Schmelzen bzw. Sichern unter Verwendung von lediglich drei Anschlußstiften auf dem Bauteil geeignet ist, wobei das System eine Schnittstellen­ schaltung, eine Logikschaltung und eine Schmelz- bzw. Si­ cherungsschaltung aufweist.

Claims (6)

1. System zum Schmelzen- bzw. Sichern von Schmelz- bzw. Si­ cherungsverbindungsstücken in einer integrierten Schal­ tung mit:
einer Schnittstellenschaltung zum Empfang eines Lei­ stungseingangssignal, wobei die Schnittstellenschaltung eine Mehrzahl äußerer Anschlußstifte aufweist;
einer Logikschaltung zum Erfassen des von der Schnitt­ stellenschaltung empfangenen Leistungseingangssignals und zum Ausgeben eines ersten Signals, wenn die Schmelz­ bzw. Sicherungsverbindungsstücke in dem IC nicht zu schmelzen bzw. zu sichern sind, und zum Ausgeben eines zweiten Signals, wenn die Schmelz- bzw. Sicherungsver­ bindungsstücke in dem IC zu schmelzen bzw. zu sichern sind; und
einer Schmelz- bzw. Sicherungsschaltung zum Schmelzen bzw. Sichern der Schmelz- bzw. Sicherungsverbindungs­ stücke in dem IC im Ansprechen auf das von der Logik­ schaltung erzeugte zweite Ausgangssignal.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Schnittstellenschaltung ein Taktsignal, ein Datensignal und ein Leistungssignal über drei getrennte Anschluß­ stifte empfängt.
3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung:
einen ersten Seriendatenblock zum Empfang eines Serien­ datensignals und eines Taktsignals;
einen zweiten Seriendatenblock zum sequentiellen Empfan­ gen des Seriendatensignals von dem ersten Seriendaten­ block;
einen Ende-Marken-Dekodierblock, welcher elektrisch mit dem ersten Seriendatenblock verbunden ist, zum Dekodie­ ren einer Mehrzahl von Ende-Marken;
einen Serien-Parallel-Umsetzer, welcher mit dem zweiten Seriendatenblock und dem Ende-Marken-Dekodierblock ver­ bunden ist;
eine Adreßdekodierschaltung, welche mit dem Serien-Par­ allel-Umsezter verbunden ist;
eine Mehrzahl von Haltespeicherschaltungen einschließ­ lich:
einer ersten Haltespeicherschaltung zum Empfang von Eingangssignalen von der ersten Adreßdekodierschaltung und dem Serien-Parallel-Umsetzer und zum Erzeugen eines Haltespeicherausgangssignals; und
einer zweiten Haltespeicherschaltung zum Empfang von Signalen von der Adreßdekodierschaltung und des ersten Haltespeicherausgangssignals von der ersten Haltespei­ cherschaltung; und
einen Wähler zum Empfang des ersten Haltespeicheraus­ gangssignals von der ersten Haltespeicherschaltung auf­ weist.
4. System nach Anspruch 3, dadurch gekennzeichnet, daß das Seriendatensignal eine Information bezüglich bestimmter Parameter enthält, welche beim Schmelzen bzw. Sichern der Schmelz- bzw. Sicherungsverbindungsstücke verwendet werden.
5. System nach Anspruch 3, dadurch gekennzeichnet, daß das Seriendatensignal eine Mehrzahl von Schmelz- bzw. Siche­ rungsstopsignalen zum Stoppen des Schmelzens bzw. der Sicherung der Schmelz- bzw. Sicherungsverbindungsstücke, aktuelle Signale, welche Informationen bezüglich der bei dem Schmelzen bzw. Sichern der Schmelz- bzw. Sicherungs­ verbindungsstücke verwendeten bestimmten Parameter ent­ hält, und Schmelz- bzw. Sicherungsstartsignale zum Star­ ten des Schmelzens bzw. der Sicherung der Schmelz- bzw. Sicherungsverbindungsstücke enthält.
6. System nach Anspruch 4, dadurch gekennzeichnet, daß das Seriendatensignal eine Mehrzahl von Schmelz- bzw. Siche­ rungsstopsignalen zum Stoppen des Schmelzens bzw. der Sicherung der Schmelz- bzw. Sicherungsverbindungsstücke, aktuelle Signale, welche Informationen bezüglich der be­ stimmten Parameter enthalten, welche beim Schmelzen bzw. Sichern der Schmelz- bzw. Sicherungsverbindungsstücke verwendet werden, und Schmelz- bzw. Sicherungsstartsi­ gnale zum Starten des Schmelzens bzw. der Sicherung der Schmelz- bzw. Sicherungsverbindungsstücke enthält.
DE19548984A 1994-12-30 1995-12-28 Schmelz- bzw. Sicherungssystem Ceased DE19548984A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039687A KR0140030B1 (ko) 1994-12-30 1994-12-30 퓨징 시스템

Publications (1)

Publication Number Publication Date
DE19548984A1 true DE19548984A1 (de) 1996-07-04

Family

ID=19405738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19548984A Ceased DE19548984A1 (de) 1994-12-30 1995-12-28 Schmelz- bzw. Sicherungssystem

Country Status (3)

Country Link
JP (1) JPH0917957A (de)
KR (1) KR0140030B1 (de)
DE (1) DE19548984A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641857A1 (de) * 1995-10-13 1997-04-17 Samsung Electronics Co Ltd Sicherungsschaltung einer Halbleitereinrichtung
DE19743271C1 (de) * 1997-09-30 1998-10-29 Siemens Ag Lineare Anordnung metallischer Sicherungsstrecken auf Wafern, wobei durch "Schießen" der Sicherungsstrecken Schaltungskenngrößen einstellbar sind
DE19819265C1 (de) * 1998-04-30 1999-08-19 Micronas Intermetall Gmbh Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
EP1039357A2 (de) * 1999-03-19 2000-09-27 Micronas GmbH Einrichtung zum Einstellen von Betriebsgrössen in mehreren programmierbaren integrierten Schaltungen
DE10052484A1 (de) * 2000-10-23 2002-05-08 St Microelectronics Gmbh Zappingschaltung und Zappingverfahren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016657A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd レジストパターンの再形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641857A1 (de) * 1995-10-13 1997-04-17 Samsung Electronics Co Ltd Sicherungsschaltung einer Halbleitereinrichtung
DE19641857B4 (de) * 1995-10-13 2004-04-08 Samsung Electronics Co., Ltd., Suwon Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung
DE19743271C1 (de) * 1997-09-30 1998-10-29 Siemens Ag Lineare Anordnung metallischer Sicherungsstrecken auf Wafern, wobei durch "Schießen" der Sicherungsstrecken Schaltungskenngrößen einstellbar sind
EP0905777A1 (de) * 1997-09-30 1999-03-31 Siemens Aktiengesellschaft Verfahren zur linearen Anordnung metallischer Sicherungsstrecken auf Wafern
US6698086B1 (en) 1997-09-30 2004-03-02 Infineon Technologies Ag Method for the linear configuration of metallic fuse sections on wafers
DE19819265C1 (de) * 1998-04-30 1999-08-19 Micronas Intermetall Gmbh Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
US6968484B2 (en) 1998-04-30 2005-11-22 Micronas Gmbh Method for parametrizing an integrated circuit and an integrated circuit therefor
EP1039357A2 (de) * 1999-03-19 2000-09-27 Micronas GmbH Einrichtung zum Einstellen von Betriebsgrössen in mehreren programmierbaren integrierten Schaltungen
EP1039357A3 (de) * 1999-03-19 2001-11-14 Micronas GmbH Einrichtung zum Einstellen von Betriebsgrössen in mehreren programmierbaren integrierten Schaltungen
DE10052484A1 (de) * 2000-10-23 2002-05-08 St Microelectronics Gmbh Zappingschaltung und Zappingverfahren
DE10052484B4 (de) * 2000-10-23 2006-04-13 Stmicroelectronics Gmbh Zappingschaltung und Zappingverfahren

Also Published As

Publication number Publication date
KR0140030B1 (ko) 1998-07-15
JPH0917957A (ja) 1997-01-17
KR960026651A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
DE3942661C2 (de)
DE3725822C2 (de)
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE60203637T2 (de) Kontaktfreie integrierte schaltung mit automatischen rahmenidentifikationsmitteln
DE69627409T2 (de) Busverbindungsschnittstelle und Energiesparungssteuerungsverfahren für diese
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE69432587T2 (de) Verzögerungsleitungsseparator für datenbus
DE69907930T2 (de) Integrierte Schaltung mit Kalibriermitteln zur Kalibrierung eines elektronischen Moduls und Verfahren zum Kalibrieren eines elektronischen Moduls in einer Integrierten Schaltung
DE3832113C2 (de)
DE10223527A1 (de) Ein-Chip-Mikrocomputer mit Analog-Digital-Wandler
DE10297097T5 (de) Schmelzprogrammierbare E/A-Organisation
DE69833715T2 (de) Taktrückgewinnungsschaltung
DE3917945C2 (de) Schaltung zum Erzeugen eines Betriebsartauswahlsignals
DE4481362B4 (de) Temperaturkompensationsschaltung für IC-Baustein
DE19548984A1 (de) Schmelz- bzw. Sicherungssystem
DE4305219A1 (en) Multiplex communication system for automobile - switches to low power consumption mode via decision stage, bringing slave stations into standby mode to prevent battery drainage.
DE19641857B4 (de) Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung
DE10240832A1 (de) Bus
DE3723121A1 (de) Pruefsteuerschaltung fuer integrierte schaltungen
DE3722615C2 (de)
DE2917126C2 (de) Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens
DE2333187A1 (de) Statisches fernsteuerungsrelais
DE19808984A1 (de) Außenstellengerät und Außenstellenüberwachungssystem sowie Verfahren zum Steuern des Außenstellengerätes
DE3838940A1 (de) Schaltung mit testfunktionsschaltung
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection