DE10297097T5 - Schmelzprogrammierbare E/A-Organisation - Google Patents
Schmelzprogrammierbare E/A-Organisation Download PDFInfo
- Publication number
- DE10297097T5 DE10297097T5 DE10297097T DE10297097T DE10297097T5 DE 10297097 T5 DE10297097 T5 DE 10297097T5 DE 10297097 T DE10297097 T DE 10297097T DE 10297097 T DE10297097 T DE 10297097T DE 10297097 T5 DE10297097 T5 DE 10297097T5
- Authority
- DE
- Germany
- Prior art keywords
- fuse
- circuit
- blown
- latch
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
mindestens einen Bond-Optionsschaltkreis, der an ein Spannungspotenzial gekoppelt ist und einen Aktivierungs-/Deaktivierungs-Eingang aufweist, und ein Ausgangssignal, das an eine Bondkontaktstelle zur E/A-Kanalauswahl gekoppelt ist;
mindestens einen Latch-Schmelzsicherungsschaltkreis, der an ein Spannungspotenzial gekoppelt ist und einen Aktivierungs-/Deaktivierungs-Eingang aufweist, und ein Ausgangssignal, das mit der Bondkontaktstelle zur E/A-Kanalauswahl verbunden ist;
wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des weiteren so angeschlossen ist, dass er ein Aktivierungssignal empfängt, wenn der mindestens eine Bond-Optionsschaltkreis ein Deaktivierungssignal empfängt, und ein Deaktivierungssignal empfängt, wenn der mindestens eine Bond-Optionsschaltkreis ein Aktivierungssignal empfängt; und
einen Aktivierungs-Latch-Schmelzsicherungsschaltkreis zur Bereitstellung entweder der Aktivierungs- oder der Deaktivierungseingabe, wenn die Schmelzsicherung nicht durchgebrannt ist, und zur Bereitstellung der jeweils anderen Aktivierungs- oder der Deaktivierungseingabe, wenn die Schmelzsicherung durchgebrannt ist.
Description
- Dieses Patent beansprucht den Nutzen der vorläufigen U.S.-Patentanmeldung mit der Serien-Nr. 60/308,998, eingereicht am 31. Juli 2001.
- TECHNISCHES GEBIET
- Die vorliegende Erfindung betrifft Halbleitervorrichtungen, wie beispielsweise Speicher-Chips und verwandte Verfahren, bei denen die Vorrichtung so konfiguriert werden kann, dass eine ausgewählte Anzahl von Eingangs-/Ausgangskanälen bereitgestellt wird, und insbesondere betrifft die Erfindung Verfahren und eine Schaltungsanordnung zum anfänglichen Auswählen oder Ändern der Auswahl der Eingangs-/Ausgangskanalorganisation, nachdem die Halbleitervorrichtung verkapselt wurde. Die Merkmale der Erfindung können auch zur Verkürzung der Zeit verwendet werden, die für Produkttestverfahren erforderlich ist. Beispielsweise kann die Konfiguration während der Herstellung oder der Bond-Option auf die Konfiguration voreingestellt werden, die das kürzeste oder effizienteste Testverfahren ermöglicht. Der getestete Baustein kann, wenn nötig, gemäß den Lehren der Erfindung nach Kundenanforderung neu konfiguriert werden. Wie hierin verwendet, soll der Begriff Eingang/Ausgang nur eine Eingangskonfiguration, nur eine Ausgangskonfiguration oder eine Konfiguration, die sowohl Eingangs- als auch Ausgangssignale umfasst, abdecken. Es wird des Weiteren darauf hingewiesen, dass die Merkmale dieser Erfindung auch auf Flip-Chip-Bausteine und auf Flip-Chip-Schaltkreise, die auf einer Leiterplatte angebracht sind, angewendet werden können.
- STAND DER TECHNIK
- Wie Fachleuten ersichtlich ist, ist es üblich, grundlegende Halbleitervorrichtungen, wie beispielsweise Speicher-Chips, bereitzustellen, die intern identisch sind, jedoch so konfiguriert werden können, dass sie verschiedene Eingangs-/Ausgangskanalkonfigurationen bereitstellen. Zum Beispiel kann ein typischer Speicher-Chip so konfiguriert werden, dass er 4, 8, 16 oder sogar 32 Eingangs-/Ausgangskanäle bereitstellt. Gemäß Verfahren des Stands der Technik sind solche Vorrichtungen oder Chips für eine spezifische Anzahl von Eingangs-/Ausgangskanälen konfiguriert, indem ausgewählte Bondkontaktstellen mit Hilfe von Bonddrähten mit einer VDD-(oder VSS-) Stromquelle verbunden werden. Sobald ein Chip oder eine Halbleitervorrichtung gepackt oder verkapselt ist, sind weder die unbenutzten Bondkontaktstellen noch die zuvor angeschlossenen Bonddrähte zugänglich. Folglich ist es nicht möglich, die Eingangs-/Ausgangskanalorganisation oder -auswahl neu zu konfigurieren oder auf andere Weise zu ändern.
- Leider ist es möglich, dass bei einer großen Anzahl von verkapselten Halbleitervorrichtungen eine anfänglich festgelegte Eingangs-/Ausgangskanalauswahl oder -organisation aus mehreren Gründen nicht mehr marktfähig ist. Folglich wird der Chip oftmals einfach zerstört oder im günstigsten Fall mit einem großen Preisnachlass verkauft.
- Daher ist es eine Aufgabe der vorliegenden Erfindung, verkapselte Halbleitervorrichtungen zu schaffen, die eine Auswahl von ausgewählten Eingangs-/Ausgangskonfigurationen ermöglichen.
- Es ist eine andere Aufgabe der vorliegenden Erfindung, Halbleitervorrichtungen zu schaffen, die zum Zeitpunkt der Einkapselung eine anfängliche Eingangs-/Ausgangskonfiguration aufweisen, die jedoch nach der Einkapselung nach wie vor zu einer anderen Eingangs-/Ausgangskonfiguration geändert werden kann.
- Es ist noch eine andere Aufgabe der vorliegenden Erfindung, verkapselte Halbleitervorrichtungen bereitzustellen, bei denen nach der Einkapselung eine erste Eingangs-/Ausgangskonfiguration ausgewählt wird und die ausgewählte Eingangs-/Ausgangskonfiguration nachfolgend in eine zweite Eingangs-/Ausgangskonfiguration geändert wird, die sich von der ersten Konfiguration unterscheidet.
- KURZDARSTELLUNG DER ERFINDUNG
- Die Verfahren und Schaltungsanordnungen der Erfindung verwenden Latch-Schmelzsicherungsanordnungen (sowohl normale Schmelzsicherungen als auch Anti-Schmelzsicherungen), um eine anfängliche Eingangs-/Ausgangskanalkonfiguration nach der Einkapselung oder eine Neukonfiguration aus einer anfänglichen Konfiguration nach der Einkapselung zu ermöglichen. Des Weiteren sind die Merkmale der Erfindung ebenfalls auf Flip-Chip-Packungen und braid-montierte Flip-Chips anwendbar.
- Gemäß einer Ausführungsform der Erfindung legt eine Schmelzsicherungs-Latch-Schaltungsanordnung nach der Einkapselung ein Auswahlsignal an einen x4-, x8- oder einen anderen geeigneten Auswahlschaltkreis an. Das Auswahlsignal von der Schmelzsicherungs-Latch-Schaltungsanordnung wird durch Durchbrennen von Schmelzsicherungen oder Anti-Schmelzsicherungen bestimmt, um das Auswahlsignal zu steuern. Andere Ausführungsformen umfassen eine Parallelschaltungsanordnung, so dass eine erste Gruppe von Schmelzsicherungs-Latch-Schaltkreisen zur selben Zeit deaktiviert werden kann, zu der eine zweite Gruppe von Schmelzsicherungs-Latch-Schaltkreisen aktiviert wird. Dadurch wird die Neukonfiguration ermöglicht.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1a ,1b und1c veranschaulichen einen Chip des Stands der Technik, wobei die Eingangs-/Ausgangskonfiguration für eine 16-, 8- und 4-Eingangs-/Ausgangskonfiguration ausgewählt wird, indem Bond-Drähte an Bondkontaktstellen angeschlossen werden. -
2a ,2b ,2c und2d veranschaulichen verschiedene Ausführungsformen von Schmelzsicherungs- und Anti-Schmelzsicherungs-Schaltkreisen des Latch-Typs, die gemäß den Lehren der vorliegenden Erfindung für die Konfiguration der Eingangs-/Ausgangskanalorganisation geeignet sind. -
3a und3b veranschaulichen eine Ausführungsform, wobei die anfängliche Eingangs-/Ausgangskanalorganisation oder -konfiguration auf x16 eingestellt ist, indem ein Bond-Draht an eine Bondkontaktstelle angeschlossen ist, die Konfiguration jedoch gemäß den Lehren der vorliegenden Erfindung neu konfiguriert werden kann. -
4 veranschaulicht eine Ausführungsform der vorliegenden Erfindung, wobei die Eingangs-/Ausgangskanalorganisation nach der Einkapselung der Halbleitervorrichtung gemäß einem Kundenauftrag ausgewählt und eingestellt wird, die Organisation jedoch zu einem späteren Zeitpunkt für eine unterschiedliche Verwendung neu konfiguriert werden kann. -
5 veranschaulicht eine andere Ausführungsform der Erfindung, wobei die originale Eingangs-/Ausgangskonfiguration gemäß dem Stand der Technik eingestellt wird, indem Bond-Drähte an Bondkontaktstellen angeschlossen werden. Die Konfiguration kann daraufhin geändert werden, indem die Bond-Optionskonfiguration deaktiviert und ein Latch-Schaltkreis aktiviert wird. - Soweit nicht anders angegeben, bezeichnen übereinstimmende Ziffern und Symbole in den unterschiedlichen Figuren übereinstimmende Teile. Die Figuren sind für eine deutliche Veranschaulichung der relevanten Gesichtspunkte der bevorzugten Ausführungsformen gezeichnet und sind nicht notwendigerweise maßstabsgerecht.
- AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
- Unter Bezugnahme auf
1a ,1b und1c ist die typische Konfiguration des Stands der Technik gezeigt, wobei ein Speicher-Chip oder eine andere Halbleitervorrichtung10 in einem "Leiterrahmen oder -substrat"12 angeordnet wird, woraufhin Bond-Drähte zwischen Bondkontaktstellen, wie beispielsweise den Bondkontaktstellen14 ,16 und18 auf dem Chip10 , an einzelne Kontaktfinger, wie beispielsweise die Kontaktfinger22 ,24 ,26 und28 , auf dem Leiterrahmen oder Substrat12 angeschlossen werden, wie durch den Bond-Draht30 gezeigt. Bei der in1a gezeigten Ausführungsform liegt ein einzelner Bond-Draht oder Verbindungsleiter30 zwischen dem Kontaktfinger22 des Leiterrahmens oder Substrats12 und der VDD-Bondkontaktstelle14 vor, so dass Strom vom Leiterrahmen oder Substrat12 mit Hilfe des Kontaktfingers22 durch den Bond-Draht30 an den VDD-Bondkontaktstelle14 auf dem Chip10 angelegt wird. - Auf gleiche Weise und gemäß der Ausführungsform aus
1b ist die VDD-Bondkontaktstelle14 mittels22 des Kontaktfingerverbindungsdrahts30 mit dem Leiterrahmen oder Substrat12 verbunden, umfasst jedoch einen weiteren Bond-Draht32 , der den Kontaktfinger22 des Leiterrahmens oder Substrats12 mit der Bondkontaktstelle16 verbindet. Wie Fachleuten ersichtlich ist, stellt die Konfiguration aus1a eine x16-Eingangs-/Ausgangskonfiguration bereit, während die Verbindungen aus1b eine x8-Eingangs-/Ausgangskonfiguration bereitstellen. In gleicher Weise wie in1c gezeigt, liegt ein Bond-Draht34 vor, der zwischen der x8-Bondkontaktstelle18 und dem Leiterrahmen oder Substratkontaktfinger22 angeschlossen ist, um eine x4-Eingangs-/Ausgangskonfiguration bereitzustellen. - Obwohl der Begriff "Eingang/Ausgang", wie er hierin verwendet wird, eine Halbleitervorrichtung umfasst, bei der sowohl Eingangssignale zur Vorrichtung als auch Ausgangssignale von der Vorrichtung die Eingangs-/Ausgangskanalkonfiguration durchlaufen, wird darauf hingewiesen, dass der Begriff Eingang/Ausgang ebenfalls Halbleitervorrichtungen umfassen soll, bei denen nur Eingangssignale oder nur Ausgangssignale die Eingangs-/Ausgangskanalkonfiguration durchlaufen.
- Gemäß der vorliegenden Erfindung kann die Notwendigkeit zur Einstellung der E/A-Kanalkonfiguration durch Anschließen eines Drahts zwischen dem VDD/VSS-Potenzial und den geeigneten x4- oder x8-Bondkontaktstellen jedoch völlig vermieden werden, indem Schmelzsicherungs- (oder Anti-Schmelzsicherungs-)Schaltkreise des Latch-Typs auf der Halbleitervorrichtung oder dem Speicher-Chip integriert werden, um das VDD- (oder VSS-) Potenzial nach der Einkapse lung oder Packung selektiv an einen Eingang der x4- oder x8-Schaltungsanordnung anzulegen.
- Wie Fachleuten bekannt ist, können Schmelzsicherungs- oder Anti-Schmelzsicherungs-Schaltkreise so konstruiert werden, dass eine Ausgabe vom Latch-Schaltkreis mit einer ersten Polarität direkt geliefert wird, oder es kann alternativ ein Inverter am Ausgang des Latch integriert werden, so dass eine invertierte oder entgegengesetzte Polarität geliefert wird. Folglich decken folgende Zeichnungen von Ausführungsformen nur wenige der vielen möglichen Schaltkreisanordnungen ab. Andere Schaltkreisanordnungen sind Fachleuten leicht ersichtlich. Daher wird darauf hingewiesen, dass die Ansprüche alle verschiedenen möglichen Schaltkreisanordnungen für den Anschluss eines VDD- oder (VSS-) Potenzials an eine x4- oder x8-Schaltungsanordnung abdecken sollen. Zur Veranschaulichung typischer Schmelzsicherungs- oder Anti-Schmelzsicherungs-Latch-Schaltkreise offenbaren
2a ,2b ,2c und2d verschiedene Ausführungsformen. Jene Abschnitte der Schaltkreise aus2a bis2d , die dieselben Elemente umfassen, sind mit denselben Bezugsnummern versehen. - Wie in
2a gezeigt ist, liegt daher eine VDD-Eingangsklemme40 vor, die an die Drain-Elektrode eines FET42 mit positivem Kanal angeschlossen ist. Die Source-Elektrode des FET42 mit positivem Kanal ist ihrerseits mit der Drain-Elektrode eines FET44 mit negativem Kanal verbunden. Es ist gezeigt, dass die Source-Elektrode des FET44 mit negativem Kanal mit einer Schmelzsicherung46 verbunden ist, die ihrerseits mit der VSS-Spannungsquellenklemme48 verbunden ist. Gemäß der Schaltungsanordnung aus2a liegt auf Leitung50 eine "1" (eins) oder eine positive Ausgabe an, wenn die Schmelzsicherung46 nicht durchgebrannt ist, und es liegt auf Leitung50 eine "0" (null) oder keine Ausgabe an, wenn die Schmelzsicherung durchgebrannt ist. Wie im Folgenden erläutert wird, kann der Zustand der Schmelzsicherung beispielsweise im Latch gespeichert werden, wenn die Schmelzsicherung nicht durchgebrannt ist. An die Gate-Elektrode52 des FET42 mit positivem Kanal wird eine erste Eingabe angelegt, um den Latch zu initialisieren. In dieser Situation liegt an der Gate-Elektrode54 des FET44 mit negativem Kanal kein Signal an und folglich stellt der Transistor44 einen offenen Schaltkreis dar. Das heißt, der Transistor befindet sich nicht in einem leitenden Zustand. Wenn die Eingabe an die Gate-Elektrode52 des Transistors42 angelegt wird, wird der Transistor42 folglich leitfähig, wodurch der Knoten56 in einen hohen Zustand versetzt wird und die Latch-Ausgabe so initialisiert, dass nach Durchlaufen der parallel geschalteten Inverter58 und60 , die den Latch62 umfassen, eine negative, "0" (null) oder keine Ausgabe auf Leitung50 vorliegt. Daraufhin wird an die Gate-Elektrode54 des negativen FET (Feldeffekttransistors)44 ein Signal angelegt. Folglich wird der FET in einen leitfähigen Zustand versetzt, so dass der Knoten56 jetzt mit der Spannung oder dem Potenzial der VSS-Klemme48 angetrieben wird. Folglich wird der Latch62 umgeschaltet, so dass die Ausgabe auf Leitung50 ein "1" (Eins-) Signal ist. Wenn die Schmelzsicherung46 durchgebrannt gewesen wäre oder einen offenen Schaltkreis dargestellt hätte, ist ersichtlich, dass der Knoten56 von dem VSS-Spannungspotenzial selbstverständlich nicht niedrig hätte angetrieben werden können und der Knoten56 in einem hohen Zustand verblieben wäre, was bedeutet, dass die Ausgabe bei 50 niedrig sein würde, wodurch angezeigt wird, dass die Schmelzsicherung46 durchgebrannt wurde. Es wird ebenfalls darauf hingewiesen, dass ein anderer Inverter64 , wie innerhalb des Latch62 mit gestrichelter Linie gezeigt, integriert werden könnte, so dass die Ausgabe eine "1" (eins) oder positiv wäre, wenn die Schmelzsicherung46 durchgebrannt ist, und eine "0" (null) oder negativ wäre, wenn die Schmelzsicherung nicht durchgebrannt ist. Die Tabelle in2a zeigt die Ausgabe bei68 , wenn ein Inverter integriert ist und wenn der Inverter nicht integriert ist. - Unter Bezugnahme auf
2b ist eine andere Anordnung eines Latch-Schaltkreises gezeigt, wobei sich die Schmelzsicherung46a zwischen der VDD-Quellenklemme40 und dem Transistor42 befindet. Der Betrieb dieses Latch entspricht dem aus2a , außer, dass das Signal an der Gate-Elektrode54 zuerst an den FET44 mit negativem Kanal angelegt wird, so dass der Knoten56 ursprünglich negativ angetrieben wird und eine positive "1"- (eins-) Ausgabe an den Latch-Schaltkreis62 anlegt. Nachdem das Signal an die Gate-Elektrode56 des FET44 angelegt worden ist, wird daraufhin ein Signal an die Gate-Elektrode52 des FET42 mit positivem Kanal angelegt, was zur Folge hat, dass der Knoten56 hoch angetrieben wird, wenn die Schmelzsicherung46a nicht durchgebrannt wurde. Folglich ist der letzte Zustand des Latch eine hohe Eingabe, was bedeutet, dass für den nicht durchgebrannten Zustand eine "0"- (null-) oder negative Ausgabe vorliegt. Wenn die Schmelzsicherung46a durchgebrannt worden wäre, würde der Knoten56 selbstverständlich niedrig bleiben und die Ausgabe auf Leitung50 würde positiv oder eine "1" (eins) sein. Wie in dieser Ausführungsform ersichtlich ist, würde die Ausgabe somit genau das Gegenteil der Ausführungsform aus2a darstellen. Des Weiteren kann dem Latch-Schaltkreis wie im Fall von2a ein Inverterschaltkreis64 hinzugefügt werden, so dass die Ausgaben für eine durchgebrannte oder nicht durchgebrannte Schmelzsicherung einen entgegengesetzten Status bereitstellen. Die Tabelle in2b zeigt die Ausgabe des Latch mit einem Inverter und ohne einen Inverter für den durchgebrannten und nicht durchgebrannten Zustand. - Wie ebenfalls oben erwähnt, kann anstelle einer Standard-Schmelzsicherung, die durchbrennt, um einen offenen Schaltkreis darzustellen, wie in
2c gezeigt, eine Anti-Schmelzsicherung66 verwendet werden, so dass normalerweise ein offener Schaltkreis vorliegt; sobald die Anti-Schmelzsicherung jedoch durchgebrannt ist, liegt ein geschlossener oder leitfähiger Schaltkreis vor. Gemäß dem Betrieb des Schaltkreises, der in2c gezeigt ist, wird die VDD-Spannung an Klemme40 anfänglich an den Knoten56 angelegt, indem ein Signal an die Gate-Elektrode52 des FET42 mit positivem Kanal, der leitfähig wird, angelegt wird. Wie unter Bezugnahme auf2a erörtert wurde, wird daraufhin ein Signal auf Leitung54 an die Gate-Elektrode des FET44 mit negativem Kanal angelegt. Da die Anti-Schmelzsicherung66 in dieser Ausführungsform jedoch nicht durchgebrannt wurde oder leitfähig wurde, kann der Knoten56 nicht niedrig angetrieben werden und bleibt daher in einem hohen Zustand. Da der Knoten56 hoch ist, wird die hohe Spannung folglich an den Latch-Schaltkreis62 angelegt und die Ausgabe auf Leitung50 ist niedrig. Wenn die Anti-Schmelzsicherung66 nicht durchgebrannt ist, liegt somit eine "0"- (null-) oder negative Ausgabe auf Leitung50 vor. Wenn die Anti-Schmelzsicherung66 jedoch durchgebrannt ist und eine Eingabe an die Gate-Elektrode54 des FET44 mit negativem Kanal angelegt wird, liegt ein leitfähiger Weg durch die Anti-Schmelzsicherung66 vor. Dadurch wird der Knoten56 niedrig angetrieben, um eine hohe Ausgabe an die Leitung50 anzulegen. Wie ebenfalls in den beiden vorhergehenden Beispielen erörtert wurde, kann ein Inverter64 in dem Latch-Schaltkreis62 integriert sein, so dass die Polarität der Ausgaben umgekehrt wird. Diese Zustände sind in der Tabelle gezeigt, die in2c enthalten ist und den Status der Ausgabe für die nicht durchgebrannte und die durchgebrannte Schmelzsicherung mit einem Inverter und ohne Inverter zeigt. - Noch eine andere Ausführungsform, die der in
2b erörterten Ausführungsform entspricht, verwendet anstelle der normalen Schmelzsicherung46a , die in2b gezeigt ist, eine Anti-Schmelzsicherung68 . Das Betriebsverfahren zur Bestimmung des Status dieser Schmelzsicherung ist dasselbe wie bei2b , außer dass das Ergebnis das Gegenteil ist, wie in den Tabellen aus2d gezeigt. - Es ist ebenfalls möglich, eine Parallelschaltung einer Schmelzsicherung und einer Anti-Schmelzsicherung, wie beispielsweise einer Anti-Schmelzsicherung
70 und72 , die mit gestrichelter Linie dargestellt ist, parallel zu einer Schmelzsicherung46 aus2a und einer Schmelzsicherung46a aus2b zu verwenden. Selbst wenn die Schmelzsicherung46 in2a durchgebrannt werden müsste, so dass ein offener Schaltkreis zwischen der VSS-Quellenklemme48 und dem Knoten56 vorläge, könnte diese Situation gemäß der Anordnung umgekehrt werden, indem die Anti-Schmelzsicherung70 durchgebrannt würde. Wenn die Schmelzsicherung46a , wie in2b gezeigt, durchgebrannt wird, kann der Schaltkreis ebenso in seinen ursprünglichen elektrischen Zustand zurückversetzt werden, indem die Anti-Schmelzsicherung72 durchgebrannt wird. Es wird darauf hingewiesen, dass selbstverständlich sorgfältig auf die an die Schmelzsicherung46 (46a ) und die Anti-Schmelzsicherung70 (72 ) angelegte Spannung zu achten ist, um dies mit der einfachen dargestellten Ausführungsform zu erreichen. Und zwar wird vorausgesetzt, dass der Strom, der zum Durchbrennen der normalen Schmelzsicherung46 (46a ) erforderlich ist, niedriger sein muss als der Strom, der zum Durchbrennen der Anti-Schmelzsicherung70 (72 ) erforderlich ist, um sicherzustellen, dass die normale Schmelzsicherung zuerst durchbrennt. - Obwohl eine parallele Schmelzsicherung-Anti-Schmelzsicherungs-Anordnung bevorzugt wird, sind Reihenschaltungen möglich. Bei den Anti-Schmelzsicherungs-Schaltkreisen aus
2c und2d können die normalen Schmelzsicherungen74 und76 , die in gestrichelter Linie gezeigt sind, mit den Anti-Schmelzsicherungen66 und68 in Reihe geschaltet werden. Somit werden die Anti-Schmelzsicherungen66 und68 in dieser Situation durchgebrannt und werden leitfähig. Daraufhin könnte die normale Schmelzsicherung74 und/oder76 zu einem späteren Zeitpunkt durchgebrannt werden, um die Schaltkreise in ihren ursprünglichen Zustand zu versetzen. Jedoch ist bei dieser Anordnung erforderlich, dass die Anti-Schmelzsicherungen bei einem niedrigeren Strom durchbrennen als die normalen Schmelzsicherungen. - Somit wurde eine sehr große Anzahl von möglichen Schmelzsicherung-Anti-Schmelzsicherungs-Latch-Schaltkreisen offenbart, die in Bezug auf die vorliegende Erfindung angewendet werden können. Es sind andere Anordnungen möglich und für Fachleute ersichtlich, indem verschiedene Kombinationen von parallel und in Reihe geschalteten Schmelzsicherungen und Anti-Schmelzsicherungen verwendet werden.
- Unter Bezugnahme auf
3a und3b ist eine typische Halbleitervorrichtung, wie beispielsweise ein Speicher-Chip90 , gezeigt, die eine Bond-Drahtverbindung92 zwischen dem VDD-Potenzial am Leiterrahmen oder Substratkontaktfinger94 und der VDD-Busleitung96 im Speicher-Chip oder einer anderen Halbleitervorrichtung90 aufweist. Demgemäß kann das VDD-Potenzial an die x8-Schaltungsanordnung angeschlossen werden, wie durch die Ausgangsleitung98 vom Schmelzsicherungs-Latch-Schaltkreis100 angezeigt. Zusätzlich zu einer Verbindung von der VDD-Busleitung96 zum Latch-Schaltkreis100 sind ebenfalls Steuersignale FPUP und die FPUN-Signale jeweils auf den Leitungen102 und104 gezeigt. Die Steuersignale auf Leitung102 und104 entsprechen den Signalen52 und54 an der Gate-Elektrode, die weiter oben unter Bezugnahme auf2a ,2b ,2c und2d erörtert wurden. Wie ebenfalls in dieser Ausführungsform gezeigt, ist eine normale Schmelzsicherung106 gezeigt, die zwischen dem Quellenpotenzial VSS an Klemme108 und dem Latch-Schaltkreis100 angeschlossen ist. Ebenso kann das VDD-Potenzial mit Hilfe des Ausgabeprotokolls an die x4-Schaltungsanordnung angeschlossen werden, indem die Schmelzsicherung110 durchgebrannt wird, die an den Latch-Schaltkreis112 angeschlossen ist. - Somit wird darauf hingewiesen, dass die Ausführungsform, die in
3a gezeigt ist, ein Paar Latch-Schaltkreise des Typs umfasst, der in2a gezeigt ist. Wie oben erörtert, können selbstverständlich verschiedene Typen unterschiedlicher Latch-Schaltkreise, die Schmelzsicherungen und Anti-Schmelzsicherungen verwenden, für diesen Zweck verwendet werden. - Beispielsweise entspricht
3b 3a , jedoch veranschaulicht3b Ausführungsformen, die Anti-Schmelzsicherungen114 und116 in der Anordnung aus2c anstelle einer normalen Schmelzsicherung zur Bereitstellung der Auswahl einer x4- oder x8- Eingangs/Ausgangskonfiguration verwenden. - Folglich ist aus
3a und3b ersichtlich, dass eine einzige Bondkontaktstelle94 auf dem Leiterrahmen oder Substrat, der das normale VDD-Potenzial aufweist, mit der herkömmlichen VDD-Bondkontaktstelle auf dem Speicher-Chip90 so verbunden werden kann, dass der Chip anfänglich eine Eingangs-/Ausgangskonfiguration von x16 aufweist, und die Konfiguration daraufhin zu einer x8-Konfiguration geändert werden kann, indem die entsprechende Schmelzsicherung oder Anti-Schmelzsicherung, wie beispielsweise die Schmelzsicherung106 oder die Anti-Schmelzsicherung114 , durchgebrannt wird. Alternativ kann die x4-Eingangs-/Ausgangskonfiguration ausgewählt werden, indem die Schmelzsicherung110 oder die Anti-Schmelzsicherung116 , die in der Schaltungsanordnung aus3b gezeigt sind, durchgebrannt wird. Es wird darauf hingewiesen, dass das Verfahren dazu verwendet werden kann, die Produkttestzeit zu verkürzen, indem die Eingangs-/Ausgangsauswahl auf die Konfiguration konfiguriert wird, die das schnellste oder effizienteste Testverfahren ermöglicht. Das getestete Produkt kann daraufhin als Reaktion auf eine Kundenanforderung anerkannt werden. - Unter Bezugnahme auf
4 ist eine Ausführungsform gezeigt, die einen Latch-Schaltkreis für jede der x8- und x4-Verbindungen verwendet. Wie erörtert wird, kann die Eingangs-/Ausgangsorganisation gemäß dieser Anordnung anfänglich unter Verwendung von elektrischen Schmelzsicherungen oder Anti-Schmelzsicherungen auf eine zuvor erörterte Art und Weise eingestellt werden, woraufhin eine zweite Gruppe von Schmelzsicherungen ein Umgehen der ursprünglichen oder anfänglichen Einstellung zu jedem beliebigen angemessenen Zeitpunkt in der Zukunft für unterschiedliche Anwendungen ermöglicht. Gemäß dieser Ausführungsform umfasst eine Schaltungsanordnung, die der oben in Bezug auf3a und3b erörterten Schaltungs anordnung entspricht, des Weiteren auf Leitung118 ein Eingangsaktivierungs-/-deaktivierungs-Signal vom UND-Gatter120 . Das Erfordernis eines Aktivierungssignals auf Leitung118 bedeutet, dass die Latch-Schaltkreise100 und112 bei dieser Ausführungsform deaktiviert werden, bis das entsprechende positive Signal jeweils am Latch-Eingang122 und124 an den x8- und x4-Latch-Schaltkreisen empfangen wird. Wie gezeigt, liegt auf Leitung126 am Eingang des Inverters128 anfänglich keine Spannung an, was natürlich bedeutet, dass der Inverter eine positive Ausgabe bereitstellt. Folglich ist einer der Eingänge zum UND-Gatter120 stets positiv, bis auf Leitung126 ein positives Signal empfangen wird. Somit ist ersichtlich, dass anfänglich stets einer der beiden Eingänge in das UND-Gatter120 positiv ist. Alles, was benötigt wird, damit das andere Signal oder das Aktivierungssignal auf Leitung130 zu einem positiven Zustand wechselt, ist der Empfang einer Ausgabe auf Leitung118 vom UND-Gatter120 . - Wenn der Zeitpunkt gekommen ist, die Eingangs-/Ausgangskanalkonfiguration für den Halbleiterschaltkreis auszuwählen, muss daher nur die Schmelzsicherung
132 des Latch-Schaltkreises133 durchgebrannt werden, was eine positive Ausgabe auf Leitung130 zur Folge hat, die an das UND-Gatter120 angelegt wird. Um dies zu erreichen, könnte der Latch-Schaltkreis133 beispielsweise so wie der Latch-Schaltkreis aus2a konfiguriert werden, während ebenfalls ein Inverter, wie beispielsweise der Inverter64 , integriert wird, um eine "0"- (null-) Ausgabe bereitzustellen, wenn der Schaltkreis nicht durchgebrannt ist, und eine "1"- (eins-) Ausgabe bereitzustellen, wenn die Schmelzsicherung durchgebrannt ist. Alternativ könnte der Schaltkreis aus2b ohne Inverter ausgewählt werden, die Anti-Schmelzsicherungs-Schaltungsanordnung aus2c könnte ohne Inverter oder die Anti-Schmelzsicherungs-Schaltungsanordnung aus2d könnte mit Inverter ausgewählt werden. In jedem Fall ist ersichtlich, dass, sobald auf Leitung130 eine positive Ausgabe an das UND-Gatter120 angelegt wird, eine positive Ausgabe auf Leitung118 vorliegt, um die Latch-Schaltkreise100 und112 für die Auswahl der x4- oder x8- Eingangs-/Ausgangskonfiguration zu aktivieren. Sobald sie aktiviert sind, arbeiten die Latch-Schaltkreise100 und112 in gleicher Weise wie oben hinsichtlich3a erörtert, um eine x8- oder x4-Eingangs-/Ausgangskanalkonfiguration auszuwählen. Entsprechend sollte nun ersichtlich sein, dass Anti-Schmelzsicherungs-Schaltkreise ebenfalls verwendet werden könnten, um die Eingangs-/Ausgangskonfiguration in der zuvor beschriebenen Weise zu bestimmen. - Wenn jedoch gewünscht wird, zu einem bestimmten Zeitpunkt nach der Auswahl der Eingangs-/Ausgangskanalschaltkreise mit Hilfe der Latch-Schaltkreise
100 und112 die Anzahl der Eingangs-/Ausgangskanäle zu ändern, braucht nur die Schmelzsicherung134 des Latch-Schaltkreises135 durchgebrannt zu werden, um die Ausgabe auf den Leitungen126 von einer "0"-(null-) oder negativen Ausgabe zu einer positiven oder "1"-(eins-) Ausgabe zu ändern. Wenn das Signal auf Leitung126 positiv wird, legt die Inverterschaltungsanordnung128 an das UND-Gatter120 eine "0"-Eingabe an, so dass die Ausgabe auf Leitung118 negativ wird. Das liegt selbstverständlich daran, dass bei einem UND-Gatter alle Eingänge "1" sein müssen, um ein positives oder "1"- (eins-) Ausgangssignal zu erhalten. Folglich ist das Signal vom Inverter128 jetzt ein "0"-(null-) Signal oder kein Signal. Wenn das Signal auf Leitung126 positiv wird, werden der x8-Latch-Schaltkreis140 und der x4-Latch-Schaltkreis142 jedoch gleichzeitig aktiviert. Da die Latch-Schaltkreise100 und110 deaktiviert wurden und die Latch-Schaltkreise140 und142 jetzt aktiviert wurden, kann die entsprechende x4- oder x8-Eingangs-/Ausgangskanalauswahl-Schaltungsanordnung folglich aktiviert werden, indem die entsprechende Schmelzsicherung144 und/oder146 durchgebrannt wird. Wie oben erörtert, ist des Weiteren jeder Latch-Schmelzsicherungs- oder Latch-Anti-Schmelzsicherungsschaltkreistyp, der oben erörtert wurde, zur Bereitstellung der Signale auf den Leitungen98 und109 geeignet. - Somit wurde bisher in Bezug auf
4 eine Schaltungsanordnung erörtert, die eine erste Auswahl eines Eingangs-/Ausgangskanals ermöglicht, der daraufhin zu einem späteren Zeitpunkt zu einer anderen Auswahl eines Eingangs-/Ausgangskanals geändert werden kann, der derselbe oder ein anderer Kanal sein kann wie der, der während des ersten Verfahrens ausgewählt wurde. - Unter Bezugnahme auf
5 ist noch eine andere Ausführungsform der vorliegenden Erfindung gezeigt, die eine Kombination aus den Figuren ist, die unter Bezugnahme auf1 ,3 und4 erörtert wurden. Gemäß dieser Ausführungsform erhalten die Bond-Optionsschaltkreise150 und152 auf Leitung154 anfänglich ein positives oder "1"- (eins-) Signal, das beide Bond-Optionsschaltkreise150 und152 aktiviert, so dass sie für die Auswahl einer x4- oder x8-Schaltungsanordnung verfügbar sind. Das VDD-Potenzial kann an den Bond-Optionsschaltkreis150 angelegt werden, indem ein Bond-Draht158 zwischen den Klemmen160 und162 angeschlossen wird. Der Bond-Optionsschaltkreis150 kann jeder geeignete Schaltkreis sein, wie beispielsweise ein Feldeffekttransistor, um nur ein Beispiel anzuführen. Wenn ein Aktivierungs signal an seine Gate-Elektrode angelegt wird, wird der Transistor daher leitfähig, so dass das VDD-Potenzial den FET bei164 durchläuft und auf Leitung166 zur x8-Schaltungsanordnung geleitet wird. Wenn ein Bond-Draht170 zwischen den Bondkontaktstellen172 und174 angeschlossen wird, wird ebenso ein Potenzial an den Bond-Optionsschaltkreis152 angelegt, so dass, wenn das Aktivierungssignal empfangen wird, dem Bond-Optionsschaltkreis ein Leitweg bereitgestellt wird, um auf Leitung176 eine Ausgabe178 an die x4-Schaltungsanordnung anzulegen. Wenn die Schmelzsicherung179 durchgebrannt ist, wird der Latch-Schaltkreis180 daraufhin in gleicher Weise, wie hinsichtlich der Schmelzsicherungen132 und134 in4a erörtert, so umgeschaltet, dass seine Ausgabe jetzt positiv oder eine "1" (eins) ist, wodurch die Bond-Optionsschaltkreise150 und152 mit Hilfe des Inverters182 , der von einer positiven Ausgabe zu einer negativen Ausgabe wechselt, natürlich deaktiviert werden. Gleichzeitig aktiviert das positive Signal auf Leitung184 die Latch-Schaltkreise186 und188 , so dass die entsprechende x4- oder x8-Ausgabe zur Auswahl der Anzahl der Eingangs-/Ausgangskanäle aktiviert werden kann, indem die x8-Schmelzsicherung190 oder die x4-Schmelzsicherung192 durchgebrannt wird. Somit wird die anfängliche Eingangs-/Ausgangskanalauswahl gemäß dieser Erfindung in typischer Art und Weise des Stands der Technik erreicht, indem ein Bond-Draht zwischen einem VDD- oder VSS-Spannungspotenzial und der entsprechenden Bondkontaktstelle angeschlossen wird. Jedoch können die anfänglich ausgewählten Eingangs-/Ausgangskanäle gemäß der vorliegenden Erfindung zu einem späteren Zeitpunkt neu ausgewählt werden, indem der Bond-Optionsschaltkreis150 und152 deaktiviert wird, wodurch die Schmelzsicherungs- oder Anti-Schmelzsicherungs-Latch-Schaltkreise186 und188 aktiviert werden. Wiederum kann die anfängliche Konfiguration wie oben erwähnt ausgewählt werden, um das schnellste Produkttestverfahren bereitzustellen, und daraufhin wird der Schaltkreis gegebenenfalls neu konfiguriert, um den Kundenanforderungen gerecht zu werden. - Somit wurden verschiedene Ausführungsformen gemäß der vorliegenden Erfindung beschrieben, wobei Verfahren und Vorrichtungen zur Auswahl oder Neuauswahl von Eingangs/Ausgangskanälen Verbindungen ohne die Verwendung von Bond-Drähten oder Hügeln darstellen, die nach der Einkapselung der Halbleitervorrichtung oder des Speicher-Chip hergestellt werden. Die Verfahren und Vorrichtungen sind in gleicher Weise auf Flip-Chip-Packungen und Flip-Chips anwendbar, die bereits auf einer Schaltkarte montiert sind.
- ZUSAMMENFASSUNG
- Es ist eine Schaltungsanordnung offenbart, die Schmelzsicherungs- und Anti-Schmelzsicherungs-Latches (
62 ) zur Auswahl der Anzahl von Eingangs/Ausgangskanälen (98 ,109 ) nach der Einkapselung verwendet. Die verschiedenen Ausführungsformen ermöglichen die Verwendung herkömmlicher Bondkontaktstellen (14 ,16 ,18 ) zur anfänglichen Auswahl der Anzahl von Eingangs-/Ausgangskanälen vor der Einkapselung. Jedoch kann der Benutzer die Anzahl der Eingangs-/Ausgangskanäle durch Bereitstellung verschiedener Auswahlsignale (52 ,54 ) jederzeit nach der Einkapselung ändern. Andere Ausführungsformen, die "Aktivierungs-Latch-Schaltkreise" (133 ,135 ) verwenden, ermöglichen jederzeit nach der Einkapselung die anfängliche Auswahl durch den Benutzer sowie danach mindestens eine weitere darauffolgende Auswahl.
4
Claims (66)
- Halbleiterschaltungsanordnung, bei der die Anzahl verfügbarer E/A- (Eingangs-/Ausgangs-) Kanäle mit Hilfe von Bondkontaktstellenverbindungen ausgewählt wird, wobei die Schaltungsanordnung zum Ändern der anfänglich ausgewählten Anzahl von E/A-Kanälen folgendes umfasst: mindestens einen Bond-Optionsschaltkreis, der an ein Spannungspotenzial gekoppelt ist und einen Aktivierungs-/Deaktivierungs-Eingang aufweist, und ein Ausgangssignal, das an eine Bondkontaktstelle zur E/A-Kanalauswahl gekoppelt ist; mindestens einen Latch-Schmelzsicherungsschaltkreis, der an ein Spannungspotenzial gekoppelt ist und einen Aktivierungs-/Deaktivierungs-Eingang aufweist, und ein Ausgangssignal, das mit der Bondkontaktstelle zur E/A-Kanalauswahl verbunden ist; wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des weiteren so angeschlossen ist, dass er ein Aktivierungssignal empfängt, wenn der mindestens eine Bond-Optionsschaltkreis ein Deaktivierungssignal empfängt, und ein Deaktivierungssignal empfängt, wenn der mindestens eine Bond-Optionsschaltkreis ein Aktivierungssignal empfängt; und einen Aktivierungs-Latch-Schmelzsicherungsschaltkreis zur Bereitstellung entweder der Aktivierungs- oder der Deaktivierungseingabe, wenn die Schmelzsicherung nicht durchgebrannt ist, und zur Bereitstellung der jeweils anderen Aktivierungs- oder der Deaktivierungseingabe, wenn die Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 1, die des Weiteren einen Inverterschaltkreis umfasst, der zwischen den Aktivierungs-Latch-Schmelzsicherungsschaltkreis und entweder den mindestens einen Bond-Optionsschaltkreis oder den mindestens einen Schmelzsicherungsschaltkreis geschaltet ist.
- Schaltungsanordnung nach Anspruch 1, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis zwei Latch-Schmelzsicherungsschaltkreise umfasst, von denen jeder an verschiedene Bondkontaktstellen zur E/A-Kanalauswahl angeschlossen ist, und jeder mindestens eine Bond-Optionsschaltkreis zwei Bond-Optionsschaltkreise umfasst, die mit verschiedenen Bondkontaktstellen zur E/A-Kanalauswahl verbunden ist.
- Schaltungsanordnung nach Anspruch 2, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis zwei Latch-Schmelzsicherungsschaltkreise umfasst, die mit verschiedenen Bondkontaktstellen zur E/A-Kanalauswahl verbunden sind , und jeder mindestens eine Bond-Optionsschaltkreis zwei Bond-Optionsschaltkreise umfasst, die mit verschiedenen Bondkontaktstellen zur E/A-Kanalauswahl verbunden sind.
- Schaltungsanordnung nach Anspruch 1, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 2, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 3, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 4, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 1, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen leitfähigen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 2, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen leitfähigen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 3, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen leitfähigen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 4, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen leitfähigen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 5, die des weiteren zu jeder der mindestens einen herkömmlichen Schmelzsicherung eine parallel geschaltete Anti-Schmelzsicherung umfaßt, so dass jeder offene Schaltkreis durch Durchbrennen der entsprechenden parallel geschalteten Anti-Schmelzsicherung umgeschaltet werden kann.
- Schaltungsanordnung nach Anspruch 6, die des weiteren zu jeder der mindestens einen herkömmlichen Schmelzsicherung eine parallel geschaltete Anti-Schmelzsicherung umfaßt, so dass jeder offene Schaltkreis durch Durchbrennen der entsprechenden parallel geschalteten Anti-Schmelzsicherung umgeschaltet werden kann.
- Schaltungsanordnung nach Anspruch 7, die des weiteren zu jeder der mindestens einen herkömmlichen Schmelzsicherung eine parallel geschaltete Anti-Schmelzsicherung umfaßt, so dass jeder offene Schaltkreis durch Durchbrennen der entsprechenden parallel geschalteten Anti-Schmelzsicherung umgeschaltet werden kann.
- Schaltungsanordnung nach Anspruch 8, die des weiteren zu jeder der mindestens einen herkömmlichen Schmelzsicherung eine parallel geschaltete Anti-Schmelzsicherung umfaßt, so dass jeder offene Schaltkreis durch Durchbrennen der entsprechenden parallel geschalteten Anti-Schmelzsicherung umgeschaltet werden kann.
- Schaltungsanordnung nach Anspruch 1, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des Weiteren einen Latch-Schaltkreis umfasst, der so funktioniert, dass entweder ein hohes oder ein niedriges Signal an eine Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung nicht durchgebrannt ist, und dass jeweils andere, niedrige oder hohe Signal an die Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 2, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des Weiteren einen Latch-Schaltkreis umfasst, der so funktioniert, dass entweder ein hohes oder ein niedriges Signal an eine Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung nicht durchgebrannt ist, und das jeweils andere, niedrige oder hohe Signal an die Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 5, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des Weiteren einen Latch-Schaltkreis umfasst, der so funktioniert, dass entweder ein hohes oder ein niedriges Signal an eine Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung nicht durchgebrannt ist, und das jeweils andere, niedrige oder hohe Signal an die Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 9, wobei der mindestens eine Latch-Schmelzsicherungsschaltkreis des Weiteren einen Latch-Schaltkreis umfasst, der so funktioniert, dass entweder ein hohes oder ein niedriges Signal an eine Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung nicht durchgebrannt ist, und das jeweils andere, niedrige oder hohe Signal an die Bondkontaktstelle zur E/A-Kanalauswahl angelegt wird, wenn die Schmelzsicherung durchgebrannt ist.
- Halbleiterschaltungsanordnung, die eine auswählbare Anzahl von E/A-Kanälen aufweist und folgendes umfasst: mindestens einen Auswahleingang zum Empfang eines Signals zur Auswahl einer vorherbestimmten Anzahl von E/A-Kanälen; und mindestens einen Schmelzsicherungsschaltkreis, der das Auswahlsignal bereitstellt, wenn sich die Schmelzsicherung entweder in einem durchgebrannten oder in einem nicht durchgebrannten Zustand befindet, und der das Auswahlsignal nicht bereitstellt, wenn sich die Schmelzsicherung im jeweils anderen, nicht durchgebrannten oder durchgebrannten Zustand befindet.
- Schaltungsanordnung nach Anspruch 21, wobei der mindestens eine Auswahleingang zwei Auswahleingänge umfasst, der mindestens eine Schmelzsicherungsschaltkreis zwei Schmelzsicherungsschaltkreise umfasst, wobei die beiden Schmelzsicherungsschaltkreise jeweils an einen der beiden Auswahleingänge gekoppelt sind.
- Schaltungsanordnung nach Anspruch 21, wobei der mindestens eine Schmelzsicherungsschaltkreis des Weiteren einen Latch-Schaltkreis umfasst.
- Schaltungsanordnung nach Anspruch 22, wobei jeder der beiden Schmelzsicherungsschaltkreise des Weiteren einen Latch-Schaltkreis umfasst.
- Schaltungsanordnung nach Anspruch 21, wobei der Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis darstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 22, wobei der Schmelzsicherungsschaltkreis eine herkömmliche Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn sie durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 21, wobei der Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen geschlossenen Schaltkreis bereitstellt, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 22, wobei der Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen geschlossenen Schaltkreis bereitstellt, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 23, wobei der Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen geschlossenen Schaltkreis bereitstellt, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 24, wobei der Schmelzsicherungsschaltkreis eine Anti-Schmelzsicherung umfasst, die einen geschlossenen Schaltkreis bereitstellt, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Schaltungsanordnung nach Anspruch 21, die des Weiteren einen Inverterschaltkreis umfasst, der zwischen dem mindestens einen Schmelzsicherungsschaltkreis und dem mindestens einen Auswahleingang angeschlossen ist.
- Schaltungsanordnung nach Anspruch 22, bei der des weiteren zwischen jeden der beiden Schmelzsicherungsschaltkreise und der beiden Auswahleingänge ein Inverter-Schaltkreis geschaltet ist.
- Schaltungsanordnung nach Anspruch 23, die des weiteren einen Inverterschaltkreis umfasst, der zwischen den Latch-Schaltkreis und den mindestens einen Auswahleingang geschaltet ist.
- Schaltungsanordnung nach Anspruch 24, bei der des weiteren zwischen jeden der beiden Latch-Schaltkreise und der beiden Auswahleingänge ein Inverterschaltkreis geschaltet ist.
- Schaltungsanordnung nach Anspruch 21, wobei mindestens ein Schmelzsicherungsschaltkreis mindestens eine herkömmliche Schmelzsicherung zur Bereitstellung eines offenen Schaltkreises, wenn die Schmelzsicherung durchgebrannt ist, und eine Anti-Schmelzsicherung zur Bereitstellung eines geschlossenen Schaltkreises, wenn die Anti-Schmelzsicherung durchgebrannt ist, umfasst.
- Halbleiterschaltungsanordnung, die eine ausgewählte Anzahl von E/A-Kanälen aufweist, wobei die ausgewählte Anzahl von E/A-Kanälen zu einer anderen Anzahl geändert werden kann und der Speicher-Chip Folgendes umfasst: ein Auswahlsignal zur Auswahl einer vorgegebenen Anzahl von E/A-Kanälen; mindestens zwei Paare von Schmelzsicherungsschaltkreisen, wobei jeder Schmelzsicherungsschaltkreis der mindestens zwei Paare so angeschlossen ist, dass er ein Aktivierungssignal empfängt und das Auswahlsignal bereitstellt, wenn sich seine Schmelzsicherung entweder in einem durchgebrannten oder in einem nicht durchgebrannten Zustand befindet, und daß er das Auswahlsignal nicht bereitstellt, wenn sich seine Schmelzsicherung im jeweils andere, nicht durchgebrannten oder durchgebrannten Zustand befindet; einen ersten Schmelzsicherungsaktivierungsschaltkreis, der ein erstes Aktivierungssignal bereitstellt, wenn sich seine Schmelzsicherung entweder in einem durchgebrannten oder in einem nicht durchgebrannten Zustand befindet, und der das erste Aktivierungssignal nicht bereitstellt, wenn sich seine Schmelzsicherung entweder in einem nicht durchgebrannten oder in einem durchgebrannten Zustand befindet; einen zweiten Schmelzsicherungsaktivierungsschaltkreis, der einem zur Aktivierung dienenden Paar von Schmelzsicherungsschaltkreisen ein zweites Aktivierungssignal bereitstellt, wenn sich eine Schmelzsicherung des zweiten Schmelzsicherungsaktivierungsschaltkreises entweder in einem durchgebrannten oder in einem nicht durchgebrannten Zustand befindet, und der das zweite Aktivierungssignal nicht bereitstellt, wenn sich die Schmelzsicherung entweder im jeweils anderen, nicht durchgebrannten oder durchgebrannten Zustand befindet; einen Inverterschaltkreis, der so angeschlossen ist, dass er das zweite Aktivierungssignal von dem zweiten Schmelzsicherungsschaltkreis empfängt, wobei der Inverterschaltkreis eine Aktivierungsausgabe bereitstellt, wenn das zweite Aktivierungssignal nicht vorhanden ist, und der die Aktivierungsausgabe nicht bereitstellt, wenn das zweite Aktivierungssignal vorhanden ist; und ein Logikgatter zum Empfang des ersten Aktivierungssignals vom ersten Schmelzsicherungsaktivierungsschaltkreis und zum Empfang des Aktivierungssignals vom Inverterschaltkreis, wobei das Logikgatter ein Aktivierungssignal bereitstellt, um das andere Paar der Schmelzsicherungsschaltkreise zu aktivieren, wenn die Signale von dem ersten Schmelzsicherungsaktivierungsschaltkreis und dem Inverterschaltkreis vorliegen.
- Schaltungsanordnung nach Anspruch 36, wobei der Speicher-Chip vor der Auswahl einer Eingangs-/Ausgangskonfiguration verkapselt wird.
- Verfahren zur Bereitstellung einer Halbleiterschaltungsanordnung, die eine Anzahl von E/A-Kanälen aufweist, die durch einen Benutzer auswählbar ist, wobei das Verfahren folgendes umfasst: Bereitstellen einer Vielzahl von Halbleiterschaltkreisen, wobei jeder Halbleiterschaltkreis mindestens einen Schmelzsicherungsschaltkreis zur Bereitstellung eines Auswahlausgangssignals bei durchgebrannter Schmelzsicherung umfasst; und Durchbrennen mindestens einer Schmelzsicherung in dem mindestens einen Schmelzsicherungsschaltkreis in jedem Halbleiterschaltkreis, um ein Signal zur Auswahl der Anzahl von E/A-Kanälen bereitzustellen.
- Verfahren nach Anspruch 38, wobei die Vielzahl von bereitgestellten Halbleiterschaltkreisen eine voreingestellte ausgewählte Anzahl von E/A-Kanälen aufweist und durch den Schritt des Durchbrennens mindestens einer Schmelzsicherung eine andere Anzahl von E/A-Kanälen ausgewählt wird, die sich von der voreingestellten ausgewählten Anzahl unterscheidet.
- Verfahren nach Anspruch 38, wobei der Schritt des Durchbrennens das Durchbrennen einer Schmelzsicherung in einem ersten Aktivierungsschaltkreis zur Aktivierung einer ersten Gruppe von Schmelzsicherungsschaltkreisen zur Auswahl und anschließenden Durchbrennen von ausgewählten Schmelzsicherungen der ersten Gruppe von Schmelzsicherungsschaltkreisen zur Auswahl der Anzahl von E/A-Kanälen umfasst.
- Verfahren nach Anspruch 40, das des Weiteren Folgendes umfasst: den Schritt des Durchbrennens einer Schmelzsicherung in einem zweiten Aktivierungsschaltkreis zur Deaktivierung der ersten Gruppe von Schmelzsicherungsschaltkreisen, um eine zweite Gruppe von zum Auswählen dienender Schmelzsicherungsschaltkreisen auszuwählen und zu aktivieren; und Durchbrennen von ausgewählten Schmelzsicherungen der zweiten Gruppe von Schmelzsicherungsschaltkreisen, um eine andere Anzahl von E/A-Kanälen auszuwählen.
- Verfahren nach Anspruch 38, das des Weiteren den Schritt der Einkapselung des Halbleiterschaltkreises vor dem Schritt des Durchbrennens umfasst.
- Verfahren nach Anspruch 39, das des Weiteren den Schritt der Einkapselung des Halbleiterschaltkreises vor dem Schritt des Durchbrennens umfasst.
- Verfahren nach Anspruch 40, das des Weiteren den Schritt der Einkapselung des Halbleiterschaltkreises vor dem Schritt des Durchbrennens umfasst.
- Verfahren nach Anspruch 41, das des Weiteren den Schritt der Einkapselung des Halbleiterschaltkreises vor dem Schritt des Durchbrennens umfasst.
- Verfahren nach Anspruch 39, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung des Weiteren das Invertieren der Ausgabe eines Latch-Schaltkreises zur Bereitstellung des Signals zur Auswahl der Anzahl von E/A-Kanälen umfasst.
- Verfahren nach Anspruch 38, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn die Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 39, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn die Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 40, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn die Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 41, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn die Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 42, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Schmelzsicherung umfasst, die einen offenen Schaltkreis bereitstellt, wenn die Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 38, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Anti-Schmelzsicherung zur Bereitstellung einer geschlossenen Verbindung umfasst, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 39, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Anti-Schmelzsicherung zur Bereitstellung einer geschlossenen Verbindung umfasst, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 40, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Anti-Schmelzsicherung zur Bereitstellung einer geschlossenen Verbindung umfasst, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 41, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Anti-Schmelzsicherung zur Bereitstellung einer geschlossenen Verbindung umfasst, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 42, wobei der Schritt des Durchbrennens mindestens einer Schmelzsicherung das Durchbrennen mindestens einer Anti-Schmelzsicherung zur Bereitstellung einer geschlossenen Verbindung umfasst, wenn die Anti-Schmelzsicherung durchgebrannt ist.
- Verfahren nach Anspruch 38, wobei die Eingangs-/Ausgangskanäle Folgendes entweder nur Eingangssignale zum Halbleiterschaltkreis oder nur Ausgangssignale vom Halbleiterschaltkreis oder sowohl Eingangssignale zum Halbleiterschaltkreis als auch Ausgangssignale vom Halbleiterschaltkreis weiterleiten.
- Schaltungsanordnung nach Anspruch 1, wobei die Signale, die durch die Eingangs-/Ausgangskanäle geleitet werden, entweder nur Eingangssignale zum Schaltkreis oder nur Ausgangssignale vom Schaltkreis oder sowohl Eingangssignale zum Schaltkreis als auch Ausgangssignale vom Schaltkreis umfassen.
- Schaltungsanordnung nach Anspruch 21, wobei die Signale, die durch die Eingangs-/Ausgangskanäle geleitet werden, entweder nur Eingangssignale zum Schaltkreis oder nur Ausgangssignale vom Schaltkreis oder sowohl Eingangssignale zum Schaltkreis als auch Ausgangssignale vom Schaltkreis umfassen.
- Schaltungsanordnung nach Anspruch 36, wobei die Signale, die durch die Eingangs-/Ausgangskanäle geleitet werden, entweder nur Eingangssignale zum Schaltkreis oder nur Ausgangssignale vom Schaltkreis oder sowohl Eingangssignale zum Schaltkreis als auch Ausgangssignale vom Schaltkreis umfassen.
- Schaltungsanordnung nach Anspruch 1, wobei die Halbleiterschaltungsanordnung eine Speichervorrichtung ist.
- Schaltungsanordnung nach Anspruch 21, wobei die Halbleiterschaltungsanordnung eine Speichervorrichtung ist.
- Schaltungsanordnung nach Anspruch 36, wobei die Halbleiterschaltungsanordnung eine Speichervorrichtung ist.
- Verfahren nach Anspruch 38, wobei die Halbleiterschaltungsanordnung eine Speichervorrichtung ist.
- Verfahren nach Anspruch 39, wobei die voreingestellte Anzahl von E/A-Kanälen so ausgewählt ist, dass die kürzeste Testzeitdauer erforderlich ist und durch einen Schritt des Durchbrennens mindestens einer Schmelzsicherung die Anzahl von einem Kunden benötigter E/A-Kanäle ausgewählt wird.
- Verfahren nach Anspruch 41, wobei der Schritt des Durchbrennens ausgewählter Schmelzsicherungen der ersten Gruppe von Schmelzsicherungen eine Produktkonfiguration bereitstellt, die die geringste Testzeitdauer erfordert, und der Schritt des Durchbrennens ausgewählter Schmelzsicherungen des Datensatzes eine benötigte Konfiguration bereitstellt.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US30899801P | 2001-07-31 | 2001-07-31 | |
US60/308,998 | 2001-07-31 | ||
US10/210,628 US6707746B2 (en) | 2001-07-31 | 2002-07-31 | Fuse programmable I/O organization |
PCT/EP2002/008560 WO2003012795A2 (en) | 2001-07-31 | 2002-07-31 | Fuse programmable i/o organization |
US10/210,628 | 2002-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10297097T5 true DE10297097T5 (de) | 2004-12-09 |
DE10297097B4 DE10297097B4 (de) | 2007-10-11 |
Family
ID=26905345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10297097T Expired - Fee Related DE10297097B4 (de) | 2001-07-31 | 2002-07-31 | Schmelzprogrammierbare E/A-Organisation |
Country Status (5)
Country | Link |
---|---|
US (1) | US6707746B2 (de) |
KR (1) | KR100589742B1 (de) |
DE (1) | DE10297097B4 (de) |
TW (1) | TW564432B (de) |
WO (1) | WO2003012795A2 (de) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100490018C (zh) * | 2003-04-23 | 2009-05-20 | 富士通微电子株式会社 | 半导体存储装置 |
US6972613B2 (en) * | 2003-09-08 | 2005-12-06 | Infineon Technologies Ag | Fuse latch circuit with non-disruptive re-interrogation |
DE10344356A1 (de) * | 2003-09-24 | 2005-04-28 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit Festlegung einer von mehreren Organisationsformen für Datenausgänge |
KR100632635B1 (ko) * | 2004-12-21 | 2006-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 비교 회로 |
US20060203559A1 (en) * | 2005-02-28 | 2006-09-14 | Peter Poechmueller | Memory device with customizable configuration |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8077535B2 (en) * | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8327104B2 (en) * | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8359187B2 (en) * | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US9542352B2 (en) * | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US20080028136A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US20080126690A1 (en) * | 2006-02-09 | 2008-05-29 | Rajan Suresh N | Memory module with memory stack |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8041881B2 (en) * | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
GB2441726B (en) * | 2005-06-24 | 2010-08-11 | Metaram Inc | An integrated memory core and memory interface circuit |
US8090897B2 (en) * | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US20080082763A1 (en) * | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
JP5242397B2 (ja) | 2005-09-02 | 2013-07-24 | メタラム インコーポレイテッド | Dramをスタックする方法及び装置 |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
DE102006019075B4 (de) * | 2006-04-25 | 2008-01-31 | Infineon Technologies Ag | Integrierte Schaltung zur Speicherung eines Datums |
US20080028137A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and Apparatus For Refresh Management of Memory Modules |
US20080025136A1 (en) * | 2006-07-31 | 2008-01-31 | Metaram, Inc. | System and method for storing at least a portion of information received in association with a first operation for use in performing a second operation |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US20080170457A1 (en) * | 2007-01-12 | 2008-07-17 | International Business Machines Corporation | Method for sensing a signal in an integrated circuit complementary fuse arrangement |
US8209479B2 (en) * | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
JP2009053970A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | 半導体装置 |
JP2009070511A (ja) * | 2007-09-14 | 2009-04-02 | Toshiba Corp | 半導体集積回路装置、リダンダンシシステム |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
JP5437658B2 (ja) | 2009-02-18 | 2014-03-12 | セイコーインスツル株式会社 | データ読出回路及び半導体記憶装置 |
WO2010144624A1 (en) * | 2009-06-09 | 2010-12-16 | Google Inc. | Programming of dimm termination resistance values |
JP6370649B2 (ja) * | 2014-09-09 | 2018-08-08 | エイブリック株式会社 | データ読出し回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4987325A (en) * | 1988-07-13 | 1991-01-22 | Samsung Electronics Co., Ltd. | Mode selecting circuit for semiconductor memory device |
EP0490680B1 (de) * | 1990-12-14 | 1996-10-02 | STMicroelectronics, Inc. | Halbleiterspeicher mit Multiplex-Redundanz |
KR100564421B1 (ko) * | 1998-12-31 | 2006-06-23 | 주식회사 하이닉스반도체 | 메모리 소자의 데이터폭 설정회로 |
JP4446505B2 (ja) * | 1999-01-19 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6356958B1 (en) * | 1999-02-08 | 2002-03-12 | Mou-Shiung Lin | Integrated circuit module has common function known good integrated circuit die with multiple selectable functions |
DE10126599C2 (de) * | 2001-05-31 | 2003-12-18 | Infineon Technologies Ag | Speicherbaustein, Verfahren zum Aktivieren einer Speicherzelle und Verfahren zum Reparieren einer defekten Speicherzelle |
-
2002
- 2002-07-31 US US10/210,628 patent/US6707746B2/en not_active Expired - Lifetime
- 2002-07-31 KR KR1020047001531A patent/KR100589742B1/ko not_active IP Right Cessation
- 2002-07-31 TW TW091117155A patent/TW564432B/zh not_active IP Right Cessation
- 2002-07-31 WO PCT/EP2002/008560 patent/WO2003012795A2/en active Application Filing
- 2002-07-31 DE DE10297097T patent/DE10297097B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2003012795A2 (en) | 2003-02-13 |
KR100589742B1 (ko) | 2006-06-19 |
US6707746B2 (en) | 2004-03-16 |
DE10297097B4 (de) | 2007-10-11 |
US20030026159A1 (en) | 2003-02-06 |
TW564432B (en) | 2003-12-01 |
KR20040018542A (ko) | 2004-03-03 |
WO2003012795A3 (en) | 2003-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10297097B4 (de) | Schmelzprogrammierbare E/A-Organisation | |
DE3716518C2 (de) | ||
DE3712178C2 (de) | ||
DE19733396B4 (de) | Wortleitungstreiberschaltung für Halbleiterspeicherbauelement | |
DE4243592C2 (de) | Paralleltestschaltung für einen Halbleiter-Speicherchip | |
DE3830573A1 (de) | Halbleitereinrichtung | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE60302361T2 (de) | Schieberegister für sequentiellen fuse-latch-betrieb | |
DE60109478T2 (de) | Flächeneffizientes verfahren zur programmierung von elektrischen schmelzsicherungen | |
DE3520003A1 (de) | Elektrisch programmierbare verknuepfungsmatrix | |
DE69007640T2 (de) | BICMOS-Ausgangstreiber. | |
DE3835647A1 (de) | Schaltungsanordnung mit eingangsleitungen und einer ausgangsleitung | |
DE19625904C2 (de) | Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung | |
DE69633695T2 (de) | Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen | |
DE2514012C2 (de) | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen | |
DE102006005674A1 (de) | Antischmelzsicherungsschaltung und Antischmelzsicherungsverfahren | |
DE69026809T2 (de) | Verfahren zur Treibersteuerung integrierter Schaltungen während der Prüfung | |
DE10051937C2 (de) | Schaltungsanordnung zur Programmierung einer Verzögerungszeit eines Signalpfads | |
DE4321211C2 (de) | Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in") | |
DE69013301T2 (de) | Ausgangsschaltung mit grossem Stromsteuerungsvermögen ohne Erzeugung unerwünschter Spannungsschwankungen. | |
DE19934297C1 (de) | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) | |
DE69215184T2 (de) | Integrierte Schaltung | |
DE10135812C1 (de) | Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen | |
DE19852071C2 (de) | Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform | |
DE10154614C1 (de) | Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 10297097 Country of ref document: DE Date of ref document: 20041209 Kind code of ref document: P |
|
8125 | Change of the main classification |
Ipc: G11C 710 |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |