DE10135812C1 - Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen - Google Patents

Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen

Info

Publication number
DE10135812C1
DE10135812C1 DE10135812A DE10135812A DE10135812C1 DE 10135812 C1 DE10135812 C1 DE 10135812C1 DE 10135812 A DE10135812 A DE 10135812A DE 10135812 A DE10135812 A DE 10135812A DE 10135812 C1 DE10135812 C1 DE 10135812C1
Authority
DE
Germany
Prior art keywords
contact points
circuit
integrated semiconductor
programmed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10135812A
Other languages
English (en)
Inventor
Gerd Frankowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10135812A priority Critical patent/DE10135812C1/de
Priority to US10/200,933 priority patent/US6734474B2/en
Application granted granted Critical
Publication of DE10135812C1 publication Critical patent/DE10135812C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Zur Auswahl von aufeinander gestapelten Halbleiterchips (3, 2) wird vorgeschlagen, Auswahlkontaktstellen (310a, 310b) des einen Chips (3) auf dessen Rückseite hindurchzuführen und mit entsprechenden Auswahlkontaktstellen (210a, 210b) des anderen Halbleiterchips (2) zu verbinden. Programmierbare Eingangsverstärker (312a, 312b, 212a, 212b) werden über Fuses/Antifuses durchlässig oder blockierend programmiert, so daß an die Auswahlkontaktstellen angelegte Auswahlsignale (CS0, CS1) entweder Funktionselemente (371, 271) nur des einen oder nur des anderen Halbleiterchips aktivieren bzw. blockieren. Dadurch wird eine einfache Stapelung gleichartig vorgefertigter Halbleiterchips ermöglicht.

Description

Die Erfindung betrifft einen integrierten Halbleiterschalt­ kreis, der einen Substratkörper umfaßt, auf dessen erster Hauptfläche eine Vielzahl von Kontaktstellen zur Zuführung von zu verarbeitenden Signalen angeordnet ist, an die jeweils Funktionselemente angeschlossen sind. Die Erfindung betrifft außerdem eine Anordnung aus mindestens zwei solchen inte­ grierten Halbleiterschaltkreisen, die miteinander verbunden sind.
Es besteht das Bestreben, integrierter Halbleiterschaltkreise zu Modulen zusammenzufassen. Insbesondere aus Halbleiterspei­ chern werden durch Übereinanderstapeln einzelner Speicher­ chips Speichermodule gebildet. Dabei besteht die Notwendig­ keit, einzelne Speicherchips innerhalb eines Speichermoduls individuell einzeln anzusprechen.
Die Halbleiterchips sind hierzu beispielsweise auf der Vor­ der- und auf der Rückseite mit Kontaktstellen, sogenannten Anschlußpads versehen. Eine durch den Substratkörper des Halbleiterchips geführte Verbindung koppelt die Anschlußpads auf der Vorderseite mit denen auf der Rückseite. Schließlich werden einander gegenüberliegende Anschlußpads auf der Rück­ seite des einen der Chips mit entsprechenden Anschlußpads auf der Vorderseite des anderen der Chips kontaktiert. Problema­ tisch ist dabei, einzelne Chips individuell innerhalb eines Moduls anzusprechen.
Der Patentinhaberin ist bisher bekannt, zwischen diesen gestapelten Halblei­ terchips eine Umverdrahtungsebene vorzusehen. Dadurch wird eine solche Kontaktstelle, die zur Aufnahme eines Auswahlsi­ gnals für einen der Chips vorgesehen ist, an eine Leitung in der Umverdrahtungsebene angeschlossen, die ihrerseits seitlich aus dem Stapel der Halbleiterchips herausgeführt wird. Von dort kann die Leitung außen am Chipstapel entlang zu ei­ ner Kontaktstelle auf einer zugänglichen Oberfläche des Sta­ pels geführt werden. Durch Anlegen eines Auswahlsignals an die zugängliche Kontaktstelle an der Oberfläche des Chipsta­ pels wird der zugeordnete Halbleiterchip aktiviert oder de­ aktiviert. Das Einfügen der Umverdrahtungsebene zwischen den Halbleiterchips eines Chipstapels ist allerdings umständlich und aufwendig.
Die Aufgabe der Erfindung liegt darin, einen zum Stapeln ge­ eigneteren Halbleiterchip sowie eine Stapelanordnung aus mindestens zweien solcher Halbleiterchips anzugeben.
Betreffend den Halbleiterchip wird diese Aufgabe durch einen integrierten Halbleiterschaltkreis gelöst, der umfaßt: einen Substratkörper; eine Vielzahl von Kontaktstellen zur Zufüh­ rung von zu verarbeitenden Signalen, die an einer ersten Hauptfläche des Substratkörpers angeordnet sind und an die je ein im Substratkörper angeordnetes Funktionselement ange­ schlossen ist; eine Vielzahl von weiteren Kontaktstellen, die an einer der ersten gegenüberliegenden zweiten Hauptfläche des Substratkörpers angeordnet ist, wobei Kontaktstellen und weitere Kontaktstellen miteinander verbunden sind; wobei min­ destens zwei der Kontaktstellen jeweils mit einem program­ mierbaren Schaltelement verbunden sind, in Abhängigkeit von dessen Programmierung ein an den Kontaktstellen zuführbares Auswahlsignal weitergeleitet oder blockiert wird; und wobei die programmierbaren Schaltelemente ausgangsseitig gekoppelt sind, wodurch ein internes Auswahlsignal erzeugt werden kann, in Abhängigkeit dessen das Funktionselement steuerbar ist.
Eine Anordnung gemäß der Erfindung umfaßt mindestens zwei solche integrierte Halbleiterschaltkreise, wobei die weiteren Kontaktstellen an der zweiten Hauptfläche des ersten Schalt­ kreises mit Kontaktstellen der ersten Hauptfläche des zweiten Schaltkreises verbunden sind.
Bei einem Halbleiterchip oder Halbleiterschaltkreis gemäß der Erfindung sind mindestens zwei Auswahlkontaktstellen oder Auswahlpads vorgesehen, die mit jeweiligen programmierbaren Schaltelementen gekoppelt sind. Die programmierbaren Schalte­ lemente sind so voreingestellt oder programmiert, daß sie für ein von extern eingegebenes Signal entweder durchlässig sind oder blockiert sind. Wie im Stand der Technik sind Anschluß­ pads auf der Vorder- und der Rückseite eines Chips vorgese­ hen, die miteinander verbunden sind. Beim Stapeln der Halb­ leiterchips sind die betreffenden Anschlußpads parallel zu­ einander geschaltet. Durch geeignete Programmierung der Schaltelemente wird Sorge getragen, daß beim Anlegen eines Auswahlsignals entweder der eine oder der andere Halbleiter­ chip aktiviert wird. Die Schaltelemente sind zweckmäßigerwei­ se Eingangstreiber, die abschaltbar oder deaktivierbar sind. Die Treiber weisen einen Anschluß auf, der mit einem program­ mierbaren Element verbunden ist. Als programmierbares Element dient eine Fuse oder eine Antifuse, die vorzugsweise mit ei­ nem Anschluß für ein Versorgungspotential verbunden ist. Die Fuse oder die Antifuse wird durch Energieimpuls programmiert, d. h. durch Programmierung vom leitenden in den nicht leiten­ den Zustand versetzt (Fuse) oder vom nicht leitenden in den leitenden Zustand versetzt (Antifuse). Dadurch wird der Steu­ ersignaleingang des Eingangsverstärkers entweder über die leitende Fuse/Antifuse mit dem Versorgungspotential verbun­ den. Im Fall einer nicht leitenden Fuse/Antifuse sorgen Pul­ lup oder Pulldown-Elemente für die Verbindung mit dem anderen Versorgungspotential. Somit ist die Einstellung des Eingang­ streibers entweder signaldurchlässig oder signalblockierend programmierbar.
Ausgangsseitig sind die Eingangstreiber miteinander verbun­ den. Am Verbindungsanschluß wird ein Signal bereitgestellt, das die Funktionseinheiten des Chips ein- oder ausschaltet. Hierzu sind verschiedene Schaltungskonzepte denkbar. Bei­ spielsweise werden sämtliche mit den Kontaktstellen verbunde­ nen Eingangs- oder Ausgangstreiber ein- oder ausgeschaltet. Auf diese Weise läßt sich der Halbleiterchip für einen Zu­ griff innerhalb eines Chipstapels aktivieren oder deaktivie­ ren.
Eine Fuse bzw. eine Antifuse kann durch einen Energieimpuls leitend oder nicht leitend geschaltet werden. Sie enthält ei­ ne schmelzbare Schicht, die in Reaktion auf den Energieimpuls eine leitende Verbindung neu bildet oder eine leitende Ver­ bindung auflöst. Als Energieimpuls eignet sich ein Laser­ strahl oder ein Stromimpuls.
Die Erfindung ist besonders für Halbleiterspeicher anwendbar, um Chipstapel, sogenannte Speichermodule, zu bilden. Ein Speichermodul umfaßt mindestens zwei übereinander angeordnete einander entsprechende Speicherchips. Durch die erfindungsge­ mäße Schaltung ist Programmierbarkeit dahingehend gegeben, daß durch Anlegen eines Auswahlsignals entweder der eine oder der andere Halbleiterspeicher aktivierbar ist. Daher können stets gleiche massenweise herstellbare Speicherchips verwen­ det werden, um Module zu bilden. Individuelle Verdrahtungen sind nicht erforderlich. Vielmehr wird der Halbleiterspeicher entsprechend programmiert und kann dann durch Auswahlsignale aktiviert oder deaktiviert werden.
Bei einer Anordnung gemäß der Erfindung sind die auf der Vor­ derseite des z. B. unteren Halbleiterspeichers angeordneten Kontaktstellen oder Anschlußpads mit den auf der Rückseite des oberen Halbleiterspeichers befindlichen Anschlußpads kon­ taktiert. Letztere Anschlußpads wiederum sind auf die z. B. obere Vorderseite des oberen Halbleiterspeichers durchge­ schleift. Die bedeutet, daß die Kontaktstellen an einer Hauptfläche des Speicherchips mittels durch den Substratkör­ per hindurchgeführte Verbindungsleitungen mit den auf der anderen, gegenüberliegenden Hauptfläche des Halbleiterchips verbunden sind. Im Stand der Technik sind hierfür geeignete Maßnahmen bekannt.
Auf diese Weise werden sämtliche Anschlußpads des einen Halb­ leiterchips mit sämtlichen Anschlußpads des anderen Halblei­ terchips eingangsseitig parallel geschaltet. Dies gilt insbe­ sondere auch für die oben genannten Eingangstreiber für die Auswahlsignale. Die Treiber sind innerhalb eines Chips unter­ schiedlich programmiert, d. h. einer der Treiber ist für ein eingangseitig zugeführtes Auswahlsignal durchlässig program­ miert, ein anderer der Treiber ist blockiert. Vergleichbare Eingangstreiber in verschiedenen Halbleiterchips sind unter­ schiedlich programmiert. Daher wird das miteinander verbunde­ nen ersten Eingangstreibern zugeführte Auswahlsignal nur in einen Halbleiterchip weitergeleitet, um die Funktionseinhei­ ten in diesem Halbleiterchip zu aktivieren oder zu deaktivie­ ren, während ein den miteinander verbundenen anderen Eingang­ streibern zugeführte Auswahlsignal gerade dem anderen Halb­ leiterchip zugeführt wird, um dort Funktionseinheiten zu ak­ tivieren bzw. zu deaktivieren. Das dem einen Anschlußpad zu­ geführte Auswahlsignal dient zur Aktivierung des einen Chips, das dem anderen Anschlußpad zugeführte Auswahlsignal dient zur Aktivierung nur des anderen Chips innerhalb des Chipsta­ pels.
Auf diese Weise ist es möglich, zwei identische Chips zu ei­ nem Halbleiterstapel zu kombinieren und lediglich durch eine jeweils gleiche Programmierung von über Kreuz angeordneten Schmelzverbindungen (Fuse/Antifuse) individuell ansprechbar zu machen.
In Weiterbildung dieses Konzeptes ist es möglich, die Ein­ gangsverstärker ihrerseits als eine Logikschaltung weiterzu­ bilden, die den zugehörigen Halbleiterchip nur dann akti­ viert, wenn an den Auswahlkontaktstellen eine dem jeweiligen Halbleiterchip zugeordnete binäre Zahl angelegt wird. Dann können eine Anzahl von 2n Halbleiterchips in einem Chipstapel individuell adressiert werden, wenn eine Anzahl von n durch­ geschleiften Auswahlpads an die Logikschaltung angeschlossen ist und diese innerhalb des Chipstapels parallel zueinander geschaltet sind.
Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels im Detail erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Chipstapel mit zwei Halbleiterchips; und
Fig. 2 ein elektrisches Ersatzschaltbild eines Ausschnit­ tes aus dem in Fig. 1 gezeigten Querschnitt durch den Chipstapel.
Der in Fig. 1 gezeigte Chipstapel umfaßt einen ersten, unten im Chipstapel angeordneten Halbleiterchip 2 und einen darüber angeordneten zweiten Halbleiterchip 3. Beide Halbleiterchips 2, 3 sind beispielsweise Halbleiterspeicher. Die Eingangs- und Ausgangssignale sowie die Zuführung von Versorgungsspan­ nung erfolgt über jeweilige Kontaktstellen an einer Hauptflä­ che der Chips. Solche Kontaktstellen sind flächenhaft ausge­ bildete Metallisierungen, sogenannte Anschlußpads. So weist der Halbleiterchip 2 eine Vielzahl von Kontaktpads 4 auf. Der Halbleiterchip 3 weist an seiner entsprechenden Außenseite 9 eine Vielzahl von Anschlußpads 7, 10 auf. Chipintern sind den Anschlußpads 7, 10 jeweilige Funktionseinheiten zugeordnet, um Eingangssignale zu empfangen oder Ausgangssignale abzuge­ ben. Sämtliche auf der Außenseite 9 des Halbleiterchips 2 an­ geordneten Anschlußpads 7, 10 sind auf der Rückseite 9 des Halbleiterchips 2 jeweils entsprechende Anschlußpads zugeord­ net. Einander zugeordnete Anschlußpads, beispielsweise die links außen dargestellten Pads 7, 5 sind jeweils über Durch­ kontaktierungen elektrisch leitend miteinander verbunden. So ist zwischen den Pads 7, 5 eine durch den Halbleiterkörper 3 hindurchgeführte Verbindungsleitung 6 ausgebildet. Man spricht hier von einem Via, welches die Schichtenfolge des Halbleiterkörpers senkrecht durchbohrt. Zur Herstellung des Vias 6 sind im Stand der Technik geeignete Maßnahmen ausrei­ chend bekannt. Der Anordnung der Anschlußpads 7, 10 auf der Außenseite 9 des Halbleiterchips 3 wird eine entsprechende gleichartig gestaltete Anordnung von Anschlußpads 5 auf der Rückseite 8 gegenübergestellt. Die vorder- und rückseitigen Anschlußpads sind miteinander verbunden. Der Halbleiterchip 2 enthält das gleiche Strukturlayout wie der Halbleiterchip 3, so daß auch dessen oberflächlich angeordnete Anschlußpads 4 das gleiche Muster aufweisen wie die Anschlußpads 7, 10 auf der Oberseite 9 des oberen Halbleiterchips 3. Durch Verbinden der rückseitigen Anschlußpads des Chips 3 mit den vordersei­ tigen Anschlußpads des Chips 2 sind sämtliche Ein- und Aus­ gänge der beiden Chips 2, 3 parallel geschaltet.
Die mit 10 bezeichneten Anschlußpads dienen zur Einspeisung je eines Auswahlsignals. Im Detail ist der mit der gestri­ chelten Linie 12 umrandete Ausschnitt aus der in Fig. 1 dar­ gestellten Modulanordnung in Fig. 2 mit seinem elektrischen Ersatzschaltbild wiedergegeben. Der obere Halbleiterchip 3 weist eine Anschlußfläche 310a sowie eine Anschlußfläche 310b auf. Die Anschlußflächen führen zu je einem schaltbaren Ein­ gangstreiber 312a bzw. 312b. Jeder der Treiber 312a, 312b hat einen Steueranschluß 313a, 313b für ein Aktivierungssignal. An die Steueranschlüsse 313a, 313b sind Schmelzverbindungen angeschlossen, durch die der Steueranschluß im Ausgangszu­ stand mit einem Anschluß für Massepotential 314a, 314b ver­ bunden ist. Die Schmelzsicherung 315a ist noch intakt und verbindet den Anschluß 314a mit dem Anschluß 313a leitend. Die Schmelzsicherung 315b ist beispielsweise durch einen La­ serimpuls durchtrennt und nicht leitend. In Abhängigkeit vom am Steueranschluß 313a, 313b anliegenden logischen Signalpe­ gel wird der Eingangsverstärker 312a, 312b aktiviert oder de­ aktiviert. Die Treiber sind beispielsweise so ausgeführt, daß der Treiber 312a für ein am Anschlußpad 310a anliegendes Eingangssignal CS0 durchlässig ist, während der Treiber 312b für das Eingangssignal CS1 blockiert oder hochohmig ist. Aus­ gangsseitig sind die beiden Treiber 312a, 312b miteinander verbunden und bilden einen Anschluß 316. Der Anschluß 316 führt ein internes Auswahlsignal, durch das der Halbleiter­ chip 3 auswählbar ist. Beispielsweise wird eine mit dem An­ schlußpad 37 verbundene Eingangsschaltung 371 vom am Pad 310a eingespeisten und am Knoten 316 anliegenden internen Auswahl­ signal aktiviert.
Der Halbleiterchip 2 ist entsprechend aufgebaut. Einander entsprechende Anschlußpads sind durch jeweilige Leitungen 11a und 11b, die vergleichbar den in der Fig. 1 dargestellten Vias 6 sind, miteinander verbunden. So ist das Anschlußpad 310a mit dem Anschlußpad 210a über die Leitung 11a verbunden. In entsprechender Weise sind die Anschlußpads 310b und 210b über die als Via ausgeführte Verbindungsleitung 11b miteinan­ der verbunden. Eingangsseitig sind folglich sämtliche den An­ schlußpads zugeordnete Eingangstreiber parallel geschaltet. Ihnen werden folglich auch die gleichen Auswahlsignale CS0 bzw. CS1 parallel zugeführt. In der Praxis ist der obere Chip 3 gegenüber dem unteren Chip 2 durch Abschleifen gedünnt. An­ sonsten sind identisch vorgefertigte Chips verwendet worden.
Der Halbleiterchip 2 weist im Unterschied zum Halbleiterchip 3 allerdings eine verschiedene Programmierung seiner Schmelz­ verbindungen auf. Die dem Eingangstreiber 212a zugeordnete Fuse 215a ist durchtrennt, während die dem anderen Eingang­ streiber 212b zugeordnete Fuse 215b noch wie ursprünglich leitend ist. Die Programmierung der programmierbaren Elemente 215a, 215b des Halbleiterchips 2 ist daher komplementär zur Programmierung der entsprechenden Elemente 315a, 315b des Halbleiterchips 3. Die programmierbaren Elemente sind sozusa­ gen über Kreuz jeweils gleich programmiert.
Dadurch ergibt sich folgende Funktion der Schaltung. Da im Halbleiterchip 3 der Eingangstreiber 312a durchlässig ge­ schaltet ist, während der andere Eingangstreiber 312b blockiert programmiert ist, wird durch Anlegen eines Aktivie­ rungspegels des Aktivierungssignals CS0, welches über den Knoten 316 an die repräsentativ dargestellte Funktionseinheit 371 weitergeleitet wird, der Halbleiterchip 3 ausgewählt. Parallel wird das Auswahlsignal CS0 über das Anschlußpad 210a auch dem Eingangstreiber 212a zugeführt. Dieser ist jedoch durch die nicht leitend programmierte Fuse 315a abgeschaltet, so daß ein Aktivierungspegel des Auswahlsignals CS0 die Funk­ tionseinheit 271 nicht aktiviert. Entsprechend umgekehrt sind die Verhältnisse bezüglich des Auswahlsignals CS1. Dieses wird vom Eingangstreiber 312b blockiert und nicht an den Kno­ ten 316 weitergeleitet. Statt dessen wird das parallel dem Anschlußpad 210b im Halbleiterchip 2 zugeführte Auswahlsignal CS1 über den Treiber 212b an den Knoten 216 weitergeleitet, so daß die Funktionseinheit 271 im Halbleiterchip 2 aktivier­ bar ist. Durch die Über-Kreuz-Programmierung der Fuses 315a, 315b, 215a, 215b wird erreicht, daß durch zwei Auswahlsignale CS0, CS1 entweder der obere Halbleiterchip 3 oder der untere Halbleiterchip 2 auswählbar und alternativ aktivierbar sind. Prinzipiell können gleichartig hergestellte Chips 2, 3 ver­ wendet werden, die lediglich unterschiedlich programmiert werden. Die Erfindung eignet sich daher besonders zur Stape­ lung von massenhaft hergestellten integrierten Schaltkreisen, insbesondere zur Stapelung von Halbleiterspreichern für die Bildung von Speichermodulen.
Im Ausführungsbeispiel werden nur zwei Halbleiterchips 2, 3 übereinandergestapelt. Es sei angemerkt, daß auch mehrere, allgemein n Halbleiterchips übereinander gestapelt werden können. Es ist zweckmäßig für diesen Fall, mehrere den Pads 310a, 310b vergleichbaren Auswahlpads vorzusehen und diese durch sämtliche der mehreren Halbleiterchips hindurchzu­ schleifen und parallel miteinander über Vias zu verbinden. Bei einem abgewandelten Ausführungsbeispiel können die Eingangsverstärker 312a, 312b mit zusätzlicher Logik versehen werden, die den zugehörigen Halbleiterchip nur dann akti­ viert, wenn an den Auswahlpads eine dem jeweiligen Halblei­ terchip zugeordnete binäre Zahl angelegt wird, die über die jeweiligen Sicherungen programmierbar ist. Im allgemeinen Fall können 2n Halbleiterchips gestapelt werden, wenn n die Anzahl der für Auswahlsignale vorgesehenen Anschlußpads ist.

Claims (9)

1. Integrierter Halbleiterschaltkreis, umfassend:
einen Substratkörper (2, 3);
eine Vielzahl von Kontaktstellen (7, 10, 310a, 310b, 210a, 210b, 4) zur Zuführung von zu verarbeitenden Signalen, die an einer ersten Hauptfläche (9) des Substratkörpers (3) an­ geordnet sind und an die je ein im Substratkörper angeord­ netes Funktionselement (371, 271) angeschlossen ist;
eine Vielzahl von weiteren Kontaktstellen (5), die an einer der ersten gegenüberliegenden zweiten Hauptfläche (8) des Substratkörpers (3) angeordnet ist, wobei Kontaktstellen (7, 10) und weitere Kontaktstellen (5) miteinander verbun­ den sind;
wobei mindestens zwei der Kontaktstellen (310a, 310b, 210a, 210b) jeweils mit einem programmierbaren Schaltelement (312a, 312b, 212a, 212b) verbunden sind, in Abhängigkeit von dessen Programmierung ein an den Kontaktstellen (310a, 310b, 210a, 210b) zuführbares Auswahlsignal (CS0, CS1) wei­ tergeleitet oder blockiert wird; und
wobei die programmierbaren Schaltelemente (312a, 312b, 212a, 212b) ausgangsseitig gekoppelt sind, wodurch ein in­ ternes Auswahlsignal erzeugt werden kann, in Abhängigkeit dessen das Funktionselement (371, 271) steuerbar ist.
2. Integrierter Halbleiterschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß das programmierbare Schaltelement (312a, 312b, 212a, 212b) eine Empfangsschaltung für ein Eingangssignal (CS0, CS1) um­ faßt und daß die Empfangsschaltung in Abhängigkeit vom Pro­ grammierzustand einer Schmelzverbindung (315a, 315b, 215a, 215b) abschaltbar ist.
3. Integrierter Halbleiterschaltkreis nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Ausgänge der Empfangsschaltungen miteinander verbunden sind.
4. Integrierter Halbleiterschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Schmelzverbindung (315a, 315b, 215a, 215b) durch Einwir­ ken eines Energieimpulses irreversibel programmierbar ist.
5. Integrierter Halbleiterschaltkreis nach Anspruch 2 oder 4, dadurch gekennzeichnet, daß die Schmelzverbindung eine Fuse oder Antifuse ist, die an ei­ nem ihrer Anschlüsse an einen Knoten für ein Versorgungspo­ tential (314a, 314b, 214a, 214b) angeschlossen ist.
6. Anordnung, umfassend mindestens zwei integrierte Halbleiterschaltkreise (2, 3) nach einem der Ansprüche 1 bis 5, bei der die weiteren Kontaktstellen (5) an der zweiten Hauptfläche (8) des ersten Schaltkreises (3) mit Kontaktstel­ len (4) der ersten Hauptfläche des zweiten Schaltkreises (2) verbunden sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die programmierbaren Schaltelemente (312a, 312b, 212a, 212b), deren Kontaktstellen miteinander verbunden sind, verschieden programmiert sind.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß das programmierbare Schaltelement (312a) im ersten Schalt­ kreis (3) derart programmiert ist, daß ein an ihm eingangs­ seitig zugeführtes Signal (CS0) weitergeleitet wird, und daß das Schaltelement (312a) im zweiten Schaltkreis (2) derart programmiert ist, daß es für das eingangsseitig zugeführte Signal (CS0) blockiert ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß im ersten und zweiten integrierten Schaltkreis (3, 2) jeweils eines der programmierbaren Schaltelemente (312a, 212b) pro­ grammiert ist, daß ein ihm eingangsseitig zugeführtes Signal (CS0; CS1) weitergeleitet wird, und daß das andere der Schal­ telemente (312b, 212a) im gleichen integrierten Schaltkreis (2, 3) programmiert ist, daß ein ihm eingangsseitig zugeführ­ tes Signal (CS1; CS0) blockiert wird.
DE10135812A 2001-07-23 2001-07-23 Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen Expired - Fee Related DE10135812C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10135812A DE10135812C1 (de) 2001-07-23 2001-07-23 Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
US10/200,933 US6734474B2 (en) 2001-07-23 2002-07-23 Integrated semiconductor circuit having contact points and configuration having at least two such circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10135812A DE10135812C1 (de) 2001-07-23 2001-07-23 Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen

Publications (1)

Publication Number Publication Date
DE10135812C1 true DE10135812C1 (de) 2002-10-24

Family

ID=7692782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10135812A Expired - Fee Related DE10135812C1 (de) 2001-07-23 2001-07-23 Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen

Country Status (2)

Country Link
US (1) US6734474B2 (de)
DE (1) DE10135812C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329646A1 (de) * 2003-07-01 2004-09-16 Infineon Technologies Ag Elektronisches Bauelement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087531B1 (en) 2005-01-17 2006-08-08 International Business Machines Corporation Shallow trench isolation formation
DE102005011369A1 (de) * 2005-03-11 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US9431298B2 (en) * 2010-11-04 2016-08-30 Qualcomm Incorporated Integrated circuit chip customization using backside access
US8778734B2 (en) 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000067319A1 (de) * 1999-05-03 2000-11-09 Infineon Technologies Ag Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329646A1 (de) * 2003-07-01 2004-09-16 Infineon Technologies Ag Elektronisches Bauelement

Also Published As

Publication number Publication date
US20030015734A1 (en) 2003-01-23
US6734474B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
DE10126310B4 (de) Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE3047186C2 (de) Halbleiterplättchen mit redundanten Elementen
DE102005010156B4 (de) Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE3503433A1 (de) Verfahren zur herstellung einer elektrischen matrix funktionsfaehiger schaltungen und matrix-anordnung aus funktionsfaehigen elektrischen schaltungen
DE10258722A1 (de) Integrierter Schaltkreis, Halbleiterbauelement, Halbleiterbauelementpackung und Datenverarbeitungssystem
DE102006051514B4 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102013202355B4 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips, bauelement und verfahren zur herstellung eines bauelements
DE112016005574B4 (de) Halbleitermodule
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE102007035180B4 (de) Speichermodul
DE19549011C2 (de) Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte
DE10135812C1 (de) Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
EP1187209A2 (de) Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
DE19743344C2 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
DE102005045697B4 (de) Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren
EP1597734A1 (de) Halbleiterchipanordnung mit rom
EP0938749B1 (de) Integrierte schaltung mit einem diese in sich aufnehmenden gehäuse
DE68929487T2 (de) Versorgungssteckerstift-Anordnung für eine integrierte Schaltung
DE10026243C2 (de) Verfahren zum Auslesen von elektrischen Fuses/Antifuses
DE10254566B4 (de) Laserdiodenanordnung mit Überbrückungseinheiten
EP0964449A2 (de) Integrierte Halbleiterschaltung mit Füllstrukturen
DE10125725B4 (de) Ball-Grid-Array-Packung
DE10302603A1 (de) Schaltungsstruktur und Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee