DE102005045697B4 - Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren - Google Patents

Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren Download PDF

Info

Publication number
DE102005045697B4
DE102005045697B4 DE102005045697A DE102005045697A DE102005045697B4 DE 102005045697 B4 DE102005045697 B4 DE 102005045697B4 DE 102005045697 A DE102005045697 A DE 102005045697A DE 102005045697 A DE102005045697 A DE 102005045697A DE 102005045697 B4 DE102005045697 B4 DE 102005045697B4
Authority
DE
Germany
Prior art keywords
supply lines
contact points
supply
peripheral circuit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005045697A
Other languages
English (en)
Other versions
DE102005045697A1 (de
Inventor
Sung-Hoon Seongnam Kim
Young-Chul Suwon Cho
Kwang-Il Yongin Park
Seong-Jin Seongnam Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005045697A1 publication Critical patent/DE102005045697A1/de
Application granted granted Critical
Publication of DE102005045697B4 publication Critical patent/DE102005045697B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement, insbesondere Halbleiterspeicherbauelement, mit
– einer Mehrzahl von Kontaktstellen (PVDD, PVSS) zur Übertragung elektrischer Leistung, die jeweils eine obere Kontaktstelle (UPAD) und eine unter dieser angeordnete untere Kontaktstelle (DPAD) umfassen,
– wenigstens zwei Kontaktstellenversorgungsleitungen (PVDD1, PVSS1), die in einer gleichen Schichtebene unter den unteren Kontaktstellen in einer die Kontaktstellen verbindenden Richtung angeordnet sind und jeweils diejenigen Kontaktstellen miteinander verbinden, die einen gleichen elektrischen Versorgungspegel übertragen, wobei die zwei Kontaktstellenversorgungsleitungen unterschiedliche elektrische Versorgungspegel übertragen, und
– Subkontaktstellenversorgungsleitungen (PVDD1', PVSS1'), die in einer zu den Kontaktstellenversorgungsleitungen senkrechten Richtung unter den unteren Kontaktstellen angeordnet sind.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement, insbesondere ein Halbleiterspeicherbauelement, mit einer Mehrzahl von Kontaktstellen zur elektrischen Leistungsversorgung sowie auf ein zugehöriges Verfahren zur Anordnung von Versorgungsleitungen in einem Halbleiterspeicherbauelement.
  • Versorgungsleitungen, das heißt leistungsführende Leitungen, sind in herkömmlichen Halbleiterspeicherbauelementen in gleicher Weise wie Signalleitungen häufig auf zwei Schichtebenen verteilt angeordnet. Die Versorgungsleitungen in einer ersten Schicht und diejenigen in einer zweiten Schicht sind zueinander senkrecht angeordnet, um gitterförmige Verbindungen bereitzustellen, damit diesen stabil elektrische Leistung zugeführt werden kann.
  • Einigen der Versorgungsleitungen kann die elektrische Leistung direkt von einer Leistungsversorgungs-Eingabekontaktstelle zugeführt werden. In diesem Fall bilden die mit elektrischer Leistung von der Kontaktstelle beaufschlagten Versorgungsleitungen gitterförmige Verbindungen, die Kontaktstelle fungiert jedoch nur zur Zuführung der elektrischen Leistung und nimmt nicht zusammen mit den Versorgungsleitungen an der Bildung der gitterförmigen Verbindungen teil.
  • 1 veranschaulicht schematisch ein Versorgungsleitungsanordnungsverfahren für ein herkömmliches Halbleiterspeicherbauelement mit einem Speicherzellenfeld 10, einem Zeilendecoder 20, einem Spaltendecoder 30 und Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung. In einer ersten Schicht liegende Versorgungsleitungen sind in 1 nicht-schraffiert dargestellt, während in einer zweiten Schicht angeordnete Versorgungsleitungen schraffiert wiedergegeben sind. Des weiteren sind Kontaktstellen PVDD zum Anlegen einer Versorgungsspannung und Kontaktstellen PVSS zum Anlegen einer Massespannung gezeigt.
  • In der ersten Schicht werden bei diesem Versorgungsleitungsanordnungsverfahren Arrayversorgungsleitungen AP1 in einer Längsrichtung über dem Speicherzellenfeld 10, Versorgungsleitungen PPVDD1 und PPVSS1 für periphere Schaltkreise in der Längsrichtung über dem Zeilendecoder 20 und Versorgungsleitungen PPVDD1 und PPVSS1 in einer Querrichtung über dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung angeordnet. In der zweiten Schicht werden Arrayversorgungsleitungen AP2 über dem Speicherzellenfeld 10 in einer zu den Arrayversorgungsleitungen AP1 senkrechten Richtung, Versorgungsleitungen PPVDD2 und PPVSS2 für periphere Schaltkreise über dem Zeilendecoder 20 senkrecht zu den Versorgungsleitungen PPVDD1 und PPVSS1 für periphere Schaltkreise und Versorgungsleitungen PPVDD2 und PPVSS2 für periphere Schaltkreise über dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung senkrecht zu den Versorgungsleitungen PPVDD1 und PPVSS1 für periphere Schaltkreise angeordnet. In der zweiten Schicht erstrecken sich außerdem Versorgungs leitungen PPVDD2' und PPVSS2' für subperiphere Schaltkreise von Kontaktstellen PVDD und PVSS aus in Längsrichtung zum Verbinden mit den Versorgungsleitungen PPVDD1 und PPVSS1 für periphere Schaltkreise, und eine Versorgungsleitung PPVSS2' für subperiphere Schaltkreise erstreckt sich von einer der Kontaktstellen PVSS aus in Querrichtung zur Verbindung mit einer der Versorgungsleitungen PPVSS2 für periphere Schaltkreise.
  • 2A veranschaulicht in Draufsicht eine Kontaktstelle gemäß 1, und 2B zeigt einen Querschnitt längs einer Linie X-X' von 2A. Wie aus 2B ersichtlich, beinhaltet diese Kontaktstelle einen Dummybereich und einen Signalleitungsbereich. Der Dummybereich beinhaltet eine Dummydiffusionsschicht, eine Isolationsschicht und eine Dummypolysiliziumschicht zur Anpassung an eine Stufenhöhe des Speicherzellenfelds 10 und eines peripheren Schaltkreises. Hierbei umfasst der periphere Schaltkreis den Zeilendecoder 20, den Spaltendecoder 30 und die Mittel 40 zur Datensteuerung und Erzeugung einer internen Spannung ausgenommen das Speicherzellenfeld 10. Der Signalleitungsbereich beinhaltet eine in einer ersten Schicht 1F angeordnete, untere Metallkontaktstelle DPAD und eine in einer zweiten Schicht 2F angeordnete, obere Metallkontaktstelle UPAD. Zwischen der unteren und der oberen Metallkontaktstelle DPAD, UPAD ist eine leitfähige Schicht COD angeordnet, um selbige miteinander zu verbinden. Die leitfähige Schicht COD wird unter Verwendung einer Kontaktbildungstechnik erzeugt. Die Kontaktstelle umfasst somit die obere Metallkontaktstelle UPAD, die leitfähige Schicht COD und die untere Metallkontaktstelle DPAD, die im Signalleitungsbereich angeordnet sind, wobei die untere Metallkontaktstelle DPAD die Funktion hat, Stoß-/Störeinwirkungen zu absorbieren, die bei der Bildung der leitfähigen Schicht COD auftreten können.
  • Wie demgemäß aus 2B zu erkennen, beinhaltet die Kontaktstelle des herkömmlichen Speicherbauelements zwei Schichten, und zwar die obere Metallkontaktstelle UPAD, der direkt extern angelegte elektrische Leistung zugeführt wird, und die untere Metallkontaktstelle DPAD, die Stoß-/Störeinflüsse bei der Bildung der leitfähigen Schicht COD absorbiert.
  • Mit höherer Anzahl an gitterförmigen Verbindungen lässt sich im allgemeinen die elektrische Leistung stabiler zuführen, bei dem herkömmlichen Halbleiterspeicherbauelement gemäß den 1 bis 2B besteht jedoch das Problem, dass das Herstellen einer Verbindung zwischen den Kontaktstellen relativ schwierig bzw. aufwändig ist. Wenn nämlich die Kontaktstellen PVDD zum Anlegen der Versorgungsspannung und die Kontaktstellen PVSS zum Anlegen der Massespannung alternierend angeordnet werden, wie in 1 gezeigt, ist es nicht einfach möglich, eine Verbindung zwischen denjenigen Kontaktstellen, z. B. PVDD, herzustellen, die einen gleichen Spannungspegel anlegen. Es gibt folglich keine Verbindungen zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD und ebenso keine Verbindungen zwischen den die Massespannung anlegenden Kontaktstellen PVSS. Wenn andererseits anders als in 1 die Kontaktstellen PVDD zum Anlegen der Versorgungsspannung konzentrisch bzw. gesammelt auf einer Seite angeordnet werden und die Kontaktstellen PVSS zum Anlegen der Massespannung konzentrisch bzw. gesammelt auf der anderen Seite angeordnet werden, ist es möglich, eine Verbindung zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD herzustellen. Diese Anordnung benötigt jedoch Platz zwischen den Kontaktstellen PVDD und PVSS und dem Zeilendecoder 20, um Verbindungen zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD und Verbindungen zwischen den die Massespannung anlegenden Kontaktstellen PVSS herzustellen, was zu einem erhöhten Layoutflächenbedarf des Halbleiterspeicherbauelements führt.
  • In der Patentschrift EP 0 259 631 B1 ist ein Halbleiterchip mit Hauptenergieversorgungsleitungen bei zwei verschiedenen Potentialen offenbart, die in peripheren Zonen des Chips angeordnet und aus sich überlappenden, auf unterschiedlichen Niveaus befindlichen Schichten gebildet sind, wobei zugehörige Kontaktstellen lateral neben den Hauptenergieversorgungsleitungen angeordnet und mit diesen elektrisch verbunden sind.
  • In der Patentschrift US 6.476.459 B2 ist ein Halbleiterbauelement offenbart, in welchem Versorgungsleitungen in verschiedenen Schichtebenen unterhalb von Kontaktstellen vorgesehen sind.
  • In der Offenlegungsschrift US 2002/0017672 A1 ist ein Halbleiterbauelement offenbart, bei dem eine Bondkontaktstelle eine obere und eine unter dieser angeordnete untere Kontaktstelle umfasst und Versorgungsleitungen in zwei verschiedenen Schichtebenen unterhalb der Bondkontaktstelle vorgesehen sind.
  • Bei einem in der Offenlegungsschrift US 2001/0035555 A1 offenbarten Halbleiterbauelement sind Versorgungsleitungen für unterschiedliche Versorgungspegel in einer gleichen Schichtebene unterhalb von zugehörigen Kontaktstellen angeordnet.
  • Weitere Versorgungsleitungsstrukturen mit in mehreren Schichtebenen angeordneten Leistungsversorgungsleitungen sind in der Patentschrift US 4.780.846 und der Offenlegungsschrift US 2003/0067066 A1 offenbart.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art und eines zugehörigen Versorgungsleitungsanordnungsverfahrens zugrunde, durch die es möglich ist, elektrische Leistung vergleichsweise stabil zuzuführen, ohne den Layoutflächenbedarf merklich zu erhöhen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1, 8 oder 12 sowie durch ein Versorgungsleitungsanordnungsverfahren mit den Merkmalen des Anspruchs 18 oder 22.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine schematische Layoutdarstellung zur Veranschaulichung eines Versorgungsleitungsanordnungsverfahrens bei einem herkömmlichen Halbleiterspeicherbauelement,
  • 2A und 2B eine Draufsicht auf eine Kontaktstelle von 1 bzw. eine Querschnittansicht längs der Linie X-X' von 2A,
  • 3 eine schematische Layoutdarstellung zur Veranschaulichung eines Versorgungsleitungsanordnungsverfahrens für ein Halbleiterspeicherbauelement gemäß der Erfindung,
  • 4A und 4B eine Draufsicht auf eine Kontaktstelle von 3 bzw. eine Querschnittansicht längs der Linie X-X' von 4A,
  • 5 eine schematische Layoutdarstellung zur Veranschaulichung eines weiteren Beispiels eines Versorgungsleitungsanordnungsverfahrens für ein Halbleiterspeicherbauelement gemäß Erfindung,
  • 6A und 6B eine Draufsicht auf eine Kontaktstelle von 5 bzw. eine Querschnittansicht längs der Linie X-X' von 6A,
  • 7 eine schematische Layoutdarstellung zur Veranschaulichung eines weiteren Beispiels eines Versorgungsleitungsanordnungsverfahrens für ein Halbleiterspeicherbauelement gemäß der Erfindung,
  • 8A und 8B eine Draufsicht auf eine Kontaktstelle von 7 bzw. eine Querschnittansicht längs der Linie X-X' von 8A,
  • 9 eine schematische Layoutdarstellung zur Veranschaulichung eines weiteren Beispiels eines Versorgungsleitungsanordnungsverfahrens für ein Halbleiterspeicherbauelement gemäß der Erfindung und
  • 10A und 10B Layoutdarstellungen zur Veranschaulichung eines Verfahrens zum Anordnen von Versorgungsleitungen über einem Speicherzellenfeldbereich und einem peripheren Schaltkreisbereich eines Halbleiterspeicherbauelements gemäß der Erfindung.
  • 3 veranschaulicht ein erstes erfindungsgemäßes Ausführungsbeispiel eines Halbleiterspeicherbauelements und eines zugehörigen Verfahrens zum Anordnen von Versorgungsleitungen, wobei hier und in den nachfolgend beschriebenen Figuren identische oder funktionell gleiche Elemente mit gleichen Bezugszeichen wie in den 1 bis 2B bezeichnet sind. Wie im Fall von 1 sind in 3 in der ersten Schicht angeordnete Leitungen nicht-schraffiert und in der zweiten Schicht angeordnete Leitungen schraffiert wiedergegeben. Zudem sind Leitungen, die in einer dritten Schicht angeordnet sind, mit Punkten gefüllt wiedergegeben.
  • Im Halbleiterspeicherbauelement von 3 sind Versorgungsleitungen in drei Schichtebenen angeordnet. Die Anordnung von Versorgungsleitungen AP1, AP2, PPVDD1, PPVSS1, PPVDD2, PPVSS2, PPVSS2' und PPVDD2' in der ersten und zweiten Schicht über dem Speicherzellenfeld 10, dem Zeilendecoder 20, dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung entspricht derjenigen von 1 mit der Ausnahme, dass zusätzlich Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 unter den Kontaktstellen PVDD und PVSS in der ersten Schicht angeordnet werden. Die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 sind in einer die Kontaktstellen PVDD und PVSS verbindenden Richtung zum Anschließen jeweils derjenigen Kontaktstellen PVDD und PVSS angeordnet, an die der gleiche Versorgungspegel angelegt wird. Unter den Kontaktstellen PVDD und PVSS können Subkontaktstellen für Versorgungsleitungen PVDD1', die sich von der Kontaktstellenversorgungsleitung PVDD1 aus erstrecken, zusätzlich angeordnet werden, um die Kontaktstellenversorgungsleitungen PVDD1 und die Versorgungsleitungen PPVDDD1 für periphere Schaltkreise zu verbinden. Des weiteren können zusätzlich Subversorgungsleitungen PVSS1' angeordnet werden, die sich von der Kontaktstellenversorgungsleitung PVSS1 aus erstrecken, um die Kontaktstellenversorgungsleitung PVSS1 und die Versorgungsleitungen PPVSS1 für periphere Schaltkreise zu verbinden.
  • Arrayversorgungsleitungen AP3 sind über dem Speicherzellenfeld 10 in der dritten Schicht angeordnet und überlappen mit den in der zweiten Schicht angeordneten Arrayversorungsleitungen AP2. Versorgungsleitungen PPVDD3 und PPVSS3 für periphere Schaltkreise sind in der dritten Schicht über dem Zeilendecoder 20, dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung angeordnet und überlappen mit den in der zweiten Schicht angeordneten Versorgungsleitungen PPVDD2 und PPVSS2 für periphere Schaltkreise.
  • Subversorgungsleitungen PPVDD3' und PPVSS3' für periphere Schaltkreise können überlappend mit in den 4A und 4B gezeigten oberen und unteren Metallkontaktstellen UPAD, DPAD der Kontaktstellen PVDD und PVSS in der zweiten und dritten Schicht angeordnet werden, wobei sie sich von der oberen Metallkontaktstelle UPAD der jeweiligen Kontaktstelle PVDD, PVSS aus erstrecken, um diese oberen Metallkontaktstellen, die in der dritten Schicht angeordnet sind, mit den Versorgungsleitungen PPVDD1 und PPVSS1 für periphere Schaltkreise zu verbinden.
  • Des Weiteren existieren in 3 nicht gezeigte Verbindungen zwischen denjenigen Versorgungsleitungen, welche den gleichen Versorgungspegel übertragen. Beispielsweise gibt es eine Verbindung zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD und der Kontaktstellenversorgungsleitung PVDD1, und in gleicher Weise gibt es eine Verbindung zwischen den die Massespannung anlegenden Kontaktstellen PVSS und der jeweiligen Kontaktstellenversorgungsleitung PVSS1.
  • In Fällen, in denen die Versorgungsleitungen oder Signal- und Versorgungsleitungen des Halbleiterspeicherbauelements in den drei Schichten angeordnet sind, wie in 3 gezeigt, sind die Kontaktstellen PVDD und PVSS unter Verwendung der zweiten und dritten Schicht konfiguriert, und die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1, welche Verbindungen zwischen den Kontaktstellen PVDD und Verbindungen zwischen den Kontaktstellen PVSS bilden, die jeweils den gleichen Pegel an elektrischer Leistung übertragen, sind unter den Kontaktstellen PVDD und PVSS angeordnet. Dadurch können Verbindungen zwischen den Kontaktstellen PVDD und Verbindungen zwischen den Kontaktstellen PVSS gebildet werden, ohne die Layoutfläche des Halbleiterspeicherbauelements zu erhöhen, so dass die elektrische Leistung vergleichsweise stabil zugeführt werden kann.
  • Die 4A und 4B veranschaulichen eine der die Massespannung anlegenden Kontaktstellen PVSS. Wie aus 4B ersichtlich, umfasst die Kontaktstelle, welche die Massespannung anlegt, einen Dummybereich und einen Signalleitungsbereich. Der Dummybereich beinhaltet eine Dummydiffusionsschicht, eine Isolationsschicht und eine Dummypolysiliciumschicht zur Anpassung an eine Stufenhöhe des Speicherzellenfeldes 10 und eines peripheren Schaltkreises. Der Signalleitungsbereich umfasst die Kontaktstellenversorgungsleitung PVSS1, die in der ersten Schicht angeordnet ist, die untere Metallkontaktstelle DPAD, die in der zweiten Schicht angeordnet ist, und die in der dritten Schicht angeordnete, obere Metallkontaktstelle UPAD. Eine leitfähige Schicht COD1 ist zum elektrischen Verbinden der Kontaktstellenversorgungsleitung PVSS1 und der unteren Metallkontaktstelle DPAD angeordnet, und eine leitfähige Schicht COD2 ist zum elektrischen Verbinden der unteren Metallkontaktstelle DPAD und der oberen Metallkontaktstelle UPAD angeordnet. Die leitfähigen Schichten COD1, COD2 können durch eine Kontaktbildungstechnik erzeugt werden. Somit umfasst die Kontaktstelle PVSS die obere und die untere Metallkontaktstelle UPAD, DPAD, die im Signalleitungsbereich angeordnet sind, und die Kontaktstellenversorgungsleitung PVSS1, die unter der unteren Metallkontaktstelle DPAD angeordnet ist, um die obere und die untere Metallkontaktstelle UPAD, DPAD zu kontaktieren.
  • Dementsprechend kann eine Verbindung zwischen den Kontaktstellen PVSS durch die Kontaktstellenversorgungsleitung PVSS1 gebildet werden, und in gleicher Weise kann eine Verbindung zwischen den Kontaktstellen PVDD durch die Kontaktstellenversorgungsleitung PVDD1 gebildet werden. Folglich ist das Halbleiterspeicherbauelement dahingehend konfiguriert, dass die obere und die untere Metallkontaktstelle UPAD, DPAD in der zweiten bzw. dritten Schicht angeordnet sind und die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 in der ersten Schicht angeordnet sind, um die Kontaktstellen PVDD bzw. die Kontaktstellen PVSS zu verbinden.
  • 5 veranschaulicht ein weiteres erfindungsgemäßes Ausführungsbeispiel eines Halbleiterspeicherbauelements mit zugehörigem Versorgungsleitungsanordnungsverfahren. Zusätzlich zu den Leitungen analog zu 3 sind Leitungen, die im Dummybereich angeordnet sind, mit schwarzen Linien wiedergegeben. Beim Halbleiterspeicherbauelement von 5 sind Versorgungsleitungen in zwei Ebenen angeordnet. Die Anordnung von Versorgungsleitungen PPVDD1, PPVSS1, PPVDD2 und PPVSS2 in der ersten und zweiten Schicht über dem Speicherzellenfeld 10, dem Zeilendecoder 20, dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung entspricht derjenigen von 1 mit der Ausnahme, dass zusätzlich Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 im Dummybereich unter den Kontaktstellen PVDD und PVSS angeordnet sind. Die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 sind in einer die Kontaktstellen PVDD und PVSS verbindenden Richtung angeordnet, um jeweils diejenigen Kontaktstellen PVDD und PVSS, an welche der gleiche Versorgungspegel angelegt wird, unterhalb derselben zu kontaktieren. Subkontaktstellenversorgungsleitungen PVDD1', die sich von der Kontaktstellenversorgungsleitung PVDD1 aus erstrecken, sind zusätzlich angeordnet, um die Kontaktstellenversorgungsleitung PVDD1 und die Versorgungsleitungen PPVDD1 und PPVDD2 für periphere Schaltkreise zu kontaktieren. Subkontaktstellenversorgungsleitungen PVSS1', die sich von der Kontaktstellenversorgungsleitung PVSS1 aus erstrecken, sind zusätzlich angeordnet, um die Kontaktstellenversorgungsleitung PVSS1 und die Versorgungsleitungen PPVSS1 und PPVSS2 für periphere Schaltkreise zu verbinden.
  • Obere Metallkontaktstellen UPAD der Kontaktstellen PVDD und PVSS sind, wie in den 6A und 6B gezeigt, in der ersten Schicht angeordnet, und untere Metallkontaktstellen DPAD der Kontaktstellen PVDD und PVSS sind in der zweiten Schicht angeordnet.
  • Des Weiteren existieren in 5 nicht gezeigte Verbindungen zwischen den Versorgungsleitungen, die den gleichen Pegel an elektrischer Leistung übertragen. Beispielsweise existiert eine Verbindung zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD und der Kontaktstellenversorgungsleitung PVDD1, und es gibt eine Verbindung zwischen den die Massespannung anlegenden Kontaktstellen PVSS und der Kontaktstellenversorgungsleitung PVSS1.
  • Wenn wie in 5 die Versorgungsleitungen oder Signal- und Versorgungsleitungen des Halbleiterspeicherbauelements in zwei Schichten angeordnet sind, sind die Kontaktstellen PVDD und PVSS unter Verwendung der ersten und zweiten Schicht konfiguriert. Die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1, die Verbindungen zwischen den Kontaktstellen PVDD und Verbindungen zwischen den Kontaktstellen PVSS bilden, die jeweils gleiche Versorgungspegel übertragen, sind im Dummybereich unterhalb der Kontaktstellen PVDD und PVSS angeordnet. Dadurch können Verbindungen zwischen den Kontaktstellen PVDD und Verbindungen zwischen den Kontaktstellen PVSS gebildet werden, ohne die Layoutfläche des Halbleiterspeicherbauelements zu erhöhen, so dass vergleichsweise stabil elektrische Leistung zugeführt werden kann.
  • Die 6A und 6B veranschaulichen eine der die Massespannung anlegenden Kontaktstellen PVSS. Wie aus 6B zu erkennen, beinhaltet die jeweilige Kontaktstelle PVSS, welche die Massespannung anlegt, einen Dummybereich und einen Signalleitungsbereich. Der Dummybereich umfasst eine Dummydiffusionsschicht, eine Isolationsschicht und eine Dummypolisiliciumschicht zur Anpassung an eine Stufenhöhe des Speicherzellenfeldes 10 und eines peripheren Schaltkreises. Hierbei ist die Kontaktstellenversorgungsleitung PVSS1 in einer dieser Schichten des Dummybereichs angeordnet. Eine leitfähige Schicht COD1 ist zwecks elektrischer Verbindung der Kontaktstellenversorgungsleitung PVSS1 und der unteren Metallkontaktstelle DPAD angeordnet. Wie in 2B sind die obere und die untere Metallkontaktstelle DPAD, UPAD in der ersten bzw. zweiten Schicht angeordnet, und eine leitfähige Schicht COD2 ist zwecks elektrischer Verbindung der unteren Metallkontaktstelle DPAD und der oberen Metallkontaktstelle UPAD angeordnet. Die leitfähigen Schichten COD1 und COD2 können unter Verwendung einer Kontaktbildungstechnik erzeugt werden. Dementsprechend kann eine Verbindung zwischen den Kontaktstellen PVSS durch die Kontaktstellenversorgungsleitung PVSS1 gebildet werden, und in gleicher Weise kann eine Verbindung zwischen den Kontaktstellen PVDD durch die Kontaktstellenversorgungsleitung PVDD1 gebildet werden.
  • Die Versorgungsleitungen und die Versorgungskontaktstellen in den Signalleitungsbereichen können z. B. aus einem Metall, wie Aluminium oder ein anderes übliches Metallmaterial, gebildet werden, und die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 im Dummybereich können z. B. aus einem hochschmelzenden Metall gebildet werden.
  • 7 veranschaulicht ein drittes Beispiel eines Halbleiterspeicherbauelements und eines zugehörigen Versorgungsleitungsanordnungsverfahrens gemäß der Erfindung. Beim Halbleiterspeicherbauelement von 7 sind die Versorgungsleitungen in drei Schichten angeordnet. Die Anordnung von Versorgungsleitungen in der ersten bis dritten Schicht über dem Speicherzellenfeld 10, dem Zeilendecoder 20, dem Spaltendecoder 30 und den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung entspricht derjenigen von 3. Wie in 3 sind zudem die Kontaktstellen PVDD und PVSS in der zweiten und dritten Schicht angeordnet, und zusätzlich sind die Kontaktstellenversorgungsleitungen PVDD1 und PVSS1 in der ersten Schicht unterhalb der Kontaktstellen PVDD und PVSS angeordnet. Im Unterschied zu 3 ist eine Subkontaktstellenversorgungsleitung PVDD1'' zusätzlich im Dummybereich angeordnet, die sich senkrecht zu der Kontaktstellenversorgungsleitung PVDD1 von den Kontaktstellen PVDD weg erstreckt, um die Kontaktstellen PVDD zu verbinden, und eine Subkontaktstellenversorgungsleitung PVSS1'' ist zusätzlich in der ersten Schicht unterhalb der Kontaktstellen PVDD und PVSS angeordnet und erstreckt sich senkrecht zu der Kontaktstellenversorgungsleitung PVSS1 von den Kontaktstellen PVSS weg, um die Kontaktstellen PVSS zu verbinden.
  • Des Weiteren existieren in 7 nicht gezeigte Verbindungen zwischen den Versorgungsleitungen, die den gleichen Leistungspegel übertragen. Beispielsweise existiert eine Verbindung zwischen den die Versorgungsspannung anlegenden Kontaktstellen PVDD und den Versorgungsleitungen PVDD1 und PVDD1'', und es existiert eine Verbindung zwischen den die Massespannung anlegenden Kontaktstellen PVSS und den Versorgungsleitungen PVSS1 und PVSS1''.
  • Wenn wie in 7 die Versorgungsleitungen oder die Signal- und Versorgungsleitungen des Halbleiterspeicherbauelements in den drei Schichten angeordnet sind, sind die Kontaktstellen PVDD und PVSS unter Verwendung der zweiten und der dritten Schicht konfiguriert, und die Kontaktstellenversorgungsleitungen PVDD1 und PVDD1'' sowie die Kontaktstellenversorgungsleitungen PVSS1 und PVSS1'', die Verbin dungen zwischen den Kontaktstellen PVDD bzw. zwischen den Kontaktstellen PVSS bilden, die jeweils gleiche elektrische Leistungspegel übertragen, sind in einer senkrechten Richtung unterhalb der Kontaktstellen PVDD und PVSS im Dummybereich angeordnet. Dadurch können Verbindungen zwischen den Kontaktstellen PVDD und zwischen den Kontaktstellen PVSS gebildet werden, ohne die Layoutfläche des Halbleiterspeicherbauelements zu erhöhen, so dass vergleichsweise stabil elektrische Leistung zugeführt werden kann.
  • Die 8A und 8B zeigen eine der die Versorgungsspannung anlegenden Kontaktstellen PVDD. Wie aus 8B ersichtlich, umfasst die jeweilige Kontaktstelle, welche die Versorgungsspannung anlegt, einen Dummybereich und einen Signalleitungsbereich. Der Dummybereich umfasst eine Dummydiffusionsschicht, eine Isolationsschicht und eine Dummypolisiliciumschicht zur Anpassung an eine Stufenhöhe des Speicherzellenfeldes 10 und eines peripheren Schaltkreises. Hierbei ist die Kontaktstellenversorgungsleitung PVDD1 in einer der oben beschriebenen Schichten angeordnet. Die Kontaktstellenversorgungsleitung PVDD1 ist speziell in der ersten Schicht des Signalleitungsbereichs angeordnet, wobei zwischen dieser und der Subkontaktstellenversorgungsleitung PVDD1'' eine leitfähige Schicht COD1 zur elektrischen Verbindung dieser Leitungen angeordnet ist. Die untere Metallkontaktstelle DPAD ist in der zweiten Schicht des Signalleitungsbereichs angeordnet, und eine leitfähige Schicht COD2 ist zur elektrischen Verbindung der unteren Metallkontaktstelle DPAD mit der Kontaktstellenversorgungsleitung PVDD1 zwischen diesen angeordnet. Die obere Metallkontaktstelle UPAD ist in der dritten Schicht des Signalleitungsbereichs angeordnet, und eine leitfähige Schicht COD3 zum elektrischen Verbinden der oberen und der unteren Metallkontaktstelle UPAD, DPAD ist zwischen diesen angeordnet.
  • Die Versorgungsleitungen und die Kontaktstellen, die im Signalleitungsbereich angeordnet sind, können z. B. aus einem Metall bestehen, wie Aluminium, und die im Dummybereich angeordneten Versorgungsleitungen können z. B. aus Wolfram bestehen, wie oben erwähnt.
  • Wenn wie oben beschrieben die Versorgungsleitungen des Speicherzellenfeldes und der peripheren Schaltkreise in zwei oder drei Schichten angeordnet werden, ist das Halbleiterspeicherbauelement so konfiguriert, dass die Kontaktstellen in zwei Schichten angeordnet sind und die Versorgungsleitungen zum Kontaktieren der Kontaktstellen, welche den gleichen elektrischen Leistungspegel anlegen, im Dummybereich oder in der ersten Schicht des Signalleitungsbereichs in einer die Kontaktstellen verbindenden Richtung angeordnet sind. Die Versorgungsleitungen sind zusätzlich senkrecht zu der Kontaktstellenversorgungsleitung angeordnet, welche die Kontaktstellen verbindet. Dementsprechend bilden die Kontaktstellen einen Teil der gitterförmigen Versorgungsleitungen, so dass größere gitterförmige Verbindungen gebildet werden können, was wiederum eine vergleichsweise stabile Versorgung mit elektrischer Leistung ermöglicht.
  • In den oben beschriebenen Ausführungsbeispielen werden die Versorgungsleitungen im Dummybereich in einer einzigen Schicht angeordnet. Alternativ können die Versorgungsleitungen jedoch zusätzlich auch in weiteren Schichten des Dummybereichs angeordnet werden. In weiteren alternativen Ausführungsformen werden die Versorgungsleitungen in vier Schichtebenen des Signalleitungsbereichs angeordnet, ohne den Dummybereich zu verwenden.
  • 9 veranschaulicht ein viertes Beispiel eines Halbleiterspeicherbauelements und eines zugehörigen Versorgungsleitungsanordnungsverfahrens gemäß der Erfindung. Dieses Ausführungsbeispiel entspricht demjenigen von 3 mit der Ausnahme, dass Versorgungsleitungen PPVDD31, PPVDD32, PPVSS21 und PPVSS22, die in der zweiten und dritten Schicht über den Mitteln 40 zur Datensteuerung und Erzeugung einer internen Spannung angeordnet sind, separiert gehalten und mit jeweiligen Gleichspannungsgeneratoren gekoppelt werden, wenn die Mittel 40 zur Datensteuerung und Erzeugung einer internen Spannung eine bestimmte Anzahl von Generatoren für interne Spannung umfassen, um eine entsprechende Anzahl interner Spannungen mit unterschiedlichen Pegeln zu erzeugen. Mit anderen Worten werden die Versorgungsleitungen PPVSS21 und PPVSS22 für periphere Schaltkreise von der jeweiligen Kontaktstelle PVSS separiert und jeweils mit einem der Generatoren für interne Spannung gekoppelt, und die Versorgungsleitungen PPVDD31 und PPVDD32 für periphere Schaltkreise werden von der jeweiligen Kontaktstelle PVDD separiert und mit den jeweiligen Generatoren für interne Spannung gekoppelt.
  • Beim Verfahren zur Versorgungsleitungsanordnung in dem Halbleiterspeicherbauelement von 9 werden demgemäß die Versorgungsleitungen von der Kontaktstelle separiert und direkt mit dem jeweiligen Generator für interne Spannung gekoppelt, so dass Pegelschwankungseffekte der Versorgungsleitungen gering bleiben und dadurch die elektrische Leistung vergleichsweise stabil dem Speicherbauelement zugeführt werden kann.
  • Im Ausführungsbeispiel von 9 sind somit die Versorgungsleitungen PPVSS21, PPVSS22, PPVSS31 und PPVSS32 für periphere Schaltkreise von den oberen und unteren Metallkontaktstellen der jeweiligen Kontaktstellen PVSS und PVDD getrennt. Da es möglich ist, die Versorgungsleitungen PPVSS21, PPVSS22, PPVSS31 und PPVSS32 für periphere Schaltkreise von der oberen Metallkontaktstelle ohne Erhöhung der Layoutfläche zu separieren, indem die Anordnung der Kontaktstellen PVSS und PVDD geändert wird, kann der Schaltungsaufbau so ausgelegt werden, dass die Versorgungsleitungen PPVSS21, PPVSS22, PPVSS31 und PPVSS32 für periphere Schaltkreise nur von den oberen Metallkontaktstellen der jeweiligen Kontaktstellen PVSS und PVDD separiert sind. Im Beispiel von 9 sind die von den jeweiligen Kontaktstellen PVSS und PVDD separierten Versorgungsleitungen PPVSS21, PPVSS22, PPVSS31 und PPVSS32 für periphere Schaltkreise in einem peripheren Schaltkreisbereich angeordnet, alternativ können sie jedoch auch über einem Speicherzellenfeldbereich verlaufend angeordnet sein, beispielsweise dann, wenn über dem Speicherzellenfeldbereich die Generatoren für interne Spannung angeordnet sind.
  • Die 10A und 10B veranschaulichen ein Verfahren zum Anordnen von Versorgungsleitungen über dem Speicherzellenfeldbereich und dem peripheren Schaltkreisbereich eines Halbleiterspeicherbauelements gemäß der Erfindung, wobei die Versorgungsleitungen in drei Schichten angeordnet sind und die in der zweiten und dritten Schicht angeordneten Versorgungsleitungen überlappen.
  • 10A zeigt die zwei Versorgungsleitungen PPVDD2 und PPVSS2 für periphere Schaltkreise angeordnet in der zweiten Schicht und die zwei Versorgungsleitungen PPVDD3 und PPVSS3 für periphere Schaltkreise angeordnet in der dritten Schicht. Die Versorgungsleitungen PPVDD2 und PPVSS2 für periphere Schaltkreise sind in der zweiten Schicht in gleicher Richtung angeordnet, die Versorgungsleitung PPVSS3 für periphere Schaltkreise ist über der Versorgungsleitung PPVDD2 für periphere Schaltkreise in der zweiten Schicht angeordnet, und die Versorgungsleitung PPVDD3 für periphere Schaltkreise ist in der zweiten Schicht über der Versorgungsleitung PPVSS2 für periphere Schaltkreise angeordnet, d. h. die Versorgungsleitungen PPVDD3 und PPVSS3 für periphere Schaltkreise sind in der dritten Schicht angeordnet. Eine Mehrzahl von Versorgungsleitungen zur Verbindung zwischen der in der zweiten Schicht angeordneten Versorgungsleitung PPVDD2 für periphere Schaltkreise und der in der dritten Schicht angeordneten, benachbarten Versorgungsleitung PPVDD3 für periphere Schaltkreise sind senkrecht zu den Versorgungsleitungen PPVDD2 und PPVDD3 für periphere Schaltkreise angeordnet. In gleicher Weise ist eine Mehrzahl von Versorgungsleitungen zur Verbindung zwischen der in der zweiten Schicht angeordneten Versorgungsleitung PPVSS2 für periphere Schaltkreise und der in der dritten Schicht angeordneten, benachbarten Versorgungsleitung PPVSS3 für periphere Schaltkreise senkrecht zu den Versorgungsleitungen PPVSS2 und PPVSS3 für periphere Schaltkreise angeordnet. Dabei ist eine Mehrzahl von Subversorgungsleitungen PPVDD2' für periphere Schaltkreise, die sich von der Versorgungsleitung PPVDD2 für periphere Schaltkreise aus erstrecken, in der zweiten Schicht angeordnet, und eine Mehrzahl von Subversorgungsleitungen PPVSS2' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVSS2 für periphere Schaltkreise aus erstrecken, ist in der zweiten Schicht angeordnet. Des Weiteren ist eine Mehrzahl von Subversorgungsleitungen PPVSS3 für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVSS3 für periphere Schaltkreise aus erstrecken, in der dritten Schicht angeordnet, und eine Mehrzahl von Subversorgungsleitungen PPVDD3' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVDD3 für periphere Schaltkreise aus erstrecken, ist in der dritten Schicht angeordnet. In nicht gezeigter Weise ist eine Verbindung zwischen der in der zweiten Schicht angeordneten Subversorgungsleitung PPVSS2' für periphere Schaltkreise und der in der dritten Schicht angeordneten Subversorgungsleitung PPVDD3' für periphere Schaltkreise gebildet, und eine weitere Verbindung ist zwischen der in der zweiten Schicht angeordneten Subversorgungsleitung PPVDD2' für periphere Schaltkreise und der in der dritten Schicht angeordneten Subversorgungsleitung PPVSS3' für periphere Schaltkreise gebildet.
  • 10B zeigt die vier Versorgungsleitungen PPVDD2, PPVSS2, PPVPP2 und PPVSS2 für periphere Schaltkreise in der zweiten Schicht angeordnet und die vier Versorgungsleitungen PPVSS3, PPVDD3, PPVSS3 und PPVPP3 für periphere Schaltkreise in der dritten Schicht angeordnet. Die Versorgungsleitungen PPVDD2, PPVSS2, PPVPP2 und PPVSS2 für periphere Schaltkreise sind in gleicher Richtung in der zweiten Schicht angeordnet, und die Versorgungsleitungen PPVSS3, PPVDD3, PPVSS3 und PPVPP3 für periphere Schaltkreise sind so in der dritten Schicht angeordnet, dass sie mit den in der zweiten Schicht angeordneten Versorgungsleitungen PPVDD2, PPVSS2, PPVPP2 und PPVSS2 für periphere Schaltkreise überlappen.
  • Eine Mehrzahl von Versorgungsleitungen zur Verbindung zwischen der in der zweiten Schicht angeordneten Versorgungsleitung PPVDD2 für periphere Schaltkreise und der in der dritten Schicht angeordneten, benachbarten Versorgungsleitung PPVDD3 für periphere Schaltkreise sind senkrecht zu den Versorgungsleitungen PPVDD2 und PPVDD3 für periphere Schaltkreise angeordnet. In gleicher Weise sind mehrere Versorgungsleitungen zur Verbindung zwischen der in der zweiten Schicht angeordneten Versorgungsleitung PPVSS2 für periphere Schaltkreise und der in der dritten Schicht angeordneten, benachbarten Versorgungsleitung PPVSS3 für periphere Schaltkreise in der dritten Schicht senkrecht zu den Versorgungsleitungen PPVSS2 und PPVSS3 für periphere Schaltkreise angeordnet. Eine Mehrzahl von Versorgungsleitungen zur Verbindung zwischen der in der zweiten Schicht angeordneten Versorgungsleitung PPVPP2 für periphere Schaltkreise und der in der dritten Schicht angeordneten, benachbarten Versorgungsleitung PPVPP3 für periphere Schaltkreise ist senkrecht zu den Versorgungsleitungen PPVPP2 und PPVPP3 für periphere Schaltkreise angeordnet.
  • Dabei ist eine Mehrzahl von Subversorgungsleitungen PPVDD2' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVDD2 für periphere Schaltkreise aus erstrecken, in der zweiten Schicht angeordnet, eine Mehrzahl von Subversorgungsleitungen PPVSS2' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVSS2 für periphere Schaltkreise aus erstrecken, ist in der zweiten Schicht angeordnet und eine Mehrzahl von Subversorgungsleitungen PPVPP2' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVPP2 für periphere Schaltkreise aus erstrecken, ist in der zweiten Schicht angeordnet. In gleicher Weise ist eine Mehrzahl von Subversorgungsleitungen PPVSS3' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVSS3 für periphere Schaltkreise aus erstrecken, ist in der dritten Schicht angeordnet, eine Mehrzahl von Subversorgungsleitungen PPVDD2' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVDD3 für periphere Schaltkreise aus erstrecken, ist in der dritten Schicht angeordnet, und eine Mehrzahl von Subversorgungsleitungen PPVPP3' für periphere Schaltkreise, die sich von der jeweiligen Versorgungsleitung PPVPP3 für periphere Schaltkreise aus erstrecken, ist in der dritten Schicht angeordnet. In nicht gezeigter Weise ist eine Verbindung zwischen der in der zweiten Schicht angeordneten Subversorgungsleitung PPVSS2 für periphere Schaltkreise und der in der dritten Schicht angeordneten Subversorgungsleitung PPVDD3' für periphere Schaltkreise gebildet, eine weitere Verbindung ist zwischen der in der zweiten Schicht angeordneten Subversorgungsleitung PPVDD2' für periphere Schaltkreise und der in der dritten Schicht angeordneten Subversorgungsleitung PPVSS3' für periphere Schaltkreise gebildet, und eine weitere Verbindung ist zwischen der in der zweiten Schicht angeordneten Subversorgungsleitung PPVPP2' für periphere Schaltkreise und der in der dritten Schicht angeordneten Subversorgungsleitung PPVPP3' für periphere Schaltkreise gebildet.
  • Im Verfahren zur Versorgungsleitungsanordnung des Halbleiterspeicherbauelements der 10A und 10B gibt es eine Spannungsdifferenz zwischen den sich überlappend angeordneten Versorgungsleitungen, so dass zwischen diesen eine Kapazität gebildet ist. Diese Kapazität fun giert als ein Filter zur Reduzieren von Rauschen auf den Versorgungsleitungen, was eine stabile Versorgung mit elektrischer Leistung begünstigt. Im Beispiel der 10A und 10B sind die Versorgungsleitungen in der zweiten und dritten Schicht überlappend angeordnet, in alternativen Ausführungsformen können die Versorgungsleitungen jedoch auch über dem Speicherzellenfeldbereich und dem peripheren Schaltkreisbereich in der ersten und zweiten Schicht sich überlappend angeordnet sein.
  • Bei der Versorgungsleitungsanordnung für ein Halbleiterspeicherbauelement gemäß der Erfindung können die Kontaktstellen in einer Linie oder in zwei oder mehr Linien oder in anderer Weise angeordnet sein, z. B. kreisförmig oder matrixförmig.
  • Wenn bei der Versorgungsleitungsanordnung des Halbleiterspeicherbauelements gemäß der Erfindung die Versorgungsleitungen zum Zuführen elektrischer Leistung zum Speicherzellenfeld und zu peripheren Schaltkreisen in zwei oder drei Schichten angeordnet sind, sind die Kontaktstellenversorgungsleitungen zum Verbinden derjenigen Kontaktstellen, an welche der gleiche Pegel an elektrischer Leistung angelegt wird, zusammen mit den oberen und unteren Metallkontaktstellen dieser Kontaktstellen gestapelt, so dass die Layoutfläche nicht vergrößert wird.
  • Es versteht sich, dass die erfindungsgemäße Versorgungsleitungsanordnung nicht nur für Halbleiterspeicherbauelemente, sondern auch für andere Halbleiterbauelemente anwendbar ist.
  • Bei den oben beschriebenen Ausführungsformen der Erfindung werden zwei Arten elektrischer Leistung, nämlich eine Versorgungsspannung und eine Massespannung, von außen angelegt. Die Erfindung umfasst aber auch Ausführungsformen, bei denen drei oder mehr Arten elektrischer Leistung von außen angelegt werden, wie eine Versorgungsspannung, eine Massespannung, eine Substratspannung, eine Referenz spannung und/oder eine hohe Spannung, d. h. eine gegenüber einer zugeführten Spannung angehobene Spannung.
  • Wie oben erläutert, ist es beim Halbleiterspeicherbauelement und dem Versorgungsleitungsanordnungsverfahren der Erfindung möglich, Verbindungen zwischen den Kontaktstellen zu bilden, die mit dem gleichen Pegel an elektrischer Leistung beaufschlagt werden, wodurch elektrische Leistung vergleichsweise stabil zugeführt werden kann, ohne die Layoutfläche zu erhöhen. Zudem sind das Halbleiterspeicherbauelement und das Versorgungsleitungsanordnungsverfahren der Erfindung in der Lage, eine stabile interne Spannung zu erzeugen, indem die elektrische Leistung direkt von einer gewissen Anzahl an Generatoren für interne Spannung angelegt wird, die interne Spannungen mit unterschiedlichen Pegeln erzeugen. Des Weiteren sind das Halbleiterspeicherbauelement und das Versorgungsleitungsanordnungsverfahren gemäß der Erfindung in der Lage, eine rauschstabilisierte elektrische Leistung bereitzustellen, indem die Versorgungsleitungen, die unterschiedliche elektrische Leistung übertragen, überlappend angeordnet werden.

Claims (27)

  1. Halbleiterbauelement, insbesondere Halbleiterspeicherbauelement, mit – einer Mehrzahl von Kontaktstellen (PVDD, PVSS) zur Übertragung elektrischer Leistung, die jeweils eine obere Kontaktstelle (UPAD) und eine unter dieser angeordnete untere Kontaktstelle (DPAD) umfassen, – wenigstens zwei Kontaktstellenversorgungsleitungen (PVDD1, PVSS1), die in einer gleichen Schichtebene unter den unteren Kontaktstellen in einer die Kontaktstellen verbindenden Richtung angeordnet sind und jeweils diejenigen Kontaktstellen miteinander verbinden, die einen gleichen elektrischen Versorgungspegel übertragen, wobei die zwei Kontaktstellenversorgungsleitungen unterschiedliche elektrische Versorgungspegel übertragen, und – Subkontaktstellenversorgungsleitungen (PVDD1', PVSS1'), die in einer zu den Kontaktstellenversorgungsleitungen senkrechten Richtung unter den unteren Kontaktstellen angeordnet sind.
  2. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Subkontaktstellenversorgungsleitungen den gleichen elektrischen Versorgungspegel übertragen wie eine jeweils zugeordnete Kontaktstellenversorgungsleitung und in der gleichen Schichtebene wie diese angeordnet sind.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die jeweilige Subkontaktstellenversorgungsleitung unterhalb derjenigen Schichtebene angeordnet ist, in der eine Kontaktstellenversorgungsleitung angeordnet ist, die einen anderen Versorgungspegel als diese Subkontaktstellenversorgungsleitung überträgt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die oberen und unteren Kontaktstellen, die Kontaktstellenversorgungsleitungen und/oder die Subkontaktstellenversorgungsleitungen aus einem Metallmaterial gebildet sind.
  5. Halbleiterbauelement nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Kontaktstellenversorgungsleitungen und/oder die Subkontaktstellenversorgungsleitungen aus Wolfram gebildet sind.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die obere und die untere Kontaktstelle einer jeweiligen Kontaktstelle elektrisch miteinander verbunden sind und diejenigen Kontaktstellenversorgungsleitungen und Subkontaktstellenversorgungsleitungen elektrisch mit den unteren Kontaktstellen verbunden sind, welche den gleichen elektrischen Leistungspegel übertragen.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass die Kontaktstellenversorgungsleitungen eine Versorgungsspannung, eine Massespannung, eine Substratspannung, eine hohe Spannung und/oder eine Referenzspannung als Versorgungspegel übertragen.
  8. Halbleiterbauelement, insbesondere nach einem der Ansprüche 1 bis 7, das als Halbleiterspeicherbauelement mit einem Speicherzellenfeld ausgelegt und einem peripheren Schaltkreis zur Steuerung der Eingabe und/oder Ausgabe von Daten in oder aus dem Speicherzellenfeld ausgelegt ist, mit – einer Mehrzahl von Kontaktstellen (PVDD, PVSS) zur Übertragung elektrischer Leistung, die jeweils eine obere Kontaktstelle (UPAD) und eine unter dieser angeordnete untere Kontaktstelle (DPAD) umfassen, – wenigstens einer Kontaktstellenversorgungsleitung (PVDD1, PVSS1), die unter den unteren Kontaktstellen in einer die Kontaktstellen verbindenden Richtung angeordnet ist und jeweils diejenigen Kontaktstellen miteinander verbindet, die einen gleichen elektrischen Versorgungspegel übertragen, – wobei die Kontaktstellen zum externen Anlegen elektrischer Leistung eingerichtet sind, Versorgungsleitungen zum Zuführen der elektrischen Leistung für das Speicherzellenfeld und den peripheren Schaltkreis über dem Speicherzellenfeld und dem peripheren Schaltkreis angeordnet sind und die oberen und unteren Kontaktstellen der jeweiligen Kontaktstelle in zwei Schichtebenen angeordnet sind, in denen sich auch die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis befinden.
  9. Halbleiterbauelement nach Anspruch 8, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis in zwei Schichten angeordnet sind und die Kontaktstellenversorgungsleitungen in einem Dummybereich angeordnet sind, der unter den unteren Kontaktstellen gebildet ist, um eine Stufenhöhenanpassung an einen Bereich bereitzustellen, in welchem sich das Speicherzellenfeld und der periphere Schaltkreis befinden.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, dass die Kontaktstellenversorgungsleitungen sowie die oberen und die unteren Kontaktstellen separat in drei unterschiedlichen Schichtebenen angeordnet sind und ein Teil der Subkontaktstellenversorgungsleitungen in der gleichen Schichtebene wie die Kontaktstellenversorgungsleitungen und die übrigen Subkontaktstellenversorgungsleitungen in einer anderen Schichtebene als die Kontaktstellenversorgungsleitungen sowie die oberen und unteren Kontaktstellen angeordnet sind.
  11. Halbleiterbauelement nach einem der Ansprüche 8 bis 10, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis überlappend in wenigstens zwei Schichtebenen angeordnet sind und die sich überlappenden Versorgungsleitungen unterschiedliche elektrische Versorgungspegel übertragen.
  12. Halbleiterbauelement, insbesondere Halbleiterspeicherbauelement, mit – einem Speicherzellenfeld (10), – einem peripheren Schaltkreis (20, 30, 40) zur Steuerung der Eingabe und/oder Ausgabe von Daten zum oder vom Speicherzellenfeld, – einer Mehrzahl von Kontaktstellen (PVDD, PVSS), die zum externen Anlegen elektrischer Leistung eingerichtet sind, – Versorgungsleitungen (AP1, AP2, AP3, PPVDD1, PPVSS1, PPVDD2, PPVSS2, PPVDD2', PPVSS2', PPVDD3, PPVSS3, PPVDD3', PPVSS3'), die in wenigstens drei Schichten über dem Speicherzellenfeld und dem peripheren Schaltkreis zum Zuführen der elektrischen Leistung zum Speicherzellenfeld und zum peripheren Schaltkreis angeordnet sind, wobei wenigstens ein Teil derjenigen Versorgungsleitungen hiervon, die unterschiedliche elektrische Versorgungspegel übertragen, in wenigstens zwei der wenigstens drei Schichtebenen überlappend angeordnet sind, – einer oberen und einer unteren Kontaktstelle der jeweiligen Kontaktstelle, die in zwei Schichtebenen angeordnet sind, in denen sich auch die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis befinden, und – Kontaktstellenversorgungsleitungen, welche unterhalb der unteren Kontaktstellen angeordnet sind und diejenigen Kontaktstellen miteinander verbinden, die den gleichen elektrischen Versorgungspegel übertragen.
  13. Halbleiterbauelement nach Anspruch 12, weiter dadurch gekennzeichnet, dass zwei benachbarte, mit einer anderen Versorgungsleitung überlappende Versorgungsleitungen den gleichen elektrischen Versorgungspegel übertragen und zwei benachbarte, einander überlappende, den gleichen elektrischen Versorgungspegel übertragende Versorgungsleitungen in unterschiedlichen Schichtebenen angeordnet sind.
  14. Halbleiterbauelement nach einem der Ansprüche 8 bis 13, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis senkrecht zueinander in drei Schichtebenen angeordnet sind, die Kontaktstellenversorgungsleitungen in einer ersten Schichtebene, die unteren Kontaktstellen in einer zweiten Schichtebene und die oberen Kontaktstellen in einer dritten Schichtebene angeordnet sind.
  15. Halbleiterbauelement nach einem der Ansprüche 8 bis 14, weiter gekennzeichnet durch Subkontaktstellenversorgungsleitungen, die senkrecht zu den Kontaktstellenversorgungsleitungen in einem Dummybereich angeordnet sind, der unter den unteren Kontaktstellen zur Stufenhöhenanpassung mit dem Speicherzellenfeld und dem peripheren Schaltkreis gebildet ist.
  16. Halbleiterbauelement nach einem der Ansprüche 8 bis 15, weiter dadurch gekennzeichnet, dass der periphere Schaltkreis eine vorgebbare Anzahl von Generatoren zur Erzeugung unterschiedlicher interner Spannungspegel aufweist und eine vorgebbare Anzahl von Versorgungsleitungen in der gleichen Schicht wie die oberen Kontaktstellen angeordnet ist, um die Generatoren für interne Spannung mit der an die oberen Kontaktstellen angelegten elektrischen Leistung zu versorgen.
  17. Halbleiterbauelement nach einem der Ansprüche 8 bis 16, weiter dadurch gekennzeichnet, dass eine vorgebbare Anzahl der Versorgungsleitungen in der gleichen Schichtebene wie die unteren Kontaktstellen angeordnet ist, um die Generatoren für interne Spannung mit der elektrischen Leistung von den unteren Kontaktstellen zu versorgen.
  18. Verfahren zum Anordnen von Versorgungsleitungen in einem Halbleiterspeicherbauelement mit einem Speicherzellenfeld, einem peripheren Schaltkreis zur Steuerung der Eingabe und/oder Ausgabe von Daten zum oder vom Speicherzellenfeld und einer Mehrzahl von Kontaktstellen, an die von extern eine elektrische Leistung anlegbar ist, gekennzeichnet durch folgende Schritte: – Anordnen von Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis in wenigstens zwei Schichtebenen, – Anordnen einer oberen und einer unteren Kontaktstelle für jede der mehreren Kontaktstellen in den zwei gleichen Schichten, in denen die Versorgungsleitungen angeordnet werden, und – Anordnen von Kontaktstellenversorgungsleitungen unterhalb der unteren Kontaktstellen in einer die Kontaktstellen verbindenden Richtung, um diejenigen Kontaktstellen zu verbinden, die den gleichen elektrischen Versorgungspegel übertragen.
  19. Verfahren nach Anspruch 18, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis in zwei Schichten angeordnet werden und die Kontaktstellenversorgungsleitungen in einem Dummybereich angeordnet werden, der unterhalb der unteren Kontaktstellen zur Stufenhöhenanpassung an einen Bereich angeordnet werden, in welchem sich das Speicherzellenfeld und der periphere Schaltkreis befinden.
  20. Verfahren nach Anspruch 18 oder 19, weiter dadurch gekennzeichnet, dass zusätzlich Subkontaktstellenversorgungsleitungen senkrecht zu den Kontaktstellenversorgungsleitungen angeordnet werden, wobei die Kontaktstellenversorgungsleitungen, die oberen und die unteren Kontaktstellen separat in drei verschiedenen Schichtlagen angeordnet werden, ein Teil der Subkontaktstellenversorgungsleitungen in der gleichen Schicht wie die Kontaktstellenversorgungsleitungen angeordnet wird und die restlichen Subkontaktstellenversorgungsleitungen in einer anderen Schichtebene als die Kontaktstellen versorgungsleitungen und die unteren und oberen Kontaktstellen angeordnet werden.
  21. Verfahren nach einem der Ansprüche 18 bis 20, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis in wenigstens zwei Schichtebenen sich überlappend angeordnet werden und sich jeweils überlappende dieser Versorgungsleitungen unterschiedliche Versorgungspegel übertragen.
  22. Verfahren zum Anordnen von Versorgungsleitungen in einem Halbleiterspeicherbauelement mit einem Speicherzellenfeld, einem peripheren Schaltkreis zur Steuerung der Eingabe und/oder Ausgabe von Daten zum oder vom Speicherzellenfeld und einer Mehrzahl von Kontaktstellen, an die von extern eine elektrische Leistung anlegbar ist, gekennzeichnet durch folgende Schritte: – Anordnen von Versorgungsleitungen zum Zuführen der elektrischen Leistung zum Speicherzellenfeld und zum peripheren Schaltkreis in wenigstens drei Schichtlagen über dem Speicherzellenfeld und dem peripheren Schaltkreis, wobei Versorgungsleitungen, die unterschiedliche elektrische Versorgungspegel übertragen, überlappend in wenigstens zwei der wenigstens drei Schichtlagen angeordnet werden, – Anordnen oberer und unterer Kontaktstellen für die jeweilige Kontaktstelle in zwei Schichtebenen, in denen sich auch die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis befinden, und – Anordnen von Kontaktstellenversorgungsleitungen unterhalb der unteren Kontaktstellen, um diejenigen Kontaktstellen miteinander zu verbinden, die den gleichen elektrischen Versorgungspegel übertragen.
  23. Verfahren nach Anspruch 21 oder 22, weiter dadurch gekennzeichnet, dass zwei benachbarte, mit anderen Versorgungsleitungen überlappend angeordnete Versorgungsleitungen den gleichen elektrischen Versorgungspegel übertragen und zwei benachbarte, den gleichen elektrischen Versorgungspegel übertragende Versorgungsleitungen in verschiedenen Schichtebenen angeordnet werden.
  24. Verfahren nach einem der Ansprüche 18 bis 23, weiter dadurch gekennzeichnet, dass die Versorgungsleitungen für das Speicherzellenfeld und den peripheren Schaltkreis senkrecht zueinander in drei Schichtebenen angeordnet werden, die Kontaktstellenversorgungsleitungen in einer ersten Schichtebene, die unteren Kontaktstellen in einer zweiten Schichtebene und die oberen Kontaktstellen in einer dritten Schichtebene angeordnet werden.
  25. Verfahren nach einem der Ansprüche 18 bis 24, weiter dadurch gekennzeichnet, dass Subkontaktstellenversorgungsleitungen senkrecht zu den Kontaktstellenversorgungsleitungen in einem Dummybereich angeordnet werden, der unter den unteren Kontaktstellen zur Stufenhöhenanpassung an das Speicherzellenfeld und den peripheren Schaltkreis gebildet ist.
  26. Verfahren nach einem der Ansprüche 18 bis 25, weiter dadurch gekennzeichnet, dass der periphere Schaltkreis eine vorgebbare Anzahl von Generatoren zur Erzeugung unterschiedlicher interner Spannungspegel umfasst und eine vorgebbare Anzahl von Versorgungsleitungen zur Zuführung der elektrischen Leistung von den oberen Kontaktstellen zu den Generatoren für interne Spannung in der gleichen Schicht wie die oberen Kontaktstellen angeordnet wird.
  27. Verfahren nach einem der Ansprüche 18 bis 26, weiter dadurch gekennzeichnet, dass eine vorgebbare Anzahl von Versorgungsleitungen zum Zuführen der elektrischen Leistung von den unteren Kontaktstellen zu den Generatoren für interne Spannung in der gleichen Schicht wie die unteren Kontaktstellen angeordnet wird.
DE102005045697A 2004-09-20 2005-09-20 Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren Active DE102005045697B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0075233 2004-09-20
KR1020040075233A KR100615579B1 (ko) 2004-09-20 2004-09-20 반도체 메모리 장치 및 이 장치의 파워 라인 배치 방법

Publications (2)

Publication Number Publication Date
DE102005045697A1 DE102005045697A1 (de) 2006-03-30
DE102005045697B4 true DE102005045697B4 (de) 2009-10-08

Family

ID=36073085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005045697A Active DE102005045697B4 (de) 2004-09-20 2005-09-20 Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren

Country Status (5)

Country Link
US (1) US8541893B2 (de)
JP (1) JP5214847B2 (de)
KR (1) KR100615579B1 (de)
DE (1) DE102005045697B4 (de)
TW (1) TWI275177B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161823B2 (en) * 2004-06-03 2007-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and method of arranging signal and power lines thereof
KR100663372B1 (ko) * 2005-09-15 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이의 유사 접지 패드 생성 방법
JP5168872B2 (ja) * 2006-10-06 2013-03-27 富士電機株式会社 半導体集積回路
KR100894254B1 (ko) 2007-11-06 2009-04-21 주식회사 실리콘웍스 전압강하가 최소화된 전원공급라인을 구비하는 반도체 칩
DE102007054901B4 (de) 2007-11-15 2014-02-27 Zf Friedrichshafen Ag Ölbehälter mit Ölfilter
JP6342165B2 (ja) * 2014-01-24 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びioセル

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780846A (en) * 1984-07-02 1988-10-25 Fujitsu Limited Master slice type semiconductor circuit device
EP0259631B1 (de) * 1986-08-12 1993-05-19 Fujitsu Limited Halbleiteranordnung mit Stromversorgungsleiterbahnen
US20010035555A1 (en) * 2000-04-03 2001-11-01 Makoto Nonaka Semiconductor device and method of fabricating the same
US20020017672A1 (en) * 1999-03-19 2002-02-14 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device
US6476459B2 (en) * 1998-07-15 2002-11-05 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device with capacitor formed under bonding pad
US20030067066A1 (en) * 2001-10-10 2003-04-10 Nec Corporation Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JP2724193B2 (ja) * 1989-02-28 1998-03-09 株式会社東芝 半導体装置
JPH05166930A (ja) * 1991-12-12 1993-07-02 Fujitsu Ltd ゲートアレイ方式の半導体装置
JPH10242284A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体集積回路装置
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2001101860A (ja) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体記憶装置
JP2002164437A (ja) 2000-07-27 2002-06-07 Texas Instruments Inc ボンディングおよび電流配分を分散したパワー集積回路および方法
JP2002299452A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体集積回路及び電源レイアウト設計方法
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
KR20040006744A (ko) 2002-07-15 2004-01-24 삼성전자주식회사 전원라인 보강부를 갖는 반도체 메모리 장치 및 전원라인보강방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780846A (en) * 1984-07-02 1988-10-25 Fujitsu Limited Master slice type semiconductor circuit device
EP0259631B1 (de) * 1986-08-12 1993-05-19 Fujitsu Limited Halbleiteranordnung mit Stromversorgungsleiterbahnen
US6476459B2 (en) * 1998-07-15 2002-11-05 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device with capacitor formed under bonding pad
US20020017672A1 (en) * 1999-03-19 2002-02-14 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device
US20010035555A1 (en) * 2000-04-03 2001-11-01 Makoto Nonaka Semiconductor device and method of fabricating the same
US20030067066A1 (en) * 2001-10-10 2003-04-10 Nec Corporation Semiconductor device

Also Published As

Publication number Publication date
US8541893B2 (en) 2013-09-24
KR100615579B1 (ko) 2006-08-25
JP2006093705A (ja) 2006-04-06
TWI275177B (en) 2007-03-01
TW200616207A (en) 2006-05-16
US20060060986A1 (en) 2006-03-23
JP5214847B2 (ja) 2013-06-19
KR20060026352A (ko) 2006-03-23
DE102005045697A1 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10323238B4 (de) Leistungselement, welches einen großen elektrischen Strom durchlässt
DE102004049356B4 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE2857467C2 (de)
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE60026905T2 (de) Chipträger
DE10019840B4 (de) Mehrschichtkondensator, dessen Verwendung als Entkopplungskondensator und eine Verdrahtungsplatine mit dem Mehrschichtkondensator
DE3850629T2 (de) Adaptierbarer Schaltkreis.
DE69831629T2 (de) Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte
DE102005045697B4 (de) Halbleiterbauelement und Versorgungsleitungsanordnungsverfahren
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE3685931T2 (de) Anordnung logischer schaltungen fuer hochintegrierte schaltung.
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10339770A1 (de) FBGA-Anordnung
DE19522172C1 (de) Leistungs-Halbleitermodul mit Anschlußstiften
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102004060345A1 (de) Halbleitervorrichtung mit geschichteten Chips
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
DE10044148A1 (de) Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
DE10121896B4 (de) Halbleiterbauelement mit Ball-Grid-Array-Packung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition