DE2857467C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1.

Bei der Herstellung von Halbleiterschaltungsanordnungen mit Großbereichsintegration, sogenannten LSI-Chips, ergibt sich das Problem, daß durch den Stromverbrauch der einzelnen Schal­ tungen auf den Stromzuführungsbussystemen ein Spannungsabfall (bzw. -anstieg gegenüber Erdpotential) aufgrund des Wider­ standes der Bussysteme auftreten kann. Dies führt dazu, daß die Spannungspotentiale (Erdpotential/Spannungsversorgung) für die Schaltkreise unterschiedlich sind, was wiederum zu unterschiedlichen Schaltpegeln bzw. Ausgangspegeln führen kann. Diese Unterschiede müssen vermieden werden, da sonst die Schaltkreise nicht ohne weiteres miteinander verschaltet werden können.

Aus der US-PS 38 08 475 ist es bekannt, daß man den Spannungs­ abfall des Erdpotentialverteilungssystems gleich dem Span­ nungsabfall des Versorgungsspannungssystems unter der Bedin­ gung machen kann, daß die Dicke der Metallschichten, welche die jeweiligen Busleitungen bilden, unterschiedlich sind, so daß sich die Werte der Widerstände und der In­ duktanzen der Schichten unterscheiden. Gemäß diesem Ver­ fahren muß man aber nicht nur die Dicke der Metall­ schichten, sondern auch die Breite der Busleitungen untersuchen, um die Differenzen der Widerstände und der Induktanzen der Busleitungen zu erhalten. Eine Ver­ größerung der Dicke einer Metallschicht erfordert da­ rüberhinaus zusätzliche Herstellungsschritte und ver­ kompliziert das Herstellungsverfahren. Weiterhin ergibt die Vergrößerung der Breite der Busleitungen zwangsläufig eine Verringerung der Integrationsdichte der Schal­ tungselemente auf dem Chip. Mit steigender Anzahl von Schaltungselementen auf dem Chip werden die Verhältnisse unüberschaubar, so daß eine sichere Kompensation nicht mehr möglich ist.

Ausgehend vom oben genannten Stand der Technik ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiterschaltungsanordnung der eingangs genannten Art dahingehend weiterzubilden, daß eine einfachere (übersichtlichere) Kompensation der sich aus den Positionen der einzelnen Macroelemente ergebenden Schwankungen der Schalt- und Ausgangspegel bei maximaler Integrationsdichte möglich ist.

Diese Aufgabe wird durch ein Verfahren nach Patentan­ spruch 1 in überraschend einfacher Weise gelöst. Be­ vorzugte Ausführungsformen ergeben sich aus den Unter­ ansprüchen 2 und 3.

Wenn man gemäß Anspruch 2 die Potentialverläufe und dementsprechend auch die Widerstände in Gruppen, ins­ besondere in fünf Gruppen gemäß Anspruch 3 einteilt, so ergibt sich eine wesentliche Erleichterung bei der Herstellung, da nur wenige Gruppen von verschieden­ artigen Widerständen hergestellt werden müssen.

Besonders vorteilhaft ist der Einsatz des erfindungs­ gemäßen Verfahrens zur Herstellung von Halbleiterschal­ tungen mit ECL-Schaltkreisen, da es bei diesen Schal­ tungen ganz besonders auf exakte Pegelverhältnisse (zur Vermeidung von Sättigung der Transistoren bei möglichst hohem Störabstand) ankommt.

Im folgenden werden bevorzugte Ausführungsformen anhand von Abbildungen näher beschrieben.

Fig. 1 ist eine Draufsicht zur Erläuterung des An­ ordnungsplanes für eine Halbleiterschaltungs­ anordnung mit Großbereichsintegration (LSI- Chip).

Fig. 2 und 3 sind schematische Darstellungen und zeigen die grundsätzliche Ausbildung der elektronischen Schaltkreise, die für eine Halbleiterschaltungsanordnung mit Großbereichintegration verwendet werden.

Fig. 4 und 5 sind Draufsichten und zeigen das Verdrahtungs­ muster für die Spannungsversorgung (V _EE ) und die Verteilung der Spannungsänderung und das Verdrah­ tungsmuster für das Erdpotential (V _CC ) und seine Verteilung der Spannungsänderung.

Fig. 6 ist eine Draufsicht und zeigt die Kompensation, die für jedes Makroelement ausgeführt wird, um die Abweichung der Spannung im Verdrahtungsmuster der Spannungsversorgung (V _EE ) und im Verdrahtungsmuster für das Erdpotential (V _CC ) zu kompensieren.

In Fig. 1 werden die Schaltkreisfläche, größere Transi­ storen für den Ausgang, Eingangs-Ausgangsschlußflächen und die Anordnung der Anschlußflächen für die Spannungsver­ sorgung (V _EE ) und der Anschlußflächen für das Grund­ potential (V _CC ) für eine Halbleiter­ schaltungsanordnung mit Großbereichintegration (nach­ folgend als LSI-Chip bezeichnet) dargestellt.

In dieser Figur bezeichnet 11 ein Siliziumhalbleitersubstrat, 12 (von der gebrochenen Linie umrahmt) ist der Schaltkreis­ bereich, 13 sind größere Ausgangstransistoren, 14 sind Eingangs-Ausgangsanschlußflächen, 15 sind Anschlußflächen für die Spannungsversorgung(V _EE ) und 16 sind Anschluß­ flächen für das Erdpotential (V _CC ).

Hier im Schaltkreisbereich 12 sind in den Zeilen- und Spaltenrichtungen jeweils zehn Schaltkreisflächenbereiche 17 (nachfolgend als Makroelemente bezeichnet) definiert. Insgesamt sind 100 Schaltkreisflächenbereiche angeordnet, wie durch die gebrochene Linie angezeigt ist. Die 28 Makro­ elemente 17 H (in der Figur sind schräg verlaufende Schraffuren eingesetzt) sind an der Position in der Nähe der vier Ecken zwischen den Makroelementen in der äußersten Zeile und Spalte angeordnet. In diesen oben erwähnten Makro­ elementen liegen die Makroelemente für hohe Leistung, die mit einem externen Schaltkreis verbunden werden können. Die übrigen 72 Makroelemente 17 L sind die Makroelemente für geringe Leistung und besitzen nur einen Schaltkreis, welcher innerhalb des LSI-Chips endet. Im Detail wird die Ausbildung dieser Makroelemente weiter unten beschrieben.

Außerdem sind außerhalb des Schaltkreisbereichs 12 an jeder Ecke des LSI-Chips jeweils 38 größere Ausgangstran­ sistoren 13 angeordnet.

Außerhalb dieser größeren Ausgangstransistoren sind an jeder Ecke des LSI-Chips jeweils 21 Anschlußflächen an­ geordnet. Dabei bilden größere Anschlußflächen, etwa in der Mitte zwischen den genannten 21 Anschlußflächen, die Anschlußfläche 15 für die Spannungsversorgung (V _EE ) oder die Anschlußfläche 16 für das Grundpotential (V _CC ). Die Anschlußfläche 15 für die Spannungsversorgung (V _EE ) und die Anschlußfläche für das Erdpotential (V _CC ) sind jeweils einander gegenüber an zwei Rändern angeordnet. Außer­ dem ist die dritte Anschlußfläche an beiden Enden zwischen den verteilten Anschlußflächenspalten der Anschlußfläche für die Spannungsversorgung (V _EE ) auch als Anschlußfläche 16 für das Erdpotential (V _CC ) vorgesehen. Die übrigen 76 Elektrodenflächen sind als Eingangs-Ausgangsanschluß­ flächen 14 vorgesehen.

Diese Makroelemente 17, die größeren Transistoren 13, die Spannungsversorgungsanschlußfläche 15, die Erdpotentialanschlußfläche 16, die Eingangs-Ausgangsanschlußfläche 14 sind mittels einer doppel­ lagigen metallischen Verdrahtungsschicht verbunden. Damit kann das genannte LSI-Chip bis zu 400 Gatterschaltungen aufnehmen.

Zusätzlich ist der Verdrahtungskanal 18 zwischen der Anord­ nung der größeren Transistoren 13 und den Anschlußflächen 14, 15 und 16 vorgesehen. Dadurch können wechselseitige Verdrahtungen zwischen den Makroelementen oder Verdrahtungen, die das Makroelement und eine Anschlußfläche verbinden, und wechselseitige Verdrahtungen zwischen den größeren Transistoren ausgebildet werden. Hier sind die Makro­ elemente 17 H für hohe Leistung im Falle einer Anordnung der Makroelemente in der Form einer Matrix nicht in der Nähe der Anschlußfläche für die Spannungsversorgung (V _EE ) und der Anschlußfläche für das Erdpotential (V _CC ) ange­ ordnet, um ein Anwachsen der verbrauchten Leistung auf­ grund einer Erhöhung in der Zahl der Mikroelemente 17 H für hohe Leistung zu vermeiden, und um die elektrischen Eigenschaften dadurch zu verbessern, daß die Makroelemente 17 H für hohe Leistung und die zugehörigen größeren Transi­ storen 13 und die Eingangs-Ausgangsanschlußflächen 14 so nahe wie möglich beieinander angeordnet sind. Außerdem muß die Zahl der Ausgänge dieser Makroelemente 17 H für hohe Leistung der Zahl der größeren Transistoren 13 und der Eingangs-Ausgangsanschlußflächen 14 entsprechen. Insbesondere wird die Zahl der Makroelemente 17 H für hohe Leistung durch die Zahl der Eingangs-Ausgangsanschluß­ flächen 14 bestimmt.

In den Fig. 2 und 3 sind die grundsätzlichen Schaltungen, wie sie für die Makroelemente verwendet werden, dargestellt.

Fig. 2 zeigt ein ECL-Gatter, welches maximal drei Eingänge erlaubt. Diese Logik bildet den grundlegenden logischen Schaltkreis im LSI-Chip.

Diese ECL-Schaltung ist aus sechs NPN-Transistoren T₁ bis T₆ und fünf Widerständen R₁ bis R₅ aufge­ baut. Hier sind die Transistoren T₁ bis T₃ Eingangs­ transistoren für das Gatter, und der Transistor T₄ ist ein Referenztransistor, wobei die Emitter der Transistoren T₁ bis T₃ und T₄ miteinander verbunden sind und einen Strom­ schalter bilden. Der Transistor T₅ ist ein Ausgangstransistor, der mit dem Kollektor des Eingangstransistors verbunden ist und den Emitterfolgerausgangskreis bildet, zusammen mit dem Widerstand R₄. Damit wird das Ableiten eines NOR-Ausgangs möglich. Außerdem ist der Transistor T₆ ein Ausgangstransistor, der mit dem Kollektor des Referenztransistors T₄ verbunden ist und zusammen mit dem Widerstand R₅ den Emitterfolgerausgangskreis bildet; damit wird das Ableiten eines ODER-Ausgangs möglich. Der Widerstand R₁ ist ein Lastwiderstand der genannten Ein­ gangstransistoren, während der Widerstand R₂ ein Last­ widerstand des Referenztransistors T₄ ist. Außerdem ist der Widerstand R₃ ein Strom-Vorspannungswiderstand des Stromschalters.

Die emittergekoppelte Logik in einer solchen Schaltungsanord­ nung ist bis zu viermal in einem Makroelement angeordnet.

Fig. 3 zeigt eine Vorspannungstreiberstufe der emitterge­ koppelten Logik.

Diese Vorspannungstreiberstufe ist aus zwei NPN-Transistoren T₇, T₈ und drei Widerständen R₆ bis R₈ aufgebaut. Der Ausgangsanschluß V _REF der Vorspannungstreiberstufe ist mit der Basis des Referenztransistors T₄ der emittergekoppelten Logik verbunden.

Eine derartige Vorspannungstreiberstufe ist für jedes Makro­ element einmal vorgesehen und treibt vier emittergekoppelte Logikkreise gemeinsam.

Die Transistoren und Widerstände sind zur Ausbildung der oben genannten Schaltkreisfunktionen in einem Makro­ element angeordnet. Obwohl es im Schaltbild nicht darge­ stellt ist, werden die Anschlußwiderstände R₄ und R₅ im Makroelement als ein oder zwei Widerstandsmuster wiedergegeben. Damit erlaubt die Ausführung eine Auswahl, wenn erwünscht, um die beiden Widerstandsmuster parallel zu verbinden, oder um nur einen Widerstand individuell zu benutzen. Außerdem ist in dem entsprechenden Makroelement ein Strom-Vorspannungswiderstand R₃ in drei oder zwei Widerstandsmustern vorgegeben, und damit ermöglicht die Ausführungsform eine Auswahl von entweder zwei Widerständen oder einem Widerstand, wenn gewünscht, um diese parallel oder individuell zu verbinden, so daß die Emitterspannung und der Strom des Transistors, der einen Stromschalter bildet, eingestellt werden kann.

Für die obige Ausführungsform der Makroelemente können als Widerstandswerte für die Widerstände R₃ und R₇ bei­ spielsweise die in der Tabelle 1 aufgeführten Werte jeweils als Standardwerte für die Makroelemente geringer Leistung bzw. die Makroelemente hoher Leistung benutzt werden.

Tabelle 1

Die Verdrahtung in Zeilenrichtung, welche zur Verbindung zwischen den Makroelementen oder zur Verbindung der Makro­ elemente und der Eingangs-Ausgangsanschlußflächen dient, wird hauptsächlich durch eine erste Verdrahtung auf dem Bereich gebildet, in welchem die Widerstände R₁, R₄, R₅, R₇ und R₈ ausgebildet sind.

Die Verdrahtung in Spaltenrichtung, welche zur Verbindung zwischen den Makroelementen oder zur Verbindung der Makro­ elemente und der Eingangs-Ausgangs-Anschlußflächen dient, wird hauptsächlich durch eine zweite Verdrahtung auf dem Bereich des Makroelements zwischen der Erdpotential (V _CC )-Verdrahtung und der Spannungsversorgungs(V _EE )-Verdrahtung gebildet.

Damit wird der Emitterfolgereingang, der von dem in Fig. 1 gezeigten Makroelement 17 H mit hoher Leistung kommt, beispiels­ weise über die erste Verdrahtungsschicht zum Peripherie­ bereich des LSI weitergeführt und über einen großen Emitterfolgertransistor 13 mit dem Ausgangsanschluß verbunden.

Fig. 4 zeigt die auf dem LSI-Chip angeordneten Makroelemente und die Verdrahtung für die Spannungsversorgung (V _EE ) für die Zuführung der Betriebs­ spannung (V _EE ) an die Makroelemente.

Ein Makroelement wird durch die punktierte Linie bestimmt. Die Spannungsversorgungs(V _EE )-Verdrahtung, die durch die erste Verdrahtungsschicht gebildet wird, ist an den Rändern der angrenzenden Makroelemente vorgesehen und erstreckt sich fortlaufend in der Zeilenrichtung. Diese Spannungsversorgungs(V _EE )-Verdrahtung ist auch an den Außenseiten der Makroelemente angeordnet, die in der Zeilenrichtung am weitesten außen liegen. Deshalb ist die Verdrahtung 81 für die Spannungsversorgung (V _EE ) in insgesamt 11 Leitungen für die Spaltenrichtung angeordnet.

Diese 11 Verdrahtungen 81 für die Spannungsversorgung (V _EE ) sind mit der Verbindungsverdrahtung 82 für die Spannungs­ versorgung (V _EE ) verbunden. Diese Verbindungsverdrahtung wird durch die zweite Verdrahtungsschicht gebildet und ist zwischen den Makroelementen und der Anschlußfläche an beiden abgeschlossenen Enden vorgesehen. Diese Ver­ bindungsverdrahtung für die Spannungsversorgung (V _EE ) ist mit ihrem Mittelteil mit der Anschlußfläche verbunden. Außerdem sind die 11 Verdrahtungen für die Spannungsver­ sorgung (V _EE ) im Grenzbereich der Makroelemente, die aneinandergrenzend in der Zeilenrichtung angeordnet sind, wechselseitig durch die örtlichen Verdrahtungen 83 (durch die gebrochene Linie dargestellt) für die Spannungsver­ sorgung (V _EE ) verbunden. Diese örtlichen Verdrahtungen werden durch die zweite Verdrahtungsschicht gebildet und erstrecken sich in der Spaltenrichtung.

Für eine solche Ausbildung der Verdrahtung für die Spannungsversorgung (V _EE ) ist ein Beispiel für die Spannungsverteilung (Anwachsen der Spannung) gegenüber den Anschlußflächen 15 für die Spannungsversorgung (V _EE ) durch die in der gleichen Figur eingezeichneten Daten wiedergegeben. Jeder Wert zeigt einen Anstieg der Spannung in jedem Teil der Verdrahtung für die Spannungsversorgung (V _EE ) in Einheiten von mV gegenüber der Anschlußfläche 15 für die Versorgungsspannung (V _EE ) an.

Wie aus den obigen Erläuterungen ersichtlich ist, zeigt ein Bereich in der Nähe der Anschlußfläche 15 für die Spannungsversorgung (V _EE ) einen geringen Spannungsan­ stieg, während ein von der Anschlußfläche für die Span­ nungsversorgung (V _EE ) entfernt liegender Bereich einen großen Spannungsanstieg besitzt.

Fig. 5 zeigt die Makroelemente, die auf einem LSI-Chip angeordnet sind, und das Verdrahtungs­ muster für das Erdpotential (V _CC ). Diese Verdrahtung gibt das Erdpotential an diese Makroelemente.

Ein Makroelement wird durch die punktierte Linie abgegrenzt. Die von der zweiten Verdrahtungsschicht gebildete Ver­ drahtung für die Erde (V _CC ) ist in der Mitte eines jedes Makroelements angeordnet und erstreckt sich über 10 Paare von Makroelementen, die in der Spaltenrichtung vorgesehen sind. Deshalb sind ins­ gesamt 10 Verdrahtungen 91 für die Erde (V _CC ) in der Zeilenrichtung angeordnet. Die 10 Verdrahtungen für die Erde sind an ihren beiden Abschlußenden mit einer Ver­ bindungsleitung 92 für die Erde (V _CC ) verbunden, diese Verbindungsleitung ist zwischen den Makroelementen und der Anschlußfläche vorgesehen. Diese Verbindungsleitung 92 für die Erde (V _CC ) setzt sich weiter fort und ist mit der örtlichen Anschlußfläche verbunden. Außerdem ist die Verbindungsleitung 92 für die Erde (V _CC ) weiter in Spalten­ richtung fortgeführt, und damit kann das Erdpotential (V _CC ) an nicht dargestellte große Transistoren gegeben werden.

Für eine solche Ausführungsform der Verdrahtung für die Erde (V _CC ) wird ein Beispiel der Spannungsverteilung (Spannungsabfall) gegenüber der Anschlußfläche 16 für die Erde (V _CC ) durch die Werte wiedergegeben, die in der gleichen Figur eingesetzt sind. Jeder Wert zeigt einen Spannungsabfall des jeweiligen Teils der Verdrahtung für die Erde (V _CC ) gegenüber der Anschlußfläche 16 für die Erde (V _CC ). Eingezeichnet sind die Werte für einen Spannungs­ abfall an den Stellen, wo die Verdrahtungslage 91 für die Erde (V _CC ) von der Verbindungsverdrahtungslage 92 abzweigt, und die Werte für die Bereiche in der Mitte eines jeden Makroelements. Die Werte sind in Einheiten von mV.

Wie aus der obigen Beschreibung ersichtlich ist, zeigt der Bereich in der Nähe der Anschlußfläche 16 für die Erde (V _CC ) einen kleinen Spannungsabfall, während der von der Anschluß­ fläche 16 für die Erde (V _CC ) weiter entfernt liegende Bereich einen großen Spannungsabfall zeigt.

Die Unterschiede in der Spannungsverteilung im Verdrahtungs­ system für die Spannungsversorgung (V _EE ) und dem Ver­ drahtungssystem für die Erde (V _CC ) entstehen durch den Widerstand der metallischen Verdrahtungsschichten, die diese Verdrahtungssysteme bilden, und durch einen Strom, der jedem Makroelement zugeführt wird.

Solche Unterschiede der Spannungsverteilung in diesem Verdrahtungssystem für die Spannungsversorgung (V _EE ) und in dem Verdrahtungssystem für die Erde (V _CC ) haben einen Einfluß auf den normalen Betrieb der Schaltkreise, die in den Makroelementen auf dem LSI-Chip enthalten sind.

Bei einem Versuch, beispielsweise alle 400 emittergekoppelten Logikkreise, die in den 100 Makroelementen auf dem LSI-Chip ausgebildet sind, zusammen zu betreiben, indem nur einer der zwei Ausgänge eines jeden Logik­ kreises benutzt wird, wird eine Änderung von ungefähr 30 mV erzeugt, beispielsweise in der Referenz­ schaltspannung V _REF des Logikkreises bzw. in der Ausgangs­ spannung mit geringem Pegel V _OL (welche an jedem Ausgangs­ anschluß V _OR oder V _NOR ansteht) in jedem Makroelement.

Bei der Kompensation (Ausgleich) dieser Differenz von V _REF und V _OL erlaubt die Grundausführung der vorliegenden Erfindung, daß jeder Wert der Widerstände R₁, R₂, . . . R₈, welche die Spannungen in den emittergekoppelten Logikkreise bestimmen, entsprechend der örtlichen Position des entsprechenden Makroelements geändert bzw. eingestellt wird. Hier wird die Ausbildung der Metallschicht vereinfacht, ohne komplizierte Änderungen der Breite und Dicke usw. der Metallschichten, die das Verdrahtungssystem für die Spannungsversorgung und das Verdrahtungssystem für die Erde bilden, zur Kompensation vornehmen zu müssen.

Es würde einen sehr erheblichen Aufwand erfordern, diese Widerstände R₁, R₂, . . . R₈ jeweils einzeln für jedes der 100 Makroelemente auszubilden, wenn der jeweilige Wert der Widerstände R₁, R₂, . . . R₈, die in jedem Makro­ element ausgebildet sind, entsprechend der örtlichen Position des Makroelements geändert werden muß. Wenn außerdem die Herstellungstoleranzen berück­ sichtigt werden, kann ein hinreichender Effekt nicht erreicht werden.

Deshalb werden vorzugsweise bei dem erfindungsgemäßen LSI-Chip für jede der Spannungen V _REF und V _OL die Bezugsspannung und die Abweichspannung für diese Bezugsspannung so gesetzt, daß die Spannungen zwei Stufen auf der Plusseite und ebenfalls zwei Stufen auf der negativen Seite ergeben. Deshalb wählt man die Wider­ standswerte R₁, R₂, . . . R₈ in jedem Makroelement so, daß die fünf Stufen der Spannungswerte an jeder Position des Makroelements gegeben sind.

Anhand der Fig. 6 werden die Einstellbedingungen für V _REF und V _OL für die 100 Makroelemente, die auf dem LSI-Chip vorgesehen sind, gezeigt.

In dieser Figur bezeichnet:

∆R:Makroelement kompensiert für V _REF ∆O:Makroelement kompensiert für V _OL und ∆bedeutet, daß die Kompensation für eine Stufe von der Referenzspannung zu einer höheren Spannung ausgeführt ist. bedeutet, daß die Kompensation für zwei Stufen von einer Referenzspannung zu einer höheren Spannung ausge­ führt ist. ∇bedeutet, daß die Kompensation für eine Stufe von der Referenzspannung zu einer niedrigeren Spannung ausgeführt ist. bedeutet, daß die Kompensation für zwei Stufen von der Referenzspannung zu einer niedrigeren Spannung ausgeführt ist.

Wie aus dieser Figur deutlich wird, erfordern die Makro­ elemente, die in der Nähe der Anschlußfläche für die Spannungsversorgung (V _EE ) und der Anschlußfläche für die Erde (V _CC ) liegen, einen betragsmäßig großen Kompen­ sationswert.

Andererseits erfordern die Makroelemente, die entlang der Diagonalen der matrixförmigen Makroelementanordnung liegen, eine geringe Kompensation. Die Makroelemente, die etwa in der Mitte der matrixförmigen Makroelementanordnung liegen, erfordern gewöhnlich keine Kompensation, da sie von der Anschlußfläche für die Spannungsversorgung und von der Anschlußfläche für die Erde gleich weit entfernt liegen. Im Falle der vorliegenden Erfindung ist jedoch eine Kompensation erforderlich, da die Makroelemente für hohe Leistung nicht im Umfangsteil der matrixförmigen Makro­ elementanordnung, von beiden Elektrodenflächen aus gesehen, liegen.

Bei dem erfindungsgemäßen LSI-Chip werden die Referenz­ spannungen von V _REF und V _OL beispielsweise wie folgt gewählt:

V _REF = -1,3 V V _OL = -1,7 V

Außerdem werden die Widerstandswerte so eingestellt, wie in der Tabelle 2 gezeigt ist, entsprechend der in den Fig. 4 und 5 gezeigten Spannungsverteilung und unter Berücksichtigung der Durchschnittszahl der benutzten Gatter.

Wie ersichtlich ist, wird jeder der Werte V _REF und V _OL in jedem Makroelement für hohe Leistung und in jedem Makroelement für geringe Leistung kompensiert.

Tabelle 2

Bei den in Tabelle 2 gezeigten Kompensationsmaßnahmen wird ein Widerstand R₇ zur Kompensation von V _REF angepaßt, jedoch ist es auch möglich, einen Widerstand R₆ und/oder beide Widerstände R₆ und R₇ anzupassen.

In gleicher Weise können zur Kompensation von V _OL nicht nur der eine Widerstand R₃, sondern auch die Widerstände R₁, R₂ und R₃ eingestellt werden.

Eine Kompensation für die Spannungsänderung, die aufgrund der Wärmeerzeugung in dem LSI-Chip entsteht, kann durch Vergrößerung des Verdrahtungswiderstands realisiert werden, jedoch ist dies für das vorliegende LSI-Chip nicht wirksam, da eine Vergrößerung des Widerstandswerts eine Verschlech­ terung des Ausgangs mit hohem Pegel mit sich bringt.

Claims (4)

1. Verfahren zur Herstellung einer hochintegrierten Halbleiter­ schaltungsanordnung (LSI-Chip) mit einem Halbleitersubstrat, das eine planare Oberfläche besitzt, mit mehreren Transistoren und Widerständen, mit einer Metallschicht, welche mit den Transistoren und den Widerständen zur Bildung einer Vielzahl von Schaltkreisen verbunden ist, mit einer Ein­ gangs-Ausgangsanschlußfläche, die am Umfangsbereich des Halbleitersubstrates vorgesehen ist, und mit Macroelementen, welche jeweils mehrere logische Schaltkreise enthalten und in der Form einer Matrix auf der ebenen Oberfläche des Halbleitersubstrates angeordnet sind, wobei Spannungs­ unterschiede entlang der Metallschicht eines Versorgungsspan­ nungsbussystems und der Metallschicht eines Bussystems für das Erdpotential kompensiert werden, dadurch gekennzeichnet, daß man

• a) die Potentialverläufe (Spannungsabfall bzw. Spannungs­ anstieg) der Bussysteme (81 bis 83; 91 bis 94) für die Versorgungsspannung (V _EE ) und Erde (V _CC ) entsprechend den Positionen der Macroelemente (17) auf dem Halbleitersubstrat (11) ermittelt, und daß man
• b) die den jeweiligen Schaltpegel (V _REF ) und/oder den Ausgangspegel (V _OL ) der Schaltkreise bestim­ menden Widerstände (R₁ bis R₈) derart einstellt, daß die sich aus den Positionen der einzelnen Macroelemente ergebenden Schwankungen dieser Pegel kompensiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man die Potentialverläufe in eine begrenzte Zahl von Stufen aufteilt, und daß man die bestim­ menden Widerstände ebenfalls in Stufen einstellt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß man fünf Stufen vorsieht und alle Macroelemente (17) in fünf Bereiche einordnet, die entsprechend die Position der Macroelemente auf dem Halbleitersubstrat ausgewählt sind.

4. Verwendung des Verfahrens nach einem der vorherge­ henden Ansprüche zur Herstellung einer Halbleiter­ schaltungsanordnung mit ECL-Schaltkreisen.