JPH04138720A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に係り、特にバイポーラトランジ
スタを用いたＥＣＬ回路の高速化に関する。

（従来の技術） 近年、ＥＣＬゲートのスケーリングによる高速化が急速
に進められている。

トランジスタの遮断周波数を上げ、ＥＣＬゲートの遅延
時間ｔ、ｄを効率よく下げるためには、浅いエミッタ・
ベースを形成するためのセルファライン技術と共に、ス
ケーリングに伴うトランジスタおよびＥＣＬ回路の最適
設計が重要な課題となっている。

ＥＣＬ回路の設計に当たり、直流電流増幅率ｈｐＨ：は
その動作点を決定するパラメータであり、非常に重要な
意味をもつものとされている。

ＥＣＬ回路にはカレントスイッチを構成するトランジス
タとエミッタホロワを構成するトランジスタの２種類が
用いられており、この２種類のトランジスタの使い方に
関しては、その電流配分という観点からは公知のように
研究されている（例えば電子情報通信学会論文誌’　８
６／６　　Ｖｏｌ、Ｊ６９−　ＣＮｏ、　６　）が、１
ランジスタの直流電流増幅率およびエミッタ面積につい
ては設定上まったく同じものが用いられるのが常であり
、特に明確な根拠もないままにｈ１４は、−船釣に１０
０を中心値として設定されている。

ＥＣＬ回路の動作速度を向上させるためには、回路を構
成するトランジスタにおけるキャリアののベース走行時
間および寄生容量と寄生抵抗の低減が要求されるが、カ
レントスイッチ段における遅延とエミッタホロワ段にお
ける遅延に対するエミッタ・ベース接合容量の寄与が異
なるため、カレントスイッチトランジスタとエミ・ツタ
ホロワトランジスタのエミッタ面積が同じに設定される
と、必ずしも遅延時間を最小にすることは不可能である
ことがわかってきた。

また、微細化にともなうシミュレーション結果から、）
ｌｐＥ−１００，エミッタ面積を一定としている従来の
ＥＣＬ回路では、遅延時間の低減に限界があることがわ
かってきた。

（発明が解決しようとする課題） 以上のように、従来のＥＣＬ回路においてはカレントス
イッチトランジスタとエミッタホロワトランジスタのエ
ミッタ面積はまったく同じに設定されていたが、カレン
トスイッチトランジスタとエミッタホロワトランジスタ
の遅延時間に対するエミッタ・ベース接合容量の寄与が
異なるため、まったく同じエミッタ面積であるトランジ
スタを用いることは回路の高速動作上障害になった。

また、直流電流増幅率についても、従来のＥＣＬ回路に
おいてはカレントスイッチトランジスタとエミッタホロ
ワトランジスタの直流電流増幅率はまったく同じに設定
されていたが、カレントスイッチトランジスタとエミッ
タホロワトランジスタの遅延時間に対するエミッタ・ベ
ース接合容量の寄与が異なるため、まったく同じ直流電
流増幅率であるトランジスタを用いることは回路の高速
動作上障害になっていた。

本発明は前記実情に鑑みてなされたもので、高速動作の
ＥＣＬ回路を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 本発明の第１では、カレントスイッチトランジスタとエ
ミッタホロワトランジスタからなるＥＣＬ回路において
、カレントスイッチトランジスタとエミッタホロワトラ
ンジスタの直流電流増幅率を独立的に制御し、カレント
スイッチトランジスタの直流電流増幅率を遅延時間が最
短となるように選択している。

また本発明の第２では、カレントスイッチトランジスタ
とエミッタホロワトランジスタからなるＥＣＬ回路にお
いて、カレントスイッチトランジスタとエミッタホロワ
トランジスタのエミッタ面積を独立的に設定し、カレン
トスイッチトランジスタのエミッタ面積を、より小さく
設定するようにしている。

（作用） 上記構成によれば、従来のカレントスイッチトランジス
タとエミッタホロワトランジスタが全く同じエミッタ面
積であるトランジスタで構成したＥＣＬ回路と比較して
、非常に高速なＥＣＬ回路を達成することが可能になる
。

本発明者らはまず、スケーリングに伴い、ゲート遅延に
対するｈＦ’Ｈの変化を調べるために、２種類のエミッ
タ面積を持つバイポーラトランジスタのゲート遅延とｈ
ＦＩ！との関係を測定した。その結果を第１図および第
２図に示す。第１図はエミッタ面積が０．４Ｘ４　μｔ
ａ　２ＷＢ−８０ｎｗのバイポーラトランジスタを用い
たＥＣＬ回路において工ミッタホロワＥＦのｈＰＥを１
００としてカレントスイッチＣ８のｈＦＥ変化に伴う遅
延時間ｔ１．の変化を測定した結果を曲線ａに示すと共
に、カレントスイッチＣ８のｈｊＥを１００としてエミ
ッタホロワＥＦのｈＦＥ変化に伴う遅延時間ｔ、の変化
を測定した結果を曲線すに示すものである。一方第２図
は、エミッタ面積が０．２５Ｘ２．５μｍ　２Ｗｓ−５
０ｎｍのバイポーラトランジスタを用いたＥＣＬ回路に
おいてエミッタホロワＥＦのｈ６を１００としてカレン
トスイッチＣ８のｈＦＥ変化に伴う遅延時間ｔ、の変化
を測定した結果を曲線ａに示すと共に、カレントスイッ
チＣ８のｈＦＥを１００としてエミッタホロワＥＦのｈ
ＦＥ変化に伴う遅延時間ｔ、の変化を測定した結果を曲
線すに示すものである。

遅延時間ｔ２．の最小値は、エミッタベース接合容量Ｃ
ｕｅと、ベース抵抗ＲＢのトレードオフによってきまる
が、これら前記第１および第２図の結果から明らかなよ
うに、スケーリングが進むに従い、遅延時間ｔ　ｐａは
カレントスイッチＣ８のｈｌに大きく依存するようにな
ることがわかる。

そこで本発明の第１では、カレントスイッチトランジス
タとエミッタホロワトランジスタの直流電流増幅率を独
立的に制御し、カレントスイッチトランジスタの直流電
流増幅率を遅延時間が最短となるように選択することに
より、ＥＣＬゲートの高速化をはかることが可能となる
。

トランジスタがスケーリングされ、ベース幅が狭くなる
と、ベース抵抗を低く維持するためにはベース濃度を高
くしなければならない。そしてベース濃度か高くなると
ベース中での電子のモビリティは低下するといわれてい
る。一方エミッタ濃度は固溶限界から既にこれ以上高く
することができないという濃度になっており、次式から
れかるように内部ベース抵抗一定という条件下でスケー
リングを行った場合はｈＦＥは低下することになる。

ｆＮ　Ｅ　ｄ　ｘ　　　Ｄ　ｌｌ８ ｈＦＥ”” ｆ　Ｎｅ　ｄ　Ｘ　　　Ｉ）、。

従って、エミッタ面積が十分に大きい場合にはエミッタ
ベース接合容ｉｔｃ、やが十分に大きく、ベス抵抗Ｒ，
３が低下することによる遅延時間ｔ、。

への寄与はあまり大きくない。しかしながら、エミッタ
面積が小さくなると、遅延時間ｔ２．へのり２．の寄与
は大きいものとなるものと思われる。

マタ、第３図（ａ）第３図（ｂ）および第４図（ａ）第
４図（ｂ）ニソレぞれｈＦＥ−１００、ｈ　ＦＥ−３０
の場合の各パラメータの寄与を測定した結果を示す。こ
の結果から、ｈ　ＦＥ−１００の場合はベース抵抗ＲＢ
の寄与が大きいが、ｈＦＥ−３０ではエミッタベース接
合容量Ｃ，，の寄与が大きいことがわかり、これからも
遅延時間ｔＰｄへのｈＦＥの寄与は大きいものであるこ
とがわかる。

このように、カレントスイッチトランジスタの直流電流
増幅率を遅延時間が最短となるように選択することによ
り、ＥＣＬゲートの高速化をはがることが可能となる。

そしてスケーリングが進むにつれて、遅延時間か最短と
なる直流電流増幅率ｈＦ２の値は小さくなる。

また、第５図に、ピンチ抵抗（内部ベースシート抵抗）
と遅延時間ｔｐｄとの関係を示したものであるが、スケ
ーリングがかかっても遅延時間ｔ。

の極小点は１０にΩ／口で一定となっている。たたし、
これはエミッタ幅Ｗ８−エミッタ長ＬＥ／１０のときで
、エミツタ幅Ｗ６とエミッタ長しえの比でこの値自体は
変化すると考えられるが、ある一定値となる。

ところが、エミッタホロワトランジスタにおいては、ｈ
ＦＥを低下させると、ベース電流が増大しコレクタ電流
が減少するため論理振幅が低下する。

また、カレントスイッチトランジスタのコレクタ電流か
エミッタホロワトランジスタのベース電流増大分だけ小
さくなるため遅延時間ｔ３．の劣化にもつながる。

また、第１図および第２図からもわかるようにエミッタ
ホロワトランジスタにおいては、ｈ２．を低下させても
、遅延時間ｔ、６に与える影響は小さいため、エミッタ
ホロワトランジスタのｈＰＥは１００近傍に保持してお
いたほうがよい。

さらに第７図にカレントスイッチトランジスタとエミッ
タホロワトランジスタのエミッタ抵抗と遅延時間ｔ１お
よび論理振幅との関係を測定した結果を示す。この結果
からあきらかなように、エミッタホロワトランジスタの
エミッタ抵抗の方が遅延時間ｔｐａおよび論理振幅に与
える影響は大きく、エミッタホロワトランジスタのエミ
・ツタ抵抗を小さくするのが望ましいことがわかる。従
ってエミッタホロワトランジスタのエミッタ面積を大き
くし、エミッタ抵抗を小さくすることにより、遅延時間
ｔ、６を小さくすると共に論理振幅を大きくとることが
できる。

（実施例） 以下、本発明実施例のＥＣＬ回路について図面を参照し
つつ詳細に説明する。

このＥＣＬ回路は、通常のＥＣＬ回路の基本ゲートを構
成するもので第６図に等価回路を示すように、それぞれ
コレクタ端子が負荷抵抗ＲＬを介して接地電位に接続さ
れ、カレントスイッチ段を構成する対をなす第１および
第２のバイポーラトランジスタＴｒｌ　、　Ｔｒ２と、
この第１のへテロ接合バイポーラトランジスタＴｒｉの
コレクタ端子にベース電位を接続されたエミッタホロワ
段の第３のトランジスタＴｒ３と、カレントスイッチ段
の第１および第２のバイポーラトランジスタＴｒｉ　、
　Ｔｒ２のエミッタ端子に、そのコレクタ端子を接続さ
れるとともにそのエミッタ端子をＶＥＥに接続された第
４のトランジスタＴｒ４とを具備し、この第１および第
２のバイポーラトランジスタＴｒｉ　、　Ｔｒ２のｈＦ
Ｅを３０となるようにベース濃度を設定するとともに、
第３のトランジスタＴｒ３のり２．を１００となるよう
にベース濃度を設定したことを特徴とするものである。

なお、この第１および第２のバイポーラトランジスタは
、エミッタ面積が０．　２５　Ｘ　２．　５　μｍ　２
ＷＢ−５０ｎｆｆｌのバイポーラトランジスタとした。

このときの遅延時間は１８ｐＳと極めて短くなっており
、第１および第２のバイポーラトランジスタＴｒｉ　、
　Ｔｒ２のｈＦＥを第３のトランジスタＴｒ３のｈＦＥ
と同様１００となるようにしていた従来のＥＣＬゲート
の場合の遅延時間２３ｐｓに比べ大幅に高速化されてい
ることがわかる。

また、第１および第２のバイポーラトランジスタＴｒｉ
　、　Ｔｒ２のエミッタ面積を小さくすることによりさ
らに４ｐｓ程度遅延時間を小さくすることができる。

これはカレントスイッチ段における遅延はベース抵抗が
支配的であるのに対し、エミッタホロワ段における遅延
はエミッタ・ベース接合容量が支配的であることによる
。

〔発明の効果〕

以上説明してきたように、本発明の第１によれば、カレ
ントスイッチトランジスタの直流電流増幅率を１００よ
り小さく設定するようにしているため、動作の高速化を
はかることができる。

さらに本発明の第２によれば、エミッタホロワトランジ
スタのエミッタ面積をよりカレントスイッチトランジス
タのそれよりも大きく設定するようにしているため、動
作の高速化をはかることができる。

【図面の簡単な説明】

第１図はより大きい半導体装置におけるバイポーラトラ
ンジスタのゲート遅延とｈＰＥとの関係を示す図、第２
図はより小さい半導体装置におけるバイポーラトランジ
スタのゲート遅延とｈＦＥとの関係を示す図、第３図お
よび第４図はそれぞれｈ　ｐｘ＝　１００　、　　ｈ　
ＦＥ−３０の場合の各パラメータの寄与を測定した結果
を示す図、第５図はピンチ抵抗と遅延時間ｔｐｄとの関
係を示す図、第６図はＥＣＬ回路の等価回路を示す図、
第７図はカレントスイッチトランジスタとエミッタホロ
ワトランジスタのエミッタ抵抗と遅延時間ｔ１．および
論理振幅との関係を測定した結果を示す図である。 Ｔｒｉ　、　Ｔｒ２・・・カレントスイッチトランジス
タ、Ｔｒ３・・・エミッタホロワトランジスタ、ＲＬ・
・・負荷抵抗。 第２図 ｔｌ延延ｍ 間攪脩槓） ベース幅依存社 ０ｎｍ ０ｎｍ −−−３０ｎｍ 第５図 ＥＥ カレントスイッチ エミッダフォロワ （ＣＳ） （ＥＦ） 第６図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２つのバイポーラトランジスタを含む
   カレントスイッチと、バイポーラトランジスタを含むエ
   ミッタホロワとを備えたＥＣＬ回路を具備してなる半導
   体装置において、 カレントスイッチを構成するバイポーラトランジスタお
   よびエミッタホロワを構成するバイポーラトランジスタ
   の直流電流増幅率をそれぞれ独立に設定し、前記カレン
   トスイッチを構成するバイポーラトランジスタの直流電
   流増幅率を遅延時間が最短となるように設定したことを
   特徴とする半導体装置。
2. （２）少なくとも２つのバイポーラトランジスタを含む
   カレントスイッチと、少なくとも１つのバイポーラトラ
   ンジスタを含むエミッタホロワとを備えたＥＣＬ回路を
   具備してなる半導体装置において、 カレントスイッチを構成するバイポーラトランジスタの
   エミッタ面積をエミッタホロワを構成するバイポーラト
   ランジスタのエミッタ面積よりも小さくなるように構成
   したことを特徴とする半導体装置。