JP3629247B2 - ダブルヘテロ接合バイポーラ・トランジスタ - Google Patents
ダブルヘテロ接合バイポーラ・トランジスタ Download PDFInfo
- Publication number
- JP3629247B2 JP3629247B2 JP2002115890A JP2002115890A JP3629247B2 JP 3629247 B2 JP3629247 B2 JP 3629247B2 JP 2002115890 A JP2002115890 A JP 2002115890A JP 2002115890 A JP2002115890 A JP 2002115890A JP 3629247 B2 JP3629247 B2 JP 3629247B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- collector
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダブルヘテロ接合バイポーラ・トランジスタに関し、さらに言えば、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧を完全に無くし、もって効率を向上させることができるダブルヘテロ接合バイポーラ・トランジスタに関する。
【０００２】
【従来の技術】
一般に、ｎｐｎ型バイポーラ・トランジスタのエミッタ接地直流電流利得βは、再結合電流が少ない場合、ｐ型のベース領域からｎ型のエミッタ領域への正孔の逆注入量によって決まる。このため、エミッタ接地直流電流利得βは、エミッタ領域のｎ型不純物濃度とベース領域のｐ型不純物濃度の比に比例する。これに対し、当該トランジスタの最大発振周波数ｆｍａｘは、近似的にベース抵抗（これはベース領域のｐ型不純物濃度にほぼ逆比例する）の（１／２）乗に逆比例する。このことから、ベース領域のｐ型不純物濃度に関して、エミッタ接地直流電流利得βと最大発振周波数ｆｍａｘの間でトレードオフが生じる。
【０００３】
ヘテロ接合バイポーラ・トランジスタは、エミッタ・ベース接合をへテロ接合とすると共に、エミッタ領域のバンドギャップをベース領域のバンドギャップよりも広くすることにより、ベース領域の不純物濃度をエミッタ領域の不純物濃度より高くしても電流利得を稼げるようにしたものである。さらに、ベース領域の不純物濃度を高くすることによってベース抵抗の低減、ベース領域の薄層化、ベース走行時間の短縮が可能であるから、より高周波での動作ができるようになる。このため、ヘテロ接合バイポーラ・トランジスタは、マイクロ波帯からミリ波帯に至る広周波数帯域において発振、高出力増幅、広帯域増幅用として用いられており、その高い電流駆動能力から次世代高速通信用のスイッチング・デバイス、あるいは次世代高速移動体通信用のパワー・デバイスとして期待されている。
【０００４】
近年、パワー・デバイス用のヘテロ接合バイポーラ・トランジスタでは、効率を高めることが特に重要となってきているが、当該効率はトランジスタの直流電流・電圧特性において、コレクタ電流の立ち上がり特性を決めるオフセット電圧により制限されている。よって、当該効率を高めるためには、そのオフセット電圧を低減することが重要である。
【０００５】
エミッタ領域がコレクタ領域よりも上位に配置されたエミッタ・トップ型のヘテロ接合バイポーラ・トランジスタでは、オフセット電圧が生じるのは、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに、エミッタ領域からベース領域に流れる電流よりも、コレクタ領域からベース領域に流れる電流の方が大きいためである。したがって、コレクタ領域からベース領域に流れる電流を減らすことにより、オフセット電圧を低減することができるが、その目的達成のためには通常、ベース・コレクタ接合の面積を大きくしてエミッタ・ベース接合の面積に近付ける方法が採られる。これは、ベース電極の幅を狭める、ベース電極をエミッタ領域に近付けて配置する、といった手法により実現できる。以下、これらの手法を「第１従来例」という。
【０００６】
しかしながら、エミッタ・トップ型のヘテロ接合バイポーラ・トランジスタでは、ベース電極がベース領域の上に配置されるため、必然的にベース・コレクタ接合の面積がエミッタ・ベース接合の面積よりもベース電極の大きさに相当する分だけ大きくなる。このため、上記第１従来例に従ってエミッタ・ベース接合の面積をベース・コレクタ接合の面積に近付けようとしても限界がある。
【０００７】
上記第１従来例とは別の方法でコレクタ領域からベース領域に流れる電流を減らすための「第２従来例」として、図１２に示すように、コレクタ領域の内部に「伝導帯不連続」を形成する方法が開発・提案されている。この第２従来例は、例えば、「応用物理第６６巻、第２号、１９９７年、ｐ．１５６」に開示されている。図１２には、横軸をエピタキシャル層の積層方向の距離として、ベース領域、コレクタ領域およびサブコレクタ領域にわたる伝導帯のエネルギー分布を示している。
【０００８】
また、上記第１従来例とは別の方法でコレクタ領域からベース領域に流れる電流を減らすための「第３従来例」として、図１３に示すように、ベース領域とコレクタ領域の界面に「伝導帯不連続」を形成する方法も開発・提案されている。この第３従来例は、例えば、「Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７７（１０）、１９９５年、ｐ．５４３７」に開示されている。図１３には、横軸をエピタキシャル層の積層方向の距離として、ベース領域、コレクタ領域およびサブコレクタ領域にわたる伝導帯のエネルギー分布を示している。
【０００９】
図１２及び図１３に示した第２従来例および第３従来例では、「伝導帯不連続」が、コレクタ領域からベース領域へ伝導電子が流れ込むときのポテンシャル障壁となるため、コレクタ領域からベース領域へ流れる電流が抑制される。こうしてオフセット電圧が低減される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記第２従来例および第３従来例では、オフセット電圧の低減のために設けた「伝導帯不連続」が、トランジスタ動作時にコレクタ抵抗を増加させるので、直流電流・電圧特性における立ち上がり特性が悪化する。この立ち上がり特性の悪化は、当該トランジスタをパワーアンプとして使用したときに効率の低下を引き起こすから、効率向上のために行うオフセット電圧の低減が却って効率低下を引き起こす、ということになってしまう。よって、上記第２従来例および第３従来例においても、ヘテロ接合バイポーラ・トランジスタの効率向上には限界がある。
【００１１】
本発明は、このような事情に鑑みてなされたものであって、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧をほぼ完全に無くし、もって効率を向上させることができるダブルヘテロ接合バイポーラ・トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１） 上記目的を達成するために、本発明のダブルヘテロ接合バイポーラ・トランジスタは、
エミッタ領域およびコレクタ領域がベース領域よりも広いバンドギャップを持つと共に、エミッタ・ベース接合およびベース・コレクタ接合がヘテロ接合とされ、且つ前記エミッタ・ベース接合の面積と前記ベース・コレクタ接合の面積とが互いに異なるダブルヘテロ接合バイポーラ・トランジスタにおいて、
前記ベース・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベース接合の近傍の不純物濃度との比が、前記ベース・コレクタ接合の面積と前記エミッタ・ベース接合の面積との比にほぼ等しくなるように、前記ベース領域の不純物濃度分布が設定されていることを特徴とするものである。
【００１５】
（２） 本発明のダブルヘテロ接合バイポーラ・トランジスタでは、次のようにして本発明の目的が達成される。
【００１６】
まず、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに前記エミッタ領域から前記ベース領域に流れる電流は、前記ベース領域と前記エミッタ領域の接合（すなわちエミッタ・ベース接合）の面積に比例し、そのエミッタ・ベース接合の近傍における前記ベース領域の不純物濃度に反比例する関係にある。他方、前記コレクタ領域から前記ベース領域に流れる電流は、前記ベース領域と前記コレクタ領域の接合（すなわちベース・コレクタ接合）の面積に比例し、そのベース・コレクタ接合の近傍における前記ベース領域の不純物濃度に反比例する関係にある。
【００１７】
上述のように、オフセット電圧は、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに前記エミッタ領域から前記ベース領域に流れる電流と、前記コレクタ領域から前記ベース領域に流れる電流との間に差があるために生じる。よって、このオフセット電圧を完全に無くすには、前記エミッタ領域から前記ベース領域に流れる電流と前記コレクタ領域から前記ベース領域に流れる電流とを等しくして、これらが互いに打ち消されるようにすればよい。
【００１８】
そこで、本発明のダブルヘテロ接合バイポーラ・トランジスタのように、前記ベース・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベース接合の近傍の不純物濃度との比が、前記ベース・コレクタ接合の面積と前記エミッタ・ベース接合の面積との比にほぼ等しくなるように、前記ベース領域の不純物濃度分布を設定する。こうすることにより、上記の二つの電流がほぼ等しくなり、その結果、オフセット電圧をほぼ完全に無くすことができる。
【００１９】
（３）本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記エミッタ領域が前記コレクタ領域よりも上位に配置されたエミッタトップ型とする場合は、前記エミッタ・ベース接合の面積を前記ベース・コレクタ接合の面積よりも小さくするのが好ましい。この場合、前記ベース領域の不純物濃度分布が、前記ベース・コレクタ接合の近傍に比べて前記エミッタ・ベース接合の近傍の方が低くなるため、前記エミッタ領域から前記ベース領域に流れる電流を増加させて前記コレクタ領域から前記ベース領域に流れる電流にほぼ等しくすることができる。こうして、オフセット電圧をほぼ完全に無くすことができる。
【００２０】
（４）本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記コレクタ領域が前記エミッタ領域よりも上位に配置されたコレクタトップ型とする場合は、前記ベース・コレクタ接合の面積を前記エミッタ・ベース接合の面積よりも小さくするのが好ましい。この場合、前記ベース領域の不純物濃度分布が、前記ベース・コレクタ接合の近傍に比べて前記エミッタ・ベース接合の近傍の方が高くなるため、前記エミッタ領域から前記ベース領域に流れる電流を増加させて前記コレクタ領域から前記ベース領域に流れる電流にほぼ等しくすることができる。こうして、オフセット電圧をほぼ完全に無くすことができる。
【００２１】
（５）なお、本発明のダブルヘテロ接合バイポーラ・トランジスタでは、上述した第２従来例と第３従来例のような「伝導帯不連続」を生成しないので、直流電流・電圧特性における立ち上がり特性を悪化させることがない。
【００２３】
（６） 本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記エミッタ領域が前記コレクタ領域よりも上位に配置されたエミッタトップ型とする場合、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が低い部分の幅は、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きくするのが望ましい。
【００２５】
本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記コレクタ領域が前記エミッタ領域よりも上位に配置されたコレクタトップ型とする場合、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が高い部分の幅は、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きくするのが望ましい。
【００２６】
（７） なお、特開平５−１２９３１５号公報には、順方向動作型（またはラテラル型）のホモ接合バイポーラ・トランジスタにおいて、ベース領域内のコレクタ領域側の不純物濃度をエミッタ領域側の不純物濃度よりも高くすることにより、高速動作を図ったものが開示されている。当該公報の第２実施例では、擬似ヘテロ接合バイポーラ・トランジスタへの適用も示されている。しかし、これらのバイポーラ・トランジスタの構造は、あくまでホモ接合の範疇を越えるものではなく、本発明のダブルヘテロ接合バイポーラ・トランジスタとは構造と目的が全く異なっている。
【００２７】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。
【００２８】
〔第１実施形態〕
図２は、本発明の第１実施形態に係るｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタの断面構造を示す。
【００２９】
本実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、図２に示すように、半導体基板８の表面にｎ型のサブコレクタ領域７が形成され、そのサブコレクタ領域７の上にｎ型のコレクタ領域５とコレクタ電極６が形成されている。コレクタ電極６は、コレクタ領域５の全体を囲むように配置されている。
【００３０】
コレクタ領域５の上には、ｐ型のベース領域３が形成されている。ベース領域３の大きさは、コレクタ領域５のそれと同じである。
【００３１】
ベース領域３の上には、ｎ型のエミッタ領域１とベース電極４が形成されている。ベース電極４は、エミッタ領域１の全体を囲むように配置されている。
【００３２】
エミッタ領域１の上には、エミッタ・コンタクト９と１０が積層形成されている。上位にあるエミッタ・コンタクト９の上には、エミッタ電極２が形成されている。
【００３３】
ｎ型エミッタ領域１を形成する半導体材料は、ｐ型ベース領域３を形成する半導体材料よりも広いバンドギャップを持っており、エミッタ領域１とベース領域３との接合（エミッタ・ベース接合）は、へテロ接合となっている。ｎ型コレクタ領域５を形成する半導体材料も、ｐ型ベース領域３を形成する半導体材料よりも広いバンドギャップを持っており、コレクタ領域５とベース領域３との接合（ベース・コレクタ接合）も、へテロ接合となっている。
【００３４】
また、半導体基板８上にコレクタ領域５、ベース領域３、エミッタ領域１がこの順に積層されているので、エミッタ領域１がコレクタ領域５よりも上位に位置している。よって、このバイポーラ・トランジスタは、エミッタトップ型の構造を持つ。
【００３５】
ｐ型ベース領域３の不純物（アクセプタ）濃度の分布は、ベース・コレクタ接合の近傍に比べてエミッタ・ベース接合の近傍の方が低く設定されている（図１を参照）。
【００３６】
以上の構成のバイポーラ・トランジスタは、サブコレクタ領域７とコレクタ領域５、ベース領域３、エミッタ領域１の形成時に、良く知られた有機金属分子線エピタキシャル法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｍｏｌｅｃｕｌａｒ−Ｂｅａｍ Ｅｐｉｔａｘｙ，ＭＯＭＢＥ法）等の結晶成長法を用いて容易に製造できる。また、ベース領域３の所望の不純物（アクセプタ）濃度分布は、ベース領域３としての半導体結晶を成長させるに際して添加する不純物（アクセプタ）の量を適当に調整することにより、容易に実現することができる。よってそれらについての詳細な説明は省略する。
【００３７】
以上の構成を持つ第１実施形態のｎｐｎ型バイポーラ・トランジスタの構成を、より具体的に説明すると、次の通りである。
【００３８】
エミッタ・コンタクト領域９は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。エミッタ・コンタクト領域１０は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。ｎ型エミッタ領域１は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は４０［ｎｍ］としてある。ｎ型コレクタ領域５は、ドーピング量が５×１０１５［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は８００［ｎｍ］としてある。ｎ型サブコレクタ領域７は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成してある。ｐ型ベース領域３は、ｐ型ＧａＡｓ層により形成し、その層厚は８０［ｎｍ］としてある。エミッタ・ベース接合の面積ＳＢＥは１２０［μｍ２］、ベース・コレクタ接合の面積ＳＢＣは２４０［μｍ２］としてある。
【００３９】
図１は、図２のＡ−Ａ線に沿った断面についてベース領域３の不純物濃度分布を示す。図１において、縦軸はアクセプタ濃度であり、横軸はエピタキシャル層の積層方向（基板８に垂直な方向）の距離である。図１では、左側にコレクタ領域５があり、右側にエミッタ領域１がある。
【００４０】
図１に示すように、ベース領域３内のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄａが７０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、残りの幅Ｄｂが１０［ｎｍ］の部分３ｂでは２×１０１９［ｃｍ−３］に減らしてある。このため、第１実施形態におけるベース領域３のアクセプタ濃度分布は、エミッタ領域１との接合部（ベース・エミッタ接合）近傍のアクセプタ濃度がコレクタ領域５との接合部（ベース・コレクタ接合）近傍のアクセプタ濃度より低くなっている。
【００４１】
ここで、ベース領域３の高アクセプタ濃度部分３ａの幅Ｄａは任意であるが、ベース領域３の低アクセプタ濃度部分３ｂの幅Ｄｂは、ベース・エミッタ間電圧ＶＢＥが０［Ｖ］のときにベース領域３の内部に生成される空乏層の幅よりも大きくするのがよい。当該空乏層よりも小さいと、所望の電流抑制効果が得られないからである。本実施形態では、幅Ｄｂを１０［ｎｍ］としているので、当該空乏層の幅よりも十分広くなっている。
【００４２】
次に、以上の構成を持つ第１実施形態のヘテロ接合バイポーラトランジスタにおいて、オフセット電圧が低減される理由について説明する。
【００４３】
ベース領域３の内部のエミッタ領域１との接合部（エミッタ・ベース接合）の近傍にある低アクセプタ濃度部分３ｂは、コレクタ・エミッタ間電圧ＶＣＥが０［Ｖ］のときにエミッタ領域１からベース領域３へ流れる電流を増加させる。エミッタ領域１からベース領域３へ流れる電流ＩＢＥは、次の数式（１）で示される。
【００４４】
【数１】
数式（１）において、ＳＢＥはエミッタ・ベース接合の面積、ＪＯＢＥはエミッタ・ベース接合の飽和電流密度、Ｔは絶対温度、ＶＢＥはベース・エミッタ間電圧、ｋはボルツマン定数、ｑは素電荷を示す。
【００４５】
エミッタ・ベース接合の飽和電流密度ＪＯＢＥは、次の数式（２）で与えられる。
【００４６】
【数２】
数式（２）において、Ｄｎはベース領域３での電子の拡散係数、ＮＣＢａｓｅはベース領域３での伝導帯の有効状態密度、ＮＶＢａｓｅはベース領域３での価電子帯の有効状態密度、ＥｇＢａｓｅはベース領域３でのバンドギャップ、Ｌｎはベース領域３での電子の拡散長、ＰＢＥはベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度を示す。
【００４７】
数式（２）より、エミッタ・ベース接合の飽和電流密度ＪＯＢＥは、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥに逆比例することが分かる。そこで、数式（１）と数式（２）より、エミッタ領域１からベース領域３へ流れる電流ＩＢＥを増加させるには、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥを減少させればよいことが分かる。
【００４８】
ここで、第１実施形態のトランジスタのオフセット電圧は、エミッタ領域１からベース領域３へ注入される電流ＩＢＥが、コレクタ領域５からベース領域３へ注入される電流ＩＢＣよりも多いときに、トータルのコレクタ電流がマイナスになるために生じるものであるから、オフセット電圧を完全に無くすためには、コレクタ・エミッタ間電圧ＶＣＥが０［Ｖ］のときに、エミッタ領域１からベース領域３へ流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなればよい。すなわち、ＶＣＥ＝０のときに、ＩＢＥ＝ＩＢＣが成立すればよい。
【００４９】
ここで、コレクタ領域５からベース領域３に流れる電流ＩＢＣは、エミッタ領域１からベース領域３へ流れる電流ＩＢＥと同様に、次の数式（３）で示される。
【００５０】
【数３】
数式（３）において、ＳＢＣはベース・コレクタ接合の面積、ＪＯＢＣはベース・コレクタ接合の飽和電流密度、ＶＢＣはベース・コレクタ間電圧、ＰＢＣはベース領域３の高アクセプタ濃度部分３ａのアクセプタ濃度を示す。
【００５１】
第１実施形態のトランジスタは、ダブルへテロ接合を持っているため、価電子帯不連続によりホール・バリアが生じてホールによる電流はほとんど流れない。このため、数式（１）および数式（３）において、ホールによる電流成分は無視している。
【００５２】
したがって、上記の数式（１）、（２）および（３）と、ＩＢＥ＝ＩＢＣという条件から、オフセット電圧を完全に０［Ｖ］にする条件は、次の数式（４）で与えられる。
【００５３】
【数４】
つまり、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥを数式（４）を満たすように設定すれば、オフセット電圧を完全に無くすことができるのである。
【００５４】
ところで、第１実施形態のトランジスタは、図２に示すように、コレクタ領域５、ベース領域３、エミッタ領域１がこの順に積まれたエミッタトップ型構造を持つので、ベース領域３上に形成されるベース電極４の面積に相当する分、エミッタ・ベース接合面積ＳＢＥがベース・コレクタ接合面積ＳＢＣよりも小さくなる。その結果、コレクタ領域５からベース領域３に流れる電流ＩＢＣと比較して、エミッタ領域１からベース領域３に流れる電流ＩＢＥの方が必然的に小さく（つまりＩＢＣ＞ＩＢＥ）なって、オフセット電圧が生じる。
【００５５】
本実施形態では、エミッタ・ベース接合面積ＳＢＥのベース・コレクタ接合面積ＳＢＣに対する比が０．５で、１以下である（ＳＢＥ／ＳＢＣ＝０．５＜１）ので、オフセット電圧を抑制するには、式（４）から、ベース領域３の部分３ａでのアクセプタ濃度ＰＢＥを部分３ｂでのアクセプタ濃度ＰＢＣよりも低く設定すればよい。本実施形態では、図１に示したように、ベース領域３の不純物濃度分布は、ベース・コレクタ接合側と比較して、ベース・エミッタ接合面側の方が低くなっており、オフセット電圧を抑制することができる。また、ベース領域３の部分３ａのアクセプタ濃度ＰＢＥ＝２×１０１９［ｃｍ−３］、ベース領域３の部分３ｂのアクセプタ濃度ＰＢＣ＝４×１０１９［ｃｍ−３］であるので、ＰＢＥ＝ＰＢＣ×（ＳＢＥ／ＳＢＣ）＝０．５ＰＢＣとなって、数式（４）の条件を満たしている。よって、オフセット電圧は完全に無くなる。
【００５６】
図３は、本発明の効果を確認するために発明者が行った試験の結果である。図３は、本発明の第１実施形態と従来例におけるβモードの直流電流・電圧特性を併せて示しており、第１実施形態の結果を実線で、従来例の結果を点線で示している。
【００５７】
図３において、横軸はコレクタ・エミッタ間電圧ＶＣＥを、縦軸はコレクタ電流ＩＣをそれぞれ示す。エミッタサイズＳＥは１２０［μｍ２］であり、ベース電流ＩＢを３０［μＡ］ステップで２４０［μＡ］まで変化させている。
【００５８】
比較に用いた従来例におけるベース領域の不純物濃度分布を図１４に示す。この従来例のベース領域のアクセプタ濃度は、一様に４×１０１９［ｃｍ−３］である。よって、ＰＢＥ＝ＰＢＣ＝４×１０１９［ｃｍ−３］である。
【００５９】
図３の直流電流・電圧特性から明らかなように、従来例では０．３［Ｖ］のオフセット電圧が発生しているのに対して、本発明の第１実施形態ではオフセット電圧が完全に抑制されてゼロとなっている。
【００６０】
以上説明したように、本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、ベース領域３のアクセプタ濃度分布をコレクタ領域５との接合部の近傍３ａのアクセプタ濃度ＰＢＣよりもエミッタ領域１との接合部の近傍３ｂのアクセプタ濃度ＰＢＥが低くなるように設定しているので、オフセット電圧を低減することができる。
【００６１】
さらに、本実施形態では、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥを２×１０１９［ｃｍ−３］、それ以外の高アクセプタ濃度部分３ａのアクセプタ濃度ＰＢＣを４×１０１９［ｃｍ−３］に設定して数式（４）の条件を満たしているので、エミッタ領域１からベース領域３に流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００６２】
なお、本実施形態では、エミッタ領域１とコレクタ領域５をいずれもｎ型ＩｎＧａＰにより形成したが、ベース領域３よりもバンドギャップが広ければよいので、ＡｌＡｓ，ＡｌＧａＡｓ，ＩｎＧａＡｌＰ，ＩｎＡｌＧａＡｓＰ等も使用可能である。また、ベース領域３にはＧａＡｓを用いたが、ＩｎＧａＡｓ，ＩｎＧａＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓＰ等でもよい。さらに、ベース領域３にＩｎＧａＡｓを用いた場合には、基板８に対して垂直な方向に沿ってＩｎ組成を傾斜させたものでもよい。
【００６３】
〔第２実施形態〕
次に、本発明の第２実施形態に係るヘテロ接合バイポーラ・トランジスタについて説明する。本実施形態は、第１実施形態と同等の構造（図２参照）において、ベース領域３に図４に示す不純物濃度分布を持たせたものである。
【００６４】
図４の不純物濃度分布においては、ベース領域３のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄａが１０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、残りの幅Ｄｂが７０［ｎｍ］の部分３ｂを２×１０１９［ｃｍ−３］に低下させている。本実施形態のベース領域３の不純物濃度分布においても、数式（４）の条件を満たしているので、エミッタ領域１からベース領域３に流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００６５】
〔第３実施形態〕
図５は、本発明の第３実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第１実施形態のそれと同じである。
【００６６】
図５では、ベース領域３のアクセプタ濃度が、ベース・コレクタ接合面の４×１０１９［ｃｍ−３］からベース・エミッタ接合面の２×１０１９［ｃｍ−３］まで徐々に減少していく分布となっている。この第３実施形態においても、第１実施形態の場合と同じ効果が得られる。
【００６７】
〔第４実施形態〕 図６は、本発明の第４実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第１実施形態のそれと同じである。
【００６８】
図６の不純物濃度分布においては、ベース領域３のアクセプタ濃度が、ベース・コレクタ接合面から幅Ｄａが１０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、ベース・エミッタ接合面から幅Ｄｂが１０［ｎｍ］の部分３ｂで２×１０１９［ｃｍ−３］とし、両者の間の部分３ｃでは第３実施形態の場合（図５参照）のように徐々に減少していく分布となっている。
【００６９】
この第４実施形態のように、ベース・コレクタ接合面とベース・エミッタ接合面の近傍だけを均一にドープした分布でも、第１実施形態の場合と同じ効果が得られる。
【００７０】
〔第５実施形態〕 図７は、本発明の第５実施形態に係るｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタの断面構造を示す。
【００７１】
本実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、図７に示すように、半導体基板２８の表面にｎ型のサブエミッタ領域２７が形成され、そのサブエミッタ領域２７の上にｎ型のエミッタ領域２５とエミッタ電極２６が形成されている。エミッタ電極２６は、エミッタ領域２５の全体を囲むように配置されている。
【００７２】
エミッタ領域２５の上には、ｐ型のベース領域２３が形成されている。ベース領域２３の大きさは、エミッタ領域２５のそれと同じである。
【００７３】
ベース領域２３の上には、ｎ型のコレクタ領域２１とベース電極２４が形成されている。ベース電極２４は、コレクタ領域２１の全体を囲むように配置されている。
【００７４】
コレクタ領域２１の上には、コレクタ・コンタクト２９と３０が積層形成されている。上位にあるコレクタ・コンタクト２９の上には、コレクタ電極２２が形成されている。
【００７５】
ｎ型コレクタ領域２１を形成する半導体材料は、ｐ型ベース領域２３を形成する半導体材料よりも広いバンドギャップを持っており、コレクタ領域２１とベース領域２３との接合（コレクタ・ベース接合）は、へテロ接合となっている。ｎ型エミッタ領域２５を形成する半導体材料も、ｐ型ベース領域２３を形成する半導体材料よりも広いバンドギャップを持っており、エミッタ領域２５とベース領域２３との接合（エミッタ・コレクタ接合）も、へテロ接合となっている。
【００７６】
また、半導体基板２８上にエミッタ領域２５、ベース領域２３、コレクタ領域２１がこの順に積層されているので、コレクタ領域２１がエミッタ領域２５よりも上位に位置している。よって、このバイポーラ・トランジスタは、コレクタトップ型の構造を持つ。
【００７７】
ｐ型ベース領域２３の不純物（アクセプタ）濃度の分布は、ベース・コレクタ接合の近傍に比べてエミッタ・ベース接合の近傍の方が高く設定されている（図８を参照）。
【００７８】
以上の構成を持つ第５実施形態のｎｐｎ型バイポーラ・トランジスタの構成を、より具体的に説明すると、次の通りである。
【００７９】
コレクタ・コンタクト領域２９は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。コレクタ・コンタクト領域３０は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。ｎ型コレクタ領域２１は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は４０［ｎｍ］としてある。ｎ型エミッタ領域２５は、ドーピング量が５×１０１５［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は８００［ｎｍ］としてある。ｎ型サブエミッタ領域２７は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成してある。ｐ型ベース領域２３は、ｐ型ＧａＡｓ層により形成し、その層厚は８０［ｎｍ］としてある。エミッタ・ベース接合の面積ＳＢＥは２４０［μｍ２］、ベース・コレクタ接合の面積ＳＢＣは１２０［μｍ２］としてある。
【００８０】
図８は、図７のＢ−Ｂ線に沿った断面についてベース領域２３の不純物濃度分布を示す。図８において、縦軸はアクセプタ濃度であり、横軸はエピタキシャル層の積層方向（基板２８に垂直な方向）の距離である。図８では、右側にコレクタ領域２１があり、左側にエミッタ領域２５がある。
【００８１】
図８に示すように、ベース領域２３内のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄｂ’が１０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、残りの幅Ｄａ’が７０［ｎｍ］の部分２３ａでは４×１０１９［ｃｍ−３］に増やしてある。このため、第５実施形態におけるベース領域２３のアクセプタ濃度分布は、エミッタ領域２１との接合部（ベース・エミッタ接合）近傍のアクセプタ濃度がコレクタ領域２５との接合部（ベース・コレクタ接合）近傍のアクセプタ濃度より高くなっている。
【００８２】
ここで、ベース領域２３の低アクセプタ濃度部分２３ｂ幅Ｄｂ’は任意であるが、ベース領域２３の高アクセプタ濃度部分２３ａの幅Ｄａ’は、ベース・エミッタ間電圧ＶＢＥが０［Ｖ］のときにベース領域２３の内部に生成される空乏層の幅よりも大きくするのがよい。当該空乏層よりも小さいと、所望の電流抑制効果が得られないからである。本実施形態では、幅Ｄａ’を７０［ｎｍ］としているので、当該空乏層の幅よりも十分広くなっている。
【００８３】
以上の構成を持つ第５実施形態のヘテロ接合バイポーラトランジスタにおいて、オフセット電圧が低減される理由は、第１実施形態において述べたのと同じであるから、その説明は省略する。
【００８４】
本実施形態では、ベース・コレクタ接合面積ＳＢＣのエミッタ・ベース接合面積ＳＢＥに対する比が０．５で、１以下である（ＳＢＣ／ＳＢＥ＝０．５＜１）ので、オフセット電圧を抑制するには、数式（４）から、ベース領域３の部分３ａ’でのアクセプタ濃度ＰＢＥを部分３ｂ’でのアクセプタ濃度ＰＢＣよりも高く設定すればよい。本実施形態では、図８に示したように、ベース領域２３の不純物濃度分布は、ベース・コレクタ接合面側と比較して、ベース・エミッタ接合面側の方が高くなっており、オフセット電圧を抑制することができる。また、ベース領域２３の部分２３ａのアクセプタ濃度ＰＢＥ＝４×１０１９［ｃｍ−３］、ベース領域２３の部分２３ｂのアクセプタ濃度ＰＢＣ＝２×１０１９［ｃｍ−３］であるので、ＰＢＥ＝ＰＢＣ×（ＳＢＣ／ＳＢＥ）＝０．５ＰＢＣとなって、数式（４）の条件を満たしている。よって、オフセット電圧は完全に無くなる。
【００８５】
〔第６実施形態〕
図９は、本発明の第６実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００８６】
図９の不純物濃度分布においては、ベース領域２３のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄｂ’が７０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、残りの幅Ｄａ’が１０［ｎｍ］の部分２３ａでは４×１０１９［ｃｍ−３］に増加させている。本実施形態のベース領域２３の不純物濃度分布においても、数式（４）の条件を満たしているので、エミッタ領域２１からベース領域２３に流れる電流ＩＢＥとコレクタ領域２５からベース領域２３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００８７】
〔第７実施形態〕
図１０は、本発明の第７実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００８８】
図１０では、ベース領域２３のアクセプタ濃度が、ベース・コレクタ接合面の２×１０１９［ｃｍ−３］からベース・エミッタ接合面の４×１０１９［ｃｍ−３］まで徐々に増加していく分布となっている。この第７実施形態においても、第５実施形態の場合と同じ効果が得られる。
【００８９】
〔第８実施形態〕
図１１は、本発明の第８実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００９０】
図１１の不純物濃度分布においては、ベース領域２３のアクセプタ濃度が、ベース・コレクタ接合面から幅Ｄｂ’が１０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、ベース・エミッタ接合面から幅Ｄａ’が１０［ｎｍ］の部分２３ａで４×１０１９［ｃｍ−３］とし、両者の間の部分２３ｃでは第７実施形態の場合（図１０参照）のように徐々に増加していく分布となっている。
【００９１】
この第８実施形態のように、ベース・コレクタ接合面とベース・エミッタ接合面の近傍だけを均一にドープした分布でも、第５実施形態の場合と同じ効果が得られる。
【００９２】
〔変形例〕 上述した第１〜第８の実施形態では、ｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタとしているが、本発明はこれに限定されず、ｐｎｐ型のダブルヘテロ接合バイポーラトランジスタへの適用も可能であることは言うまでもない。
【００９３】
【発明の効果】
以上説明したように、本発明のダブルヘテロ接合バイポーラ・トランジスタによれば、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧をほぼ完全に無くし、もって効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図２】本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタの構造を示す断面図である。
【図３】本発明と従来例におけるβモードの直流電流・電圧特性を示す説明図である。
【図４】本発明の第２実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図５】本発明の第３実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図６】本発明の第４実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図７】本発明の第５実施形態のダブルヘテロ接合バイポーラ・トランジスタの構造を示す断面図である。
【図８】本発明の第５実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図９】本発明の第６実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１０】本発明の第７実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１１】本発明の第８実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１２】第２従来例のベース領域、コレクタ領域およびサブコレクタ領域にわたるエネルギー分布を示す説明図である。
【図１３】第３従来例のベース領域、コレクタ領域およびサブコレクタ領域にわたるエネルギー分布を示す説明図である。
【図１４】従来のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【符号の説明】
１ エミッタ領域
２ エミッタ電極
３ ベース領域
３ａ ベース領域の高アクセプタ濃度部
３ｂ ベース領域の低アクセプタ濃度部
３ｃ ベース領域の中間アクセプタ濃度部
４ ベース電極
５ コレクタ領域
６ コレクタ電極
７ サブコレクタ領域
８ 半導体基板
９，１０ エミッタ・コンタクト
２１ コレクタ領域
２２ コレクタ電極
２３ ベース領域
２３ａ ベース領域の高アクセプタ濃度部
２３ｂ ベース領域の低アクセプタ濃度部
２３ｃ ベース領域の中間アクセプタ濃度部
２４ ベース電極
２５ エミッタ領域
２６ エミッタ電極
２７ サブエミッタ領域
２８ 半導体基板
【発明の属する技術分野】
本発明は、ダブルヘテロ接合バイポーラ・トランジスタに関し、さらに言えば、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧を完全に無くし、もって効率を向上させることができるダブルヘテロ接合バイポーラ・トランジスタに関する。
【０００２】
【従来の技術】
一般に、ｎｐｎ型バイポーラ・トランジスタのエミッタ接地直流電流利得βは、再結合電流が少ない場合、ｐ型のベース領域からｎ型のエミッタ領域への正孔の逆注入量によって決まる。このため、エミッタ接地直流電流利得βは、エミッタ領域のｎ型不純物濃度とベース領域のｐ型不純物濃度の比に比例する。これに対し、当該トランジスタの最大発振周波数ｆｍａｘは、近似的にベース抵抗（これはベース領域のｐ型不純物濃度にほぼ逆比例する）の（１／２）乗に逆比例する。このことから、ベース領域のｐ型不純物濃度に関して、エミッタ接地直流電流利得βと最大発振周波数ｆｍａｘの間でトレードオフが生じる。
【０００３】
ヘテロ接合バイポーラ・トランジスタは、エミッタ・ベース接合をへテロ接合とすると共に、エミッタ領域のバンドギャップをベース領域のバンドギャップよりも広くすることにより、ベース領域の不純物濃度をエミッタ領域の不純物濃度より高くしても電流利得を稼げるようにしたものである。さらに、ベース領域の不純物濃度を高くすることによってベース抵抗の低減、ベース領域の薄層化、ベース走行時間の短縮が可能であるから、より高周波での動作ができるようになる。このため、ヘテロ接合バイポーラ・トランジスタは、マイクロ波帯からミリ波帯に至る広周波数帯域において発振、高出力増幅、広帯域増幅用として用いられており、その高い電流駆動能力から次世代高速通信用のスイッチング・デバイス、あるいは次世代高速移動体通信用のパワー・デバイスとして期待されている。
【０００４】
近年、パワー・デバイス用のヘテロ接合バイポーラ・トランジスタでは、効率を高めることが特に重要となってきているが、当該効率はトランジスタの直流電流・電圧特性において、コレクタ電流の立ち上がり特性を決めるオフセット電圧により制限されている。よって、当該効率を高めるためには、そのオフセット電圧を低減することが重要である。
【０００５】
エミッタ領域がコレクタ領域よりも上位に配置されたエミッタ・トップ型のヘテロ接合バイポーラ・トランジスタでは、オフセット電圧が生じるのは、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに、エミッタ領域からベース領域に流れる電流よりも、コレクタ領域からベース領域に流れる電流の方が大きいためである。したがって、コレクタ領域からベース領域に流れる電流を減らすことにより、オフセット電圧を低減することができるが、その目的達成のためには通常、ベース・コレクタ接合の面積を大きくしてエミッタ・ベース接合の面積に近付ける方法が採られる。これは、ベース電極の幅を狭める、ベース電極をエミッタ領域に近付けて配置する、といった手法により実現できる。以下、これらの手法を「第１従来例」という。
【０００６】
しかしながら、エミッタ・トップ型のヘテロ接合バイポーラ・トランジスタでは、ベース電極がベース領域の上に配置されるため、必然的にベース・コレクタ接合の面積がエミッタ・ベース接合の面積よりもベース電極の大きさに相当する分だけ大きくなる。このため、上記第１従来例に従ってエミッタ・ベース接合の面積をベース・コレクタ接合の面積に近付けようとしても限界がある。
【０００７】
上記第１従来例とは別の方法でコレクタ領域からベース領域に流れる電流を減らすための「第２従来例」として、図１２に示すように、コレクタ領域の内部に「伝導帯不連続」を形成する方法が開発・提案されている。この第２従来例は、例えば、「応用物理第６６巻、第２号、１９９７年、ｐ．１５６」に開示されている。図１２には、横軸をエピタキシャル層の積層方向の距離として、ベース領域、コレクタ領域およびサブコレクタ領域にわたる伝導帯のエネルギー分布を示している。
【０００８】
また、上記第１従来例とは別の方法でコレクタ領域からベース領域に流れる電流を減らすための「第３従来例」として、図１３に示すように、ベース領域とコレクタ領域の界面に「伝導帯不連続」を形成する方法も開発・提案されている。この第３従来例は、例えば、「Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７７（１０）、１９９５年、ｐ．５４３７」に開示されている。図１３には、横軸をエピタキシャル層の積層方向の距離として、ベース領域、コレクタ領域およびサブコレクタ領域にわたる伝導帯のエネルギー分布を示している。
【０００９】
図１２及び図１３に示した第２従来例および第３従来例では、「伝導帯不連続」が、コレクタ領域からベース領域へ伝導電子が流れ込むときのポテンシャル障壁となるため、コレクタ領域からベース領域へ流れる電流が抑制される。こうしてオフセット電圧が低減される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記第２従来例および第３従来例では、オフセット電圧の低減のために設けた「伝導帯不連続」が、トランジスタ動作時にコレクタ抵抗を増加させるので、直流電流・電圧特性における立ち上がり特性が悪化する。この立ち上がり特性の悪化は、当該トランジスタをパワーアンプとして使用したときに効率の低下を引き起こすから、効率向上のために行うオフセット電圧の低減が却って効率低下を引き起こす、ということになってしまう。よって、上記第２従来例および第３従来例においても、ヘテロ接合バイポーラ・トランジスタの効率向上には限界がある。
【００１１】
本発明は、このような事情に鑑みてなされたものであって、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧をほぼ完全に無くし、もって効率を向上させることができるダブルヘテロ接合バイポーラ・トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１） 上記目的を達成するために、本発明のダブルヘテロ接合バイポーラ・トランジスタは、
エミッタ領域およびコレクタ領域がベース領域よりも広いバンドギャップを持つと共に、エミッタ・ベース接合およびベース・コレクタ接合がヘテロ接合とされ、且つ前記エミッタ・ベース接合の面積と前記ベース・コレクタ接合の面積とが互いに異なるダブルヘテロ接合バイポーラ・トランジスタにおいて、
前記ベース・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベース接合の近傍の不純物濃度との比が、前記ベース・コレクタ接合の面積と前記エミッタ・ベース接合の面積との比にほぼ等しくなるように、前記ベース領域の不純物濃度分布が設定されていることを特徴とするものである。
【００１５】
（２） 本発明のダブルヘテロ接合バイポーラ・トランジスタでは、次のようにして本発明の目的が達成される。
【００１６】
まず、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに前記エミッタ領域から前記ベース領域に流れる電流は、前記ベース領域と前記エミッタ領域の接合（すなわちエミッタ・ベース接合）の面積に比例し、そのエミッタ・ベース接合の近傍における前記ベース領域の不純物濃度に反比例する関係にある。他方、前記コレクタ領域から前記ベース領域に流れる電流は、前記ベース領域と前記コレクタ領域の接合（すなわちベース・コレクタ接合）の面積に比例し、そのベース・コレクタ接合の近傍における前記ベース領域の不純物濃度に反比例する関係にある。
【００１７】
上述のように、オフセット電圧は、エミッタ・コレクタ間電圧が０［Ｖ］近傍にあるときに前記エミッタ領域から前記ベース領域に流れる電流と、前記コレクタ領域から前記ベース領域に流れる電流との間に差があるために生じる。よって、このオフセット電圧を完全に無くすには、前記エミッタ領域から前記ベース領域に流れる電流と前記コレクタ領域から前記ベース領域に流れる電流とを等しくして、これらが互いに打ち消されるようにすればよい。
【００１８】
そこで、本発明のダブルヘテロ接合バイポーラ・トランジスタのように、前記ベース・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベース接合の近傍の不純物濃度との比が、前記ベース・コレクタ接合の面積と前記エミッタ・ベース接合の面積との比にほぼ等しくなるように、前記ベース領域の不純物濃度分布を設定する。こうすることにより、上記の二つの電流がほぼ等しくなり、その結果、オフセット電圧をほぼ完全に無くすことができる。
【００１９】
（３）本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記エミッタ領域が前記コレクタ領域よりも上位に配置されたエミッタトップ型とする場合は、前記エミッタ・ベース接合の面積を前記ベース・コレクタ接合の面積よりも小さくするのが好ましい。この場合、前記ベース領域の不純物濃度分布が、前記ベース・コレクタ接合の近傍に比べて前記エミッタ・ベース接合の近傍の方が低くなるため、前記エミッタ領域から前記ベース領域に流れる電流を増加させて前記コレクタ領域から前記ベース領域に流れる電流にほぼ等しくすることができる。こうして、オフセット電圧をほぼ完全に無くすことができる。
【００２０】
（４）本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記コレクタ領域が前記エミッタ領域よりも上位に配置されたコレクタトップ型とする場合は、前記ベース・コレクタ接合の面積を前記エミッタ・ベース接合の面積よりも小さくするのが好ましい。この場合、前記ベース領域の不純物濃度分布が、前記ベース・コレクタ接合の近傍に比べて前記エミッタ・ベース接合の近傍の方が高くなるため、前記エミッタ領域から前記ベース領域に流れる電流を増加させて前記コレクタ領域から前記ベース領域に流れる電流にほぼ等しくすることができる。こうして、オフセット電圧をほぼ完全に無くすことができる。
【００２１】
（５）なお、本発明のダブルヘテロ接合バイポーラ・トランジスタでは、上述した第２従来例と第３従来例のような「伝導帯不連続」を生成しないので、直流電流・電圧特性における立ち上がり特性を悪化させることがない。
【００２３】
（６） 本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記エミッタ領域が前記コレクタ領域よりも上位に配置されたエミッタトップ型とする場合、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が低い部分の幅は、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きくするのが望ましい。
【００２５】
本発明のダブルヘテロ接合バイポーラ・トランジスタを、前記コレクタ領域が前記エミッタ領域よりも上位に配置されたコレクタトップ型とする場合、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が高い部分の幅は、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きくするのが望ましい。
【００２６】
（７） なお、特開平５−１２９３１５号公報には、順方向動作型（またはラテラル型）のホモ接合バイポーラ・トランジスタにおいて、ベース領域内のコレクタ領域側の不純物濃度をエミッタ領域側の不純物濃度よりも高くすることにより、高速動作を図ったものが開示されている。当該公報の第２実施例では、擬似ヘテロ接合バイポーラ・トランジスタへの適用も示されている。しかし、これらのバイポーラ・トランジスタの構造は、あくまでホモ接合の範疇を越えるものではなく、本発明のダブルヘテロ接合バイポーラ・トランジスタとは構造と目的が全く異なっている。
【００２７】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。
【００２８】
〔第１実施形態〕
図２は、本発明の第１実施形態に係るｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタの断面構造を示す。
【００２９】
本実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、図２に示すように、半導体基板８の表面にｎ型のサブコレクタ領域７が形成され、そのサブコレクタ領域７の上にｎ型のコレクタ領域５とコレクタ電極６が形成されている。コレクタ電極６は、コレクタ領域５の全体を囲むように配置されている。
【００３０】
コレクタ領域５の上には、ｐ型のベース領域３が形成されている。ベース領域３の大きさは、コレクタ領域５のそれと同じである。
【００３１】
ベース領域３の上には、ｎ型のエミッタ領域１とベース電極４が形成されている。ベース電極４は、エミッタ領域１の全体を囲むように配置されている。
【００３２】
エミッタ領域１の上には、エミッタ・コンタクト９と１０が積層形成されている。上位にあるエミッタ・コンタクト９の上には、エミッタ電極２が形成されている。
【００３３】
ｎ型エミッタ領域１を形成する半導体材料は、ｐ型ベース領域３を形成する半導体材料よりも広いバンドギャップを持っており、エミッタ領域１とベース領域３との接合（エミッタ・ベース接合）は、へテロ接合となっている。ｎ型コレクタ領域５を形成する半導体材料も、ｐ型ベース領域３を形成する半導体材料よりも広いバンドギャップを持っており、コレクタ領域５とベース領域３との接合（ベース・コレクタ接合）も、へテロ接合となっている。
【００３４】
また、半導体基板８上にコレクタ領域５、ベース領域３、エミッタ領域１がこの順に積層されているので、エミッタ領域１がコレクタ領域５よりも上位に位置している。よって、このバイポーラ・トランジスタは、エミッタトップ型の構造を持つ。
【００３５】
ｐ型ベース領域３の不純物（アクセプタ）濃度の分布は、ベース・コレクタ接合の近傍に比べてエミッタ・ベース接合の近傍の方が低く設定されている（図１を参照）。
【００３６】
以上の構成のバイポーラ・トランジスタは、サブコレクタ領域７とコレクタ領域５、ベース領域３、エミッタ領域１の形成時に、良く知られた有機金属分子線エピタキシャル法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｍｏｌｅｃｕｌａｒ−Ｂｅａｍ Ｅｐｉｔａｘｙ，ＭＯＭＢＥ法）等の結晶成長法を用いて容易に製造できる。また、ベース領域３の所望の不純物（アクセプタ）濃度分布は、ベース領域３としての半導体結晶を成長させるに際して添加する不純物（アクセプタ）の量を適当に調整することにより、容易に実現することができる。よってそれらについての詳細な説明は省略する。
【００３７】
以上の構成を持つ第１実施形態のｎｐｎ型バイポーラ・トランジスタの構成を、より具体的に説明すると、次の通りである。
【００３８】
エミッタ・コンタクト領域９は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。エミッタ・コンタクト領域１０は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。ｎ型エミッタ領域１は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は４０［ｎｍ］としてある。ｎ型コレクタ領域５は、ドーピング量が５×１０１５［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は８００［ｎｍ］としてある。ｎ型サブコレクタ領域７は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成してある。ｐ型ベース領域３は、ｐ型ＧａＡｓ層により形成し、その層厚は８０［ｎｍ］としてある。エミッタ・ベース接合の面積ＳＢＥは１２０［μｍ２］、ベース・コレクタ接合の面積ＳＢＣは２４０［μｍ２］としてある。
【００３９】
図１は、図２のＡ−Ａ線に沿った断面についてベース領域３の不純物濃度分布を示す。図１において、縦軸はアクセプタ濃度であり、横軸はエピタキシャル層の積層方向（基板８に垂直な方向）の距離である。図１では、左側にコレクタ領域５があり、右側にエミッタ領域１がある。
【００４０】
図１に示すように、ベース領域３内のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄａが７０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、残りの幅Ｄｂが１０［ｎｍ］の部分３ｂでは２×１０１９［ｃｍ−３］に減らしてある。このため、第１実施形態におけるベース領域３のアクセプタ濃度分布は、エミッタ領域１との接合部（ベース・エミッタ接合）近傍のアクセプタ濃度がコレクタ領域５との接合部（ベース・コレクタ接合）近傍のアクセプタ濃度より低くなっている。
【００４１】
ここで、ベース領域３の高アクセプタ濃度部分３ａの幅Ｄａは任意であるが、ベース領域３の低アクセプタ濃度部分３ｂの幅Ｄｂは、ベース・エミッタ間電圧ＶＢＥが０［Ｖ］のときにベース領域３の内部に生成される空乏層の幅よりも大きくするのがよい。当該空乏層よりも小さいと、所望の電流抑制効果が得られないからである。本実施形態では、幅Ｄｂを１０［ｎｍ］としているので、当該空乏層の幅よりも十分広くなっている。
【００４２】
次に、以上の構成を持つ第１実施形態のヘテロ接合バイポーラトランジスタにおいて、オフセット電圧が低減される理由について説明する。
【００４３】
ベース領域３の内部のエミッタ領域１との接合部（エミッタ・ベース接合）の近傍にある低アクセプタ濃度部分３ｂは、コレクタ・エミッタ間電圧ＶＣＥが０［Ｖ］のときにエミッタ領域１からベース領域３へ流れる電流を増加させる。エミッタ領域１からベース領域３へ流れる電流ＩＢＥは、次の数式（１）で示される。
【００４４】
【数１】
【００４５】
エミッタ・ベース接合の飽和電流密度ＪＯＢＥは、次の数式（２）で与えられる。
【００４６】
【数２】
【００４７】
数式（２）より、エミッタ・ベース接合の飽和電流密度ＪＯＢＥは、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥに逆比例することが分かる。そこで、数式（１）と数式（２）より、エミッタ領域１からベース領域３へ流れる電流ＩＢＥを増加させるには、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥを減少させればよいことが分かる。
【００４８】
ここで、第１実施形態のトランジスタのオフセット電圧は、エミッタ領域１からベース領域３へ注入される電流ＩＢＥが、コレクタ領域５からベース領域３へ注入される電流ＩＢＣよりも多いときに、トータルのコレクタ電流がマイナスになるために生じるものであるから、オフセット電圧を完全に無くすためには、コレクタ・エミッタ間電圧ＶＣＥが０［Ｖ］のときに、エミッタ領域１からベース領域３へ流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなればよい。すなわち、ＶＣＥ＝０のときに、ＩＢＥ＝ＩＢＣが成立すればよい。
【００４９】
ここで、コレクタ領域５からベース領域３に流れる電流ＩＢＣは、エミッタ領域１からベース領域３へ流れる電流ＩＢＥと同様に、次の数式（３）で示される。
【００５０】
【数３】
【００５１】
第１実施形態のトランジスタは、ダブルへテロ接合を持っているため、価電子帯不連続によりホール・バリアが生じてホールによる電流はほとんど流れない。このため、数式（１）および数式（３）において、ホールによる電流成分は無視している。
【００５２】
したがって、上記の数式（１）、（２）および（３）と、ＩＢＥ＝ＩＢＣという条件から、オフセット電圧を完全に０［Ｖ］にする条件は、次の数式（４）で与えられる。
【００５３】
【数４】
【００５４】
ところで、第１実施形態のトランジスタは、図２に示すように、コレクタ領域５、ベース領域３、エミッタ領域１がこの順に積まれたエミッタトップ型構造を持つので、ベース領域３上に形成されるベース電極４の面積に相当する分、エミッタ・ベース接合面積ＳＢＥがベース・コレクタ接合面積ＳＢＣよりも小さくなる。その結果、コレクタ領域５からベース領域３に流れる電流ＩＢＣと比較して、エミッタ領域１からベース領域３に流れる電流ＩＢＥの方が必然的に小さく（つまりＩＢＣ＞ＩＢＥ）なって、オフセット電圧が生じる。
【００５５】
本実施形態では、エミッタ・ベース接合面積ＳＢＥのベース・コレクタ接合面積ＳＢＣに対する比が０．５で、１以下である（ＳＢＥ／ＳＢＣ＝０．５＜１）ので、オフセット電圧を抑制するには、式（４）から、ベース領域３の部分３ａでのアクセプタ濃度ＰＢＥを部分３ｂでのアクセプタ濃度ＰＢＣよりも低く設定すればよい。本実施形態では、図１に示したように、ベース領域３の不純物濃度分布は、ベース・コレクタ接合側と比較して、ベース・エミッタ接合面側の方が低くなっており、オフセット電圧を抑制することができる。また、ベース領域３の部分３ａのアクセプタ濃度ＰＢＥ＝２×１０１９［ｃｍ−３］、ベース領域３の部分３ｂのアクセプタ濃度ＰＢＣ＝４×１０１９［ｃｍ−３］であるので、ＰＢＥ＝ＰＢＣ×（ＳＢＥ／ＳＢＣ）＝０．５ＰＢＣとなって、数式（４）の条件を満たしている。よって、オフセット電圧は完全に無くなる。
【００５６】
図３は、本発明の効果を確認するために発明者が行った試験の結果である。図３は、本発明の第１実施形態と従来例におけるβモードの直流電流・電圧特性を併せて示しており、第１実施形態の結果を実線で、従来例の結果を点線で示している。
【００５７】
図３において、横軸はコレクタ・エミッタ間電圧ＶＣＥを、縦軸はコレクタ電流ＩＣをそれぞれ示す。エミッタサイズＳＥは１２０［μｍ２］であり、ベース電流ＩＢを３０［μＡ］ステップで２４０［μＡ］まで変化させている。
【００５８】
比較に用いた従来例におけるベース領域の不純物濃度分布を図１４に示す。この従来例のベース領域のアクセプタ濃度は、一様に４×１０１９［ｃｍ−３］である。よって、ＰＢＥ＝ＰＢＣ＝４×１０１９［ｃｍ−３］である。
【００５９】
図３の直流電流・電圧特性から明らかなように、従来例では０．３［Ｖ］のオフセット電圧が発生しているのに対して、本発明の第１実施形態ではオフセット電圧が完全に抑制されてゼロとなっている。
【００６０】
以上説明したように、本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、ベース領域３のアクセプタ濃度分布をコレクタ領域５との接合部の近傍３ａのアクセプタ濃度ＰＢＣよりもエミッタ領域１との接合部の近傍３ｂのアクセプタ濃度ＰＢＥが低くなるように設定しているので、オフセット電圧を低減することができる。
【００６１】
さらに、本実施形態では、ベース領域３の低アクセプタ濃度部分３ｂのアクセプタ濃度ＰＢＥを２×１０１９［ｃｍ−３］、それ以外の高アクセプタ濃度部分３ａのアクセプタ濃度ＰＢＣを４×１０１９［ｃｍ−３］に設定して数式（４）の条件を満たしているので、エミッタ領域１からベース領域３に流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００６２】
なお、本実施形態では、エミッタ領域１とコレクタ領域５をいずれもｎ型ＩｎＧａＰにより形成したが、ベース領域３よりもバンドギャップが広ければよいので、ＡｌＡｓ，ＡｌＧａＡｓ，ＩｎＧａＡｌＰ，ＩｎＡｌＧａＡｓＰ等も使用可能である。また、ベース領域３にはＧａＡｓを用いたが、ＩｎＧａＡｓ，ＩｎＧａＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓＰ等でもよい。さらに、ベース領域３にＩｎＧａＡｓを用いた場合には、基板８に対して垂直な方向に沿ってＩｎ組成を傾斜させたものでもよい。
【００６３】
〔第２実施形態〕
次に、本発明の第２実施形態に係るヘテロ接合バイポーラ・トランジスタについて説明する。本実施形態は、第１実施形態と同等の構造（図２参照）において、ベース領域３に図４に示す不純物濃度分布を持たせたものである。
【００６４】
図４の不純物濃度分布においては、ベース領域３のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄａが１０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、残りの幅Ｄｂが７０［ｎｍ］の部分３ｂを２×１０１９［ｃｍ−３］に低下させている。本実施形態のベース領域３の不純物濃度分布においても、数式（４）の条件を満たしているので、エミッタ領域１からベース領域３に流れる電流ＩＢＥとコレクタ領域５からベース領域３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００６５】
〔第３実施形態〕
図５は、本発明の第３実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第１実施形態のそれと同じである。
【００６６】
図５では、ベース領域３のアクセプタ濃度が、ベース・コレクタ接合面の４×１０１９［ｃｍ−３］からベース・エミッタ接合面の２×１０１９［ｃｍ−３］まで徐々に減少していく分布となっている。この第３実施形態においても、第１実施形態の場合と同じ効果が得られる。
【００６７】
〔第４実施形態〕 図６は、本発明の第４実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第１実施形態のそれと同じである。
【００６８】
図６の不純物濃度分布においては、ベース領域３のアクセプタ濃度が、ベース・コレクタ接合面から幅Ｄａが１０［ｎｍ］の部分３ａで４×１０１９［ｃｍ−３］とし、ベース・エミッタ接合面から幅Ｄｂが１０［ｎｍ］の部分３ｂで２×１０１９［ｃｍ−３］とし、両者の間の部分３ｃでは第３実施形態の場合（図５参照）のように徐々に減少していく分布となっている。
【００６９】
この第４実施形態のように、ベース・コレクタ接合面とベース・エミッタ接合面の近傍だけを均一にドープした分布でも、第１実施形態の場合と同じ効果が得られる。
【００７０】
〔第５実施形態〕 図７は、本発明の第５実施形態に係るｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタの断面構造を示す。
【００７１】
本実施形態のダブルヘテロ接合バイポーラ・トランジスタでは、図７に示すように、半導体基板２８の表面にｎ型のサブエミッタ領域２７が形成され、そのサブエミッタ領域２７の上にｎ型のエミッタ領域２５とエミッタ電極２６が形成されている。エミッタ電極２６は、エミッタ領域２５の全体を囲むように配置されている。
【００７２】
エミッタ領域２５の上には、ｐ型のベース領域２３が形成されている。ベース領域２３の大きさは、エミッタ領域２５のそれと同じである。
【００７３】
ベース領域２３の上には、ｎ型のコレクタ領域２１とベース電極２４が形成されている。ベース電極２４は、コレクタ領域２１の全体を囲むように配置されている。
【００７４】
コレクタ領域２１の上には、コレクタ・コンタクト２９と３０が積層形成されている。上位にあるコレクタ・コンタクト２９の上には、コレクタ電極２２が形成されている。
【００７５】
ｎ型コレクタ領域２１を形成する半導体材料は、ｐ型ベース領域２３を形成する半導体材料よりも広いバンドギャップを持っており、コレクタ領域２１とベース領域２３との接合（コレクタ・ベース接合）は、へテロ接合となっている。ｎ型エミッタ領域２５を形成する半導体材料も、ｐ型ベース領域２３を形成する半導体材料よりも広いバンドギャップを持っており、エミッタ領域２５とベース領域２３との接合（エミッタ・コレクタ接合）も、へテロ接合となっている。
【００７６】
また、半導体基板２８上にエミッタ領域２５、ベース領域２３、コレクタ領域２１がこの順に積層されているので、コレクタ領域２１がエミッタ領域２５よりも上位に位置している。よって、このバイポーラ・トランジスタは、コレクタトップ型の構造を持つ。
【００７７】
ｐ型ベース領域２３の不純物（アクセプタ）濃度の分布は、ベース・コレクタ接合の近傍に比べてエミッタ・ベース接合の近傍の方が高く設定されている（図８を参照）。
【００７８】
以上の構成を持つ第５実施形態のｎｐｎ型バイポーラ・トランジスタの構成を、より具体的に説明すると、次の通りである。
【００７９】
コレクタ・コンタクト領域２９は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。コレクタ・コンタクト領域３０は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＧａＡｓ層により形成してある。ｎ型コレクタ領域２１は、ドーピング量が３×１０１７［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は４０［ｎｍ］としてある。ｎ型エミッタ領域２５は、ドーピング量が５×１０１５［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成し、層厚は８００［ｎｍ］としてある。ｎ型サブエミッタ領域２７は、ドーピング量が３×１０１８［ｃｍ−３］のｎ型ＩｎＧａＰ層により形成してある。ｐ型ベース領域２３は、ｐ型ＧａＡｓ層により形成し、その層厚は８０［ｎｍ］としてある。エミッタ・ベース接合の面積ＳＢＥは２４０［μｍ２］、ベース・コレクタ接合の面積ＳＢＣは１２０［μｍ２］としてある。
【００８０】
図８は、図７のＢ−Ｂ線に沿った断面についてベース領域２３の不純物濃度分布を示す。図８において、縦軸はアクセプタ濃度であり、横軸はエピタキシャル層の積層方向（基板２８に垂直な方向）の距離である。図８では、右側にコレクタ領域２１があり、左側にエミッタ領域２５がある。
【００８１】
図８に示すように、ベース領域２３内のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄｂ’が１０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、残りの幅Ｄａ’が７０［ｎｍ］の部分２３ａでは４×１０１９［ｃｍ−３］に増やしてある。このため、第５実施形態におけるベース領域２３のアクセプタ濃度分布は、エミッタ領域２１との接合部（ベース・エミッタ接合）近傍のアクセプタ濃度がコレクタ領域２５との接合部（ベース・コレクタ接合）近傍のアクセプタ濃度より高くなっている。
【００８２】
ここで、ベース領域２３の低アクセプタ濃度部分２３ｂ幅Ｄｂ’は任意であるが、ベース領域２３の高アクセプタ濃度部分２３ａの幅Ｄａ’は、ベース・エミッタ間電圧ＶＢＥが０［Ｖ］のときにベース領域２３の内部に生成される空乏層の幅よりも大きくするのがよい。当該空乏層よりも小さいと、所望の電流抑制効果が得られないからである。本実施形態では、幅Ｄａ’を７０［ｎｍ］としているので、当該空乏層の幅よりも十分広くなっている。
【００８３】
以上の構成を持つ第５実施形態のヘテロ接合バイポーラトランジスタにおいて、オフセット電圧が低減される理由は、第１実施形態において述べたのと同じであるから、その説明は省略する。
【００８４】
本実施形態では、ベース・コレクタ接合面積ＳＢＣのエミッタ・ベース接合面積ＳＢＥに対する比が０．５で、１以下である（ＳＢＣ／ＳＢＥ＝０．５＜１）ので、オフセット電圧を抑制するには、数式（４）から、ベース領域３の部分３ａ’でのアクセプタ濃度ＰＢＥを部分３ｂ’でのアクセプタ濃度ＰＢＣよりも高く設定すればよい。本実施形態では、図８に示したように、ベース領域２３の不純物濃度分布は、ベース・コレクタ接合面側と比較して、ベース・エミッタ接合面側の方が高くなっており、オフセット電圧を抑制することができる。また、ベース領域２３の部分２３ａのアクセプタ濃度ＰＢＥ＝４×１０１９［ｃｍ−３］、ベース領域２３の部分２３ｂのアクセプタ濃度ＰＢＣ＝２×１０１９［ｃｍ−３］であるので、ＰＢＥ＝ＰＢＣ×（ＳＢＣ／ＳＢＥ）＝０．５ＰＢＣとなって、数式（４）の条件を満たしている。よって、オフセット電圧は完全に無くなる。
【００８５】
〔第６実施形態〕
図９は、本発明の第６実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００８６】
図９の不純物濃度分布においては、ベース領域２３のアクセプタ濃度は、ベース・コレクタ接合面から幅Ｄｂ’が７０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、残りの幅Ｄａ’が１０［ｎｍ］の部分２３ａでは４×１０１９［ｃｍ−３］に増加させている。本実施形態のベース領域２３の不純物濃度分布においても、数式（４）の条件を満たしているので、エミッタ領域２１からベース領域２３に流れる電流ＩＢＥとコレクタ領域２５からベース領域２３に流れる電流ＩＢＣとが等しくなり、その結果、オフセット電圧を完全に無くすことができる。つまり、従来のように直流電流・電圧特性における立ち上がり特性を悪化させることなく、オフセット電圧を完全に無くすことができ、もって当該トランジスタの動作効率を向上させることができる。
【００８７】
〔第７実施形態〕
図１０は、本発明の第７実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００８８】
図１０では、ベース領域２３のアクセプタ濃度が、ベース・コレクタ接合面の２×１０１９［ｃｍ−３］からベース・エミッタ接合面の４×１０１９［ｃｍ−３］まで徐々に増加していく分布となっている。この第７実施形態においても、第５実施形態の場合と同じ効果が得られる。
【００８９】
〔第８実施形態〕
図１１は、本発明の第８実施形態に係るヘテロ接合バイポーラ・トランジスタのベース領域２３に使用された不純物濃度分布を示す。当該トランジスタの構造は、第５実施形態のそれと同じである。
【００９０】
図１１の不純物濃度分布においては、ベース領域２３のアクセプタ濃度が、ベース・コレクタ接合面から幅Ｄｂ’が１０［ｎｍ］の部分２３ｂで２×１０１９［ｃｍ−３］とし、ベース・エミッタ接合面から幅Ｄａ’が１０［ｎｍ］の部分２３ａで４×１０１９［ｃｍ−３］とし、両者の間の部分２３ｃでは第７実施形態の場合（図１０参照）のように徐々に増加していく分布となっている。
【００９１】
この第８実施形態のように、ベース・コレクタ接合面とベース・エミッタ接合面の近傍だけを均一にドープした分布でも、第５実施形態の場合と同じ効果が得られる。
【００９２】
〔変形例〕 上述した第１〜第８の実施形態では、ｎｐｎ型のダブルヘテロ接合バイポーラ・トランジスタとしているが、本発明はこれに限定されず、ｐｎｐ型のダブルヘテロ接合バイポーラトランジスタへの適用も可能であることは言うまでもない。
【００９３】
【発明の効果】
以上説明したように、本発明のダブルヘテロ接合バイポーラ・トランジスタによれば、直流電流・電圧特性における立ち上がり特性を悪化させることなくオフセット電圧をほぼ完全に無くし、もって効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図２】本発明の第１実施形態のダブルヘテロ接合バイポーラ・トランジスタの構造を示す断面図である。
【図３】本発明と従来例におけるβモードの直流電流・電圧特性を示す説明図である。
【図４】本発明の第２実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図５】本発明の第３実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図６】本発明の第４実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図７】本発明の第５実施形態のダブルヘテロ接合バイポーラ・トランジスタの構造を示す断面図である。
【図８】本発明の第５実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図９】本発明の第６実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１０】本発明の第７実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１１】本発明の第８実施形態のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【図１２】第２従来例のベース領域、コレクタ領域およびサブコレクタ領域にわたるエネルギー分布を示す説明図である。
【図１３】第３従来例のベース領域、コレクタ領域およびサブコレクタ領域にわたるエネルギー分布を示す説明図である。
【図１４】従来のダブルヘテロ接合バイポーラ・トランジスタにおけるベース領域の不純物濃度分布を示す説明図である。
【符号の説明】
１ エミッタ領域
２ エミッタ電極
３ ベース領域
３ａ ベース領域の高アクセプタ濃度部
３ｂ ベース領域の低アクセプタ濃度部
３ｃ ベース領域の中間アクセプタ濃度部
４ ベース電極
５ コレクタ領域
６ コレクタ電極
７ サブコレクタ領域
８ 半導体基板
９，１０ エミッタ・コンタクト
２１ コレクタ領域
２２ コレクタ電極
２３ ベース領域
２３ａ ベース領域の高アクセプタ濃度部
２３ｂ ベース領域の低アクセプタ濃度部
２３ｃ ベース領域の中間アクセプタ濃度部
２４ ベース電極
２５ エミッタ領域
２６ エミッタ電極
２７ サブエミッタ領域
２８ 半導体基板
Claims (7)
- エミッタ領域およびコレクタ領域がベース領域よりも広いバンドギャップを持つと共に、エミッタ・ベース接合およびベース・コレクタ接合がヘテロ接合とされ、且つ前記エミッタ・ベース接合の面積と前記ベース・コレクタ接合の面積とが互いに異なるダブルヘテロ接合バイポーラ・トランジスタにおいて、
前記ベース・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベース接合の近傍の不純物濃度との比が、前記ベース・コレクタ接合の面積と前記エミッタ・ベース接合の面積との比にほぼ等しくなるように、前記ベース領域の不純物濃度分布が設定されていることを特徴とするダブルヘテロ接合バイポーラ・トランジスタ。 - 前記エミッタ領域が前記コレクタ領域よりも上位に配置され、前記エミッタ・ベース接合の面積が前記ベース・コレクタ接合の面積よりも小さいエミッタトップ型である請求項１に記載のダブルヘテロ接合バイポーラ・トランジスタ。
- 前記コレクタ領域が前記エミッタ領域よりも上位に配置され、前記ベース・コレクタ接合の面積が前記エミッタ・ベース接合の面積よりも小さいコレクタトップ型である請求項１に記載のダブルヘテロ接合バイポーラ・トランジスタ。
- 前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が低い部分の幅が、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きい請求項１または２に記載のダブルヘテロ接合バイポーラ・トランジスタ。
- 前記ベース領域が、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が低い部分に隣接して、前記ベース・コレクタ接合に向かって不純物濃度が徐々に増加する部分を含んでいる請求項１、２または４に記載のダブルヘテロ接合バイポーラ・トランジスタ。
- 前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が高い部分の幅が、ベース・エミッタ間電圧がゼロのときに前記ベース領域の内部に生成される空乏層の幅より大きい請求項１または３に記載のダブルヘテロ接合バイポーラ・トランジスタ。
- 前記ベース領域が、前記エミッタ・ベース接合の近傍にある前記ベース領域の不純物濃度が高い部分に隣接して、前記ベース・コレクタ接合に向かって不純物濃度が徐々に減少する部分を含んでいる請求項１、３または６に記載のダブルヘテロ接合バイポーラ・トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115890A JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115890A JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309128A JP2003309128A (ja) | 2003-10-31 |
| JP3629247B2 true JP3629247B2 (ja) | 2005-03-16 |
Family
ID=29396972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115890A Expired - Fee Related JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629247B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150531A (ja) | 2003-11-18 | 2005-06-09 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
| JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
| JP5565002B2 (ja) * | 2010-03-08 | 2014-08-06 | 富士通株式会社 | 半導体デバイス |
| JP6254046B2 (ja) * | 2014-05-26 | 2017-12-27 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP7403201B2 (ja) * | 2019-07-19 | 2023-12-22 | 信一郎 高谷 | 化合物半導体ヘテロ接合バイポーラトランジスタ |
-
2002
- 2002-04-18 JP JP2002115890A patent/JP3629247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309128A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| Kurishima et al. | Fabrication and characterization of high-performance InP/InGaAs double-heterojunction bipolar transistors | |
| JP3573737B2 (ja) | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 | |
| US7038250B2 (en) | Semiconductor device suited for a high frequency amplifier | |
| TWI643337B (zh) | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 | |
| US6563145B1 (en) | Methods and apparatus for a composite collector double heterojunction bipolar transistor | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US5429957A (en) | Method of manufacturing an heterojunction bipolar transistor | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| JP3629247B2 (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
| US10818781B2 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
| JP2007059871A (ja) | 半導体装置 | |
| TW200414535A (en) | Semiconductor material with bipolar transistor and the semiconductor device using the same | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002026031A (ja) | ヘテロバイポーラトランジスタ | |
| JP2005123278A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004281950A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |