DE2826847A1

DE2826847A1 - Halbleiterschaltungsanordnung mit grossbereichintegration

Info

Publication number: DE2826847A1
Application number: DE19782826847
Authority: DE
Inventors: Tohru Dipl Ing Hosomizu; Rokutaro Ogawa; Kenichi Dipl Ing Ohno; Mitsuhisa Shimizu
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1977-12-30
Filing date: 1978-06-19
Publication date: 1979-07-05
Also published as: JPS5493374A; FR2413784B1; DE2857467C2; FR2413786A1; FR2413784A1; JPS60953B2; GB2011706B; FR2413786B1; DE2826847C2; GB2067015A; NL189889B; US4255672A; NL7806653A; NL189889C; GB2011706A; GB2067015B

Description

Halbleiterschaltungsanordnung mit Großbereichintegration Priorität: 30. Dezember 1977 Japan 52-158444

Im folgenden wird eine Schaltungsanordnung mit Großbereichintegration beschrieben,diese Schaltungsanordnung besitzt mehrere Transistoren, die in einem Halbleitersubstrat ausgebildet sind, mehrere Widerstände und viele emittergekoppelte Kreise, die durch doppelte Metallschichten gebildet werden, die auf der Oberfläche des Halbleitersubstrats ausgebildet sind und. zu mehreren Gruppen gruppiert sind.

Die Gruppen besitzen mehrere der genannten emittergekoppelten Kreise und sind in der Form einer Matrix angeordnet, dabei sind mehrere unter diesen Gruppen dafür vorgesehen, eine höhere Leistung zu verarbeiten als sie von den anderen Gruppen verarbeitet wird, und der Widerstandswert der emittergekoppelten Kreise, die in einer solchen Gruppe enthalten sind, ist entsprechend der Position der Anordnung dieser Gruppen ausgewählt, so daß Potentialveränderungen zwischen jeder Gruppe und dem Stromversorgungsanschluß kompensiert werden.

Außerdem ist zwischen der genannten Gruppe und den Eingangs-Ausgangsanschlüssen ein Großbereichtransistor angeordnet, der die Emitterfolgerkreise für einen Ausgang versorgt. Zusätzlich sind die genannten Gruppen unter denen, die eine Vielzahl der genannten emittergekoppelten Kreise umfassen, und die genannte Gruppe und die Eingangs-Ausgangs anschlüsse durch die doppelschichtige metallische Verdrahtungsschicht verbunden.

909827/0S87

Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit Großbereichintegration, insbesondere zeigt die Erfindung eine Ausführungsform für einen integrierten HaIbleitergroßschaltkreis, bei dem sowohl ein hoher Integrationsgrad als auch eine hohe Operationsgeschwindigkeit und ein geringer Stromverbrauch realisiert werden.

Mit der schnellen Weiterentwicklung der Elektronikgeräte als auch der elektronischen Computersysteme mit ihrer hohen Leistung wächst der Bedarf für einen hohen Integrationsgrad und eine hohe Operationsgeschwindigkeit bei integrierten Halbleiterschaltungsanordnungen, wie sie in solchen elektronischen Geräten verwendet werden.

Als ein Mittel zur Realisierung eines hohen Integrationsgrades und einer hohen Operationsgeschwindigkeit bei einer derartigen integrierten Halbleiterschaltungsanordnung wird typischerweise ein Verfahren zur Ausbildung integrierter Schaltkreise verwendet, welches Mutterscheibentechnik (Master-Slice-Technik) genannt wird.

Die Mutterscheibentechnik wird beispielsweise in der Druckschrift "Electronics", 20.Februar 1967, Seiten bis 139 dargestellt. Auf einem Halbleitersubstrat werden nämlich die Schaltkreisflächenelemente separat in den Zeilen- und Spaltenrichtungen auf der Oberfläche des Halbleitersubstrats definiert, ein Verdrahtungskanal (Verdrahtungsspur) wird zwischen den Schaltkreisflächenelementen eingebracht, die Verdrahtung zwischen den Schaltkreisflächenelementen wird durch diesen Verdrahtungskanal hergestellt, außerdem werden dadurch auch die Verbindungen zu externen Schaltkreisen hergestellt.

Entsprechend dieser Mutterscheibentechnik führen eine Erhöhung in der Zahl der Schaltkreise, die in diesen Schaltkreisfläclienelementen enthalten sind, und der Schaltkreisflächenelemente, die im Halbleitersubstrat ausgebildet ·

909827/0587

sind, und eine Erhöhung im Integrationsgrad zu einem integrierten Halbleiterschaltkreis mit höherer Integrationsdichte.

Beispielsweise zeigt außerdem die US-Patentschrift 3 64-3 232, daß funktionale Elemente oder Zellen (entsprechend den genannten Schaltkreisflächenelementen) in der Form einer Matrix definiert werden, und zwar mit einem geeigneten Abstand in den Zeilen- und Spaltenrichtungen auf der Oberfläche des Halbleitersubstrats. Die Verdrahtung eines jeden Funktionselements wird durch die Verdrahtungsschicht der ersten Schicht hergestellt, und die Verdrahtung zwischen Jedem Funktionselement wird durch die Verdrahtungsschicht der zweiten Schicht hergestellt. In dieser Weise werden die funktionalen Elemente, die unter den mit der Verdrahtung auf der ersten Schicht gebildeten funktionalen Elementen im Test als gut beurteilt worden sind, wechselweise durch die Verdrahtung auf der zweiten Schicht verbunden, und der logische Schaltkreis, der die gewünschte logische Funktion hat, kann dann im entsprechenden Halbleitersubstrat ausgebildet werden.

Entsprechend dieser Technik kann ein hochintegrierter Schaltkreis mit 100 % guten Schaltkreisen innerhalb eines HaIbleitersubstrats ausgebildet werden.

Zwar ist die grundsätzliche Konfiguration in einer solchen allgemeinen Mutterscheibentechnik sicherlich dargestellt, jedoch werden die Anordnung und die Mittel zur Realisierung eines häufig benötigten höheren Integrationsgrades und einer hohen Operationsgeschwindigkeit nicht nahegelegt.

Beispielsweise zeigt die US-Patentschrift 3 808 475 eine Halbleiterschaltungsanordnung mit Großbereichintegration, diese Anordnung besitzt 100 emittergekoppelte logische

909827/058 7.

-JlO-

Schaltkreise (ECL) innerhalb eines einzigen Halbleitersubstrats und garantiert für diese ECL's eine Signal-· übertragungsverzögerungszeit von 2 Nanosekunden ns oder weniger.

Eine Halbleiterschaltungsanordnung mit Großbereichintegration, wie sie in dieser US-Patentschrift dargestellt ist, bildet die grundsätzlichen logischen Schaltkreise mit der emittergekoppelten Logik (ECL) und definiert 25 Makroelemente (entsprechend den genannten Schaltkreisflächenelementen, funktionalen Elementen oder Zellen), wobei insgesamt vier der oben genannten ECL's eine Gruppe bilden, in der Form einer Matrix mit hinreichendem Abstand in der Zeilen- und Spaltenrichtung auf einer einzigen HaIbleitersubstratoberfläche. Zwischen diesen Makroelementen werden beispielsweise die wechselseitigen Verdrahtungen zwischen diesen Makroelementen in der ZeHenrichtung, die Verdrahtung für die Spannungsversorgung V_EE und die Verdrahtungen in den Makroelementen durch die erste Verdrahtungsschicht gebildet, während die wechselseitigen Verdrahtungen zwischen diesen Makroelementen in der Spaltenrichtung und die Verdrahtung für die Erdung (V_CG) durch die zweite Verdrahtungsschicht gebildet werden. Ein größerer Transistor ist zwischen den Makroelementen und der Ausgangsanschlußfläche' angeordnet und bildet damit den Emitterfolgerkreis für den Ausgang. Außerdem ist die Breite der Verdrahtung für die Erdung (Vηη) und der Verdrahtung für die Stromversorgung (V^) wechselweise verschieden, so daß das Widerstandsverhältnis zwischen ihnen durch 3:1 bis 4:1 bestimmt ist, um eine Spannungsveränderung aufgrund der Position der Makroelemente und der Temperaturverteilung im Halbleitersubstrat zu kompensieren (auszugleichen).

Entsprechend einer solchen Halbleiterschaltungsanordnung mit Großbereichintegration wird versucht, eine Verbesserung im Integrationsgrad und in der Operationsgeschwindigkeit zu erreichen. Eine derartige Verbesserung im Integrationsgrad

909827/0587

und in der Operationsgeschwindigkeit mag zwar den Anforderungen genügen, die von den heutigen Elektronikgeräten gestellt werden, jedoch wird es schwierig sein, die Anforderungen zu erfüllen, die durch die in Zukunft zur Verwendung gelangenden elektronischen Geräte gestellt werden.

Insbesondere da die Makroelemente, die auf einem einzigen Substrat in der Form einer Matrix angeordnet werden sollen, sowohl in der Zeilenrichtung als auch in der Spaltenrichtung jeweils einen Abstand voneinander aufweisen, ist eine Erhöhung des Integrationsgrades begrenzt.

Außerdem sind innerhalb des genannten Schaltungselements mit Großbereichintegration Makroelemente zur Ausbildung logischer Schaltkreise, die im genannten integrierten Halbleiterschaltkreis enden, und Makroelemente zur Ausbildung logischer Schaltkreise, die mit externen Schaltkreisen außerhalb der .genannten integrierten Halbleiterschaltkreise verbunden werden müssen, angeordnet. Augenblicklich werden die Makroelemente alle unter Verwendung eines gemeinsamen Maskenmusters für die Störstoffdiffusion ausgebildet, und die Größe des Transistors und des Widerstands, die jedes Makroelement bilden, und die Störstoffkonzentration usw. sind gleich. Deshalb wird auch im Falle der Makroelemente für einen internen Anschluß, die mit einer geringeren elektrischen Leistung betrieben werden können, eine beträchtliche Leistung verbraucht, diese Leistung ist ebenso groß wie die, die von den Makroelementen für den externen Schaltkreis (Ausgang) verbraucht wird, der mit einer großen elektrischen Leistung betrieben wird.Damit verbraucht ein solches Makroelement eine große elektrische Leistung wie eine integrierte Halbleiterschaltungsanordnung, damit werden eine starke Spannungs-Versorgung und ein großer Kühlkörper (Kühlblech) benötigt.

909827/0887

Außerdem ist ein Unterschied im Widerstand zwischen der Verdrahtung für die Erde (V_cc) und der Verdrahtung für die Spannungsversorgung (Vgg) vorgesehen, um die Spannungsänderung der Spannungsversorgung aufgrund der Position des Makroelements und der Temperaturverteilung auf dem Halbleitersubstrat zu kompensieren. Wenn jedoch in dieser Weise zur Kompensation der Spannungsänderung in solchen Verdrahtungen ein Unterschied im Widerstand vorgegeben wird, so werden die Makroelemente in diesen integrierten Halbleiterschaltungsanordnungen größer, und wenn der Integrationsgrad erhöht wird, wird eine hinreichende Kompensation schwierig. Für derartige Verdrahtungen wird eine schwierige Formgebung benötigt, um den Widerstandswert zu bestimmen.

Aufgabe der Erfindung ist es, eine Halbleiterschaltungsanordnung mit Großbereichintegration aufzuzeigen, die allgemein eine hohe Güte besitzt.

Die Erfindung soll des weiteren eine Ealbleiterschaltungsanordnung mit Großbereichintegration angeben, die einen höheren Integrationsgrad besitzt.

Des weiteren soll die Erfindung eine Halbleiterschaltungsanordnung mit Großbereichintegration angeben, welche weniger elektrische Leistung verbraucht und dabei einen hohen Integrationsgrad besitzt.

Außerdem soll die Erfindung eine Halbleiterschaltungsanordnung mit Großbereichintegration aufzeigen, die eine große Ansteuerungleistung für die externen Schaltkreise besitzt, die mit dieser integrierten Schaltungsanordnung verbunden werden sollen.

Weiterhin soll die Erfindung eine Halbleiterschaltungsanordnung mit Großbereichintegration aufzeigen, bei der SpannungsSchwankungen in der Spannungsversorgung und Schwankungen in der Anordnung kompensiert (ausgeglichen) werden, so daß der Betrieb damit gut stabilisiert ist.

909827^0587

-Ah-

Außerdem soll die Erfindung eine Halbleiterschaltungsanordnung mit Großbereichintegration aufzeigen, welche verschiedenartige logische Schaltkreise oder Steuerkreise besitzt.

Damit wird durch die vorliegende Erfindung eine Halbleiterschaltungsanordnung mit Großbereichintegration aufgezeigt, diese Anordnung besitzt
ein Halbleitersubstrat mit einer planaren Oberfläche, mehrere Transistoren, die entsprechend einem vorbestimmten Muster auf dem Halbleitersubstrat mit einem solchen Bereich ausgebildet sind, der sich bis zur Substratoberfläche erstreckt,
mehrere Widerstände, die entsprechend einem vorbestimmten Muster auf dem Halbleitersubstrat mit einem solchen Bereich ausgebildet sind, der sich bis zur Substratoberfläche erstreckt,

eine Metallschicht, die auf dem Halbleistersubstrat angeordnet ist und mit Transistor und Widerstand verbunden ist, um verschiedenartige Schaltkreise auszubilden, Eingangs-Ausgangsanschlußflachen, die in der Nähe des Halbleitersubstrats angeordnet sind, und Makroelemente, die mehrere logische Schaltkreise umfassen und auf der ebenen Oberfläche des Halbleitersubstrats in Form einer Matrix angeordnet sind,

dabei sind als weitere Merkmale vorgesehen, daß die genannten Makroelemente zusammengesetzt sind aus mehreren Makroelementen, die logische Schaltkreise enthalten, die mit großer elektrischer Leistung arbeiten, und den anderen vielzahligen Makroelementen, die logische Schaltkreise enthalten, die mit geringer elektrischer Leistung arbeiten, und daß die Makroelemente, die logische Schaltkreise enthalten, die mit hoher elektrischer Leistung arbeiten, am äußeren Umfang der matrixformigen Makroelementanordnung angeordnet sind, während die Makroelemente, die logische Schaltkreise enthalten, die mit geringer elektrischer Leistung arbeiten, zumindest teilweise im inneren

909827/0587

■Alt-

Bereich, der matrixförmigen Makroelementanordnung angeordnet sind.

Außerdem zeigt die Erfindung einen Halbleiterschaltkreis mit Großbereichintegration, dieser besitzt ein Halbleitersubstrat mit einer planaren Oberfläche, mehrere Transistoren, die entsprechend dem vorbestimmten Muster auf dem Halbleitersubstrat mit einem solchen Bereich, ausgebildet sind, der sich bis zur Substratoberfläche erstreckt,

mehrere Widerstände, die entsprechend dem vorbestimmten Muster auf dem Substrat mit einem solchen Bereich ausge-■ bildet sind, der sich, bis zur Substratoberfläche erstreckt, eine metallische f liicht, die auf dem Halbleitersubstrat angeordnet ist und mit Transistor und Widerstand verbunden ist, um verschiedene Schaltkreise zu bilden, eine Eingangs-Ausgangsanschlußflache, die in der Nähe des Halbleitersubstrats angeordnet ist, und Makroelemente, welche mehrere logische Schaltkreise umfassen und auf der ebenen Oberfläche des Halbleitersubstrats in der Form einer Matrix angeordnet sind, dabei sind als weitere Merkmale vorgesehen, daß der Widerstandswert des Widerstands so ausgewählt ist, daß die Widerstände, die die logischen Schaltkreise bilden, Spannungsänderungen in der metallischen Spannungsversorgungsverteilungsschicht und der metallischen Erdpotentialverteilungsschicht kompensieren, diese Schichten geben die Versorgungsspannung und das Erdpotential an den genannten logischen Schaltkreis.

Pig. 1 ist eine Draufsicht zur Erläuterung des Anordnungs— plans für eine Halbleiterschaltungsanordnung mit Großbereichintegration (LSI-Chip) entsprechend der vorliegenden Erfindung,

909827/0587

Fig. 2 bis 4 sind schematische Darstellungen und zeigen die grundsätzliche Ausbildung der elektronischen Schaltkreise, die durch vorliegende Erfindung für eine Halbleiterschaltungsanordnung mit Großbereichintegration verwendet werden,

Fig. .5 ist eine Draufsicht und zeigt das Diffusionsmuster für ein Makroelement geringer Leistung für eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration,

Fig. 6 ist eine Draufsicht und zeigt das Diffusionsmuster für ein Makroelement hoher Leistung für eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration,
Fig. 7 ist eine Draufsicht und zeigt die Ausführung, daß die Verdrahtung von den Makroelementen mit der Ausgangsanschlußfläche über den größeren Transistor für den Ausgang in einer erfindungsgemäßen Halbleiterschaltungsanordnung mit Großbereichintegration verbunden ist,

Fig. 8 und 9 sind Draufsichten und zeigen das Verdrahtungsmuster für die Spannungsversorgung (Vgg) und seine Verteilung der Spannungsänderung und das Verdrahtungsmuster für das Erdpotential (Vqq) und. seine Verteilung der Spannungsänderung bei einer erfindungsgemäßen Halbleiterschaltungsanordnung mit Großbereichintegration,

Fig.10 ist eine Draufsicht und zeigt die Kompensation, die für jedes Makroelement ausgeführt wird, um die Veränderung der Spannung im Verdrahtungsmuster der Spannungsversorgung (V-g-g) und im Verdrahtungsmuster

für das Erdpotential (Vqq) bei einer erfindungs-' gemäßen Halbleiterschaltungsanordnung mit Großbereichintegration zu kompensieren, Fig.11 ist ein Schnittbild und zeigt die Herstellungsschritte für eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration..

909827/0587

-Ab-

Die vorliegende Erfindung wird nachfolgend an einem bevorzugten Ausführungsbeispiel anhand der Figuren beschrieben.

In Fig. 1 werden die Schaltkreisfläche, größere Transistoren für den Ausgang, Eingangs-Ausgangsanschlußflächon und die Anordnung der Anschlußflächen für die Spannungsversorgung (V-p-r.) und der Anschlußflachen für das Grundpotential (V_cc) für eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration (nachfolgend als LSI-Chip bezeichnet) dargestellt.

In dieser Figur bezeichnet 11 ein Siliziumhalbleitersubstrat, 12 (von der gebrochenen Linie umrahmt) ist der Schaltkreisbereich, 13 sind größere Ausgangstransistoren, 14- sind Eingangs-Ausgangsanschlußflächen, I5 sind Anschlußflächen für die Spannungsversorgung (V-ctp) und 16 sind Anschlußflächen für das Erdpotential (^v _cc)·

Hier im Schaltkreisbereich 12 sind in den Zeilen- und Spaltenrichtungen jeweils zehn Schaltkreisflächenbereiche (nachfolgend als Makroelemente bezeichnet) definiert, insgesamt sind 100 Schaltkreisflächenbereiche angeordnet, wie durch die gebrochene Linie angezeigt ist. Die 28 Makroelemente I7H (in der Figur sind schräg verlaufende Schraffüren eingesetzt)sind an der Position in der Nähe der vier Ecken zwischen den Makroelementen in der äußersten Zeile und Spalte angeordnet, in diesen oben erwähnten Makroelementen liegen die Makroelemente für hohe Leistung, die mit einem externen Schaltkreis verbunden werden können. Die übrigen 72 Makroelemente I7L sind die Makroelemente für geringe Leistung und besitzen nur einen Schaltkreis, welcher innerhalb des LSI-Chips endet. Im Detail wird die Ausbildung dieser Makroelemente weiter unten beschrieben.

Außerdem sind außerhalb des Schaltkreisbereichs 12 an jeder Ecke des LSI-Chips jeweils 38 größere Ausgangstransistoren 13 angeordnet.

909827/0587

Außerhalb dieser größeren Ausgangstransistoren sind an jeder Ecke des LSI-Chips jeweils 21 Anschlußflächen angeordnet. Dabei bilden größere Anschlußflächen, etwa in der Mitte zwischen den genannten 21 Anschlußflächen, die Anschlußfläche 15 für die Spannungsversorgung (V·^) oder die Anschlußfläche 16 für das Grundpotential (V_cc). Die Anschlußfläche 15 für die Spannungsversorgung (V_EE) und die Anschlußfläche für das Erdpotential (V_cc) sind jeweils Fläche zu Fläche an zwei Ecken angeordnet. Außerdem ist die dritte Anschlußfläche an beiden Enden zwischen den verteilten Anschlußflächenspalten der Anschlußfläche für die Spannungsversorgung (V_EE) auch als Anschlußfläche 16 für das Erdpotential (Vqq)· vorgesehen. Die übrigen 76 Elektrodenflächen sind als Eingangs-Ausgangsanschlußflächen 1A- vorgesehen.

Wie weiter unten beschrieben wird, sind diese Makroelemente 17, d-ie größeren Transistoren I3, die Spannungsversorgungsanschlußflache 15» die Erdpotentialanschlußflache 16, die Eingangs-Ausgangsanschlußfläche 14- mittels einer doppellagigen metallischen Verdrahtungsschicht wie benötigt verbunden, damit kann das genannte LSI-Chip bis zu 400 Gatterschaltungen aufnehmen.

Zusätzlich ist der Verdrahtungskanal 18 zwischen der Anordnung der größeren Transistoren I3 und den Anschlußflächen 14, 15 und 16 vorgesehen, dadurch können wechselseitige Verdrahtungen zwischen den Makroelementen oder Verdrahtungen, die das Makroelement und eine Anschlußfläche verbinden, und wechselseitige Verdrahtungen zwischen den größeren Transistoren ausgebildet werden. Hier sind die Makroelemente I7H für hohe Leistung im Falle einer Anordnung der Makroelemente in der Form einer Matrix nicht in der Nähe der Anschlußfläche für die Spannungsversorgung (V_EE) und der Anschlußfläche für das Erdpotential (Vnn) angeordnet, um ein Anwachsen der verbrauchten Leistung aufgrund einer Erhöhung in der Zahl der Makroelemente I7H für hohe Leistung zu vermeiden, und um. die elektrischen

909827/0587

Eigenschaften dadurch zu verbessern, daß die Makroelemente I7H für hohe Leistung und die zugehörigen großen Transistoren 13 und die Eingangs-Ausgangsanschlußflachen 14 so nahe wie möglich zueinander angeordnet sind. Außerdem muß die Zahl der Ausgänge dieser Makroelemente I7H für hohe Leistung der Zahl der größeren Transistoren I3 und der Eingangs-Ausgangsanschlußflächen 14 entsprechen, und

insbesondere wird die Zahl der Makroelemente I7H für hohe Leistung durch die Zahl der Eingangs-Ausgangsanschlußflächen 14 bestimmt.

Wenn bei einer anderen Ausführungsform der vorliegenden Erfindung die Position der Anschlußfläche für die Spannungsversorgung und die Position der Anschlußfläche für das Erdpotential verändert werden, können die Makroelemente hoher Leistung dementsprechend entlang der Außenseite der Makroelementanordnung von den vier Ecken zu anderen Plätzen wegverschoben werden. Zusätzlich ist es auch möglich, die Hakroelemente hoher Leistung und die Makroelemente geringer Leistung abwechselnd entlang der Außenseite der Makro elementanordnung anzuordnen.

In den Fig. 2 bis 4 sind die grundsätzlichen Schaltungen, wie sie für die Makroelemente verwendet werden, dargestellt.

Fig. 2 zeigt eine emittergekoppelte Logik (Stromschaltungsemitterfolger), welche maximal drei Eingänge erlaubt, diese Logik bildet den. grundlegenden logischen Schaltkreis im LSI-Chip.

Diese emittergekoppelte Logik (ECL) ist aus sechs NPN-Transistoren T^ bis Tg und fünf Widerständen R^ bis R₁- aufgebaut. Hier sind die Transistoren T^ bis T^ Eingangstransistoren für die ECL, und der Transistor T^, ist ein Referenztransistor, wobei die Emitter der Transistoren T/j bis T, und T^, miteinander verbunden sind und einen Stromschalter bilden. Der Transistor T₁- ist ein Ausgangs transistor,

909827/0587

der mit dem Kollektor des Eingangstransistors verbunden ist und den Emitterfolgerausgangskreis bildet, zusammen mit dem Widerstand R^,, damit wird die Extraktion eines NOR-Äusgangs möglich. Außerdem ist der Transistor Tg ein Ausgangstransistor, der mit dem Kollektor des Referenztransistors T^ verbunden ist und zusammen mit dem Widerstand Rc den Emitterfolgerausgangskreis bildet, damit wird die Extraktion eines ODER-Ausgangs möglich. Der Widerstand R^ ist ein Lastwiderstand der genannten Eingangstransistoren, während der Widerstand R₂ ein Lastwiderstand des Referenztransistors T^ ist. Außerdem ist der Widerstand R^ ein Strom-Vorspannungswiderstand des Stromschalters.

Die emittergekoppelte Logik in einer solchen Schaltungsanordnung ist in bis zu vier Schaltkreisen in einem Makroelement angeordnet.

Fig. 3 ist eine Vorspannungstreiberstufe der emittergekoppelten Logik.

Diese Vorspannungstreiberstufe ist aus zwei NEN-Transistoren Tn, Tq und drei Widerständen Rg bis Rg aufgebaut. Der Ausgangsanschluß V^gj, der Vorspannungstreiberstufe ist mit der Basis des Referenztransistors T^ der emittergekoppelten Logik verbunden.

Eine derartige VorSpannungstreiberstufe ist für jedes Makroelement einmal vorgesehen, und treibt damit die vier emittergekoppelten Logikkreise gemeinsam.

Fig. 4- zeigt einen größeren Transistor, der einen Emitterfolgerkreis für eine externe Verbindung bildet und der zwischen den Makroelementen und der Eingangs-Ausgangsanschlußfläche des LSI-Chips angeordnet werden soll. Der größere Transistor ist auf jeder Seite des LSI-Chips 38 mal angeordnet, wie oben beschrieben wurde.

909827/0587

Die Transistoren und Widerstände sind zur Ausbildung der oben genannten Schaltkreisfunktionen in einem Makroelement angeordnet. Obwohl es im Schaltbild nicht dargestellt ist, werden die Anschlußwiderstände R^ und R,- im Makroelement als ein oder zwei Widerstandsmuster wiedergegeben. Damit erlaubt die Ausführung eine Auswahl, wenn erwünscht, um die beiden Widerstandsmuster parallel zu verbinden, oder um nur einen Widerstand inviduell zu benutzen. Außerdem ist in dem entsprechenden Makroelement ein Strom-Vorspannungswiderstand R, in drei oder zwei Widerstandsmustern vorgegeben, und damit ermöglicht die Ausführungsform eine Auswahl von entweder zwei Widerständen oder einem Widerstand, wenn gewünscht, um diese parallel oder individuell zu verbinden, so daß die Emitterspannung

1J5 und der Strom des Transistors, der einen Stromschalter bildet, eingestellt werden kann.

In den Fig. 5 und 6 wird das Diffusionsmuster eines Makroelements gezeigt, welches aus den vier emittergekoppelten Logikschaltungen, der Vorspannungstreiberstufe, dem Vorratsanschlußwiderstand und dem Strom-Vorspannungs-Veränderungswiderstand besteht.

Mg. 5 zeigt das Diffusionsmuster und das zugehörige Elektrodenfenstermuster des Makroelements für geringe Leistung (I7L in Pig. 1), welches nur die innerhalb des LSI-Chips abschließende Schaltung enthält. Die Bezugszeichen des Transistormusters und des Widerstandsmusters, welches in der gleichen Figur dargestellt ist, sind die gleichen wie in den Schaltungen der Fig. 2 bis H-.

Wie aus der Fig. 5 hervorgeht, sind die Schaltelementtransistoren To und Tg, die die Vorspannungstreiberstufe bilden, und die Widerstände Rg bis Rg im Mittelbereich des Makroelements angeordnet. Außerdem sind vier Paare von Schaltelementtransistoren T^ bis Tg und Widerständen R^ bis Rc (jeweils etwa symmetrisch auf beiden Seiten der

909827/0587

Elemente für die Vorspannungstreiberstufe angeordnet, so daß jeweils zwei emittergekoppelte Logikschaltungen ausgebildet werden.

Hier sind die Widerstände in einer bandartigen Form ausgebildet und bestehen aus einem P-leitenden Bereich, oder sie sind mit einer entsprechenden Kurvenform ausgebildet, wenn ein hoher Widerstandswert notwendig ist. In dem Bereich in der Nähe beider Seiten ist das Elektrodenfenster angeordnet, welches durch eine quadratische Markierung (Π) dargestellt ist.

Die Transistoren T₁-, und Tg sind gegenseitig von dem N-leitenden Gebiet isoliert, in welchem die Widerstände durch .15 den P-leitenden Isolationsbereich I₃₀^ ausgebildet sind.

Die Transistoren T^ bis T^ sind gegenseitig von dem N-leitenden Bereich isoliert, in welchem, die Widerstände durch den P-leitenden Isolationsbereich Ignp ausgebildet sind. Hier haben die Transistoren T^ und T2 die gemeinsame Kollektorausbildung, während die Transistoren T, und T^ gegenseitig unabhängig sind. Wie für den Transistor T,-ist der Kollektor direkt geerdet, und die Basis besitzt den P-Leitungstyp, während der Lastwiderstand R^ mit der Basis verbunden ist und ebenfalls den P-Leitungstyp besitzt. Deshalb sind der Basisbereich und der Lastwiderstand R^ im N-leitenden Bereich, in welchem die Widerstände ausgebildet sind, mit einem gleichmäßig fortlaufenden Diffusions muster ausgeführt.

Der Transistor Tg ist ebenfalls an seinem Kollektor wie im Falle des Transistors T,- direkt geerdet. Deshalb ist er innerhalb des N-leitenden Bereichs ausgebildet, in welchem die Widerstände ausgebildet sind. Somit ist im N-leitenden Bereich ein N⁺-leitender Bereich 51 ausgebildet, um die Massespannung ("Vqq-v an den N-leitenden Bereich zu geben, in welchem der Kollektor der Transistoren Tc und

909827/0587

ausgebildet ist, und der Widerstand wird ebenfalls ausgebildet. Außerdem ist der Widerstand R^ in den zwei Schaltelementen für die emittergekoppelte Logik, welche in der oberen und der unteren Seite angeordnet ist, aus einem gemein— samen und fortlaufenden Widerstandsmuster aufgebaut. In diesem Widerstandsmuster sind zwei Elektrodenfenster separat etwa in der Mitte des Widerstandsmusters angeordnet. Damit können die zwei Elektrodenfenster gemeinsam verbunden werden, oder das gewünschte eine Elektrodenfenster kann in freier Wahl benutzt werden.

Für die oben genannten Anschlußwiderstände R₁, und R₁- sind jeweils zwei Widerstandsmuster angeordnet, damit können die beiden Widerstar.~sm.uster in Parallelverbindung benutzt werden, oder es wird ein einzelnes Muster individuell in freier Auswahl, wenn erforderlich, benutzt.

Als Strom-Vorspannungswiderstand R-, des Stromschalters sind drei Widerstandsmuster angeordnet, damit können zwei gewünschte Muster ausgewählt und parallel verbunden werden. Damit können die Emitterspannung und der Strom des Transistors, der den Stromschalter bildet, bestimmt werden.

Da zusätzlich die Widerstände R^, R^, Rr, Rn und R_Q gemeinsam verbunden sind und auch mit der Spannungsversorgung (V_EE) verbunden werden können, werden sie als die Widerstandsmuster vorgesehen, welche auf der Versorgungsspannung (V_EE) gehalten werden, wie im obigen Pail, und die mit dem P-leitenden Isolationsbereich Ig₀* verbunden sind. Wie später erläutert wird, wird hier der Isolationsbereich Ig₀* auf dem gleichen Potential (V_EE) gehalten wie die Isolationsbereiche Ig₀I _un(i ·%02* ^{dazu d}i^etri: das Halbleitersubstrat vom P-Leitungstyp.

Obwohl nicht dargestellt, erstreckt sich der Isolationsbereich Ig₀P symmetrisch in die seitlich angrenzenden

909827/0587

_23_ 282684?

Makroelemente und nimmt die Transistoren T^ bis T^ in diesen Makroelementen auf.

Obwohl nicht dargestellt, erstreckt sich der Isolationsbereich I_s0% ^ⁿ gleicher Weise auch in die seitlich angrenzenden Makroelemente und ist gemeinsam für die oben und unten angrenzenden Makroelemente angeordnet.

Als eine Abwandlung der obigen Ausführungsform ist es auch möglich, daß der Transistor T₁-, von den Widerständen nicht mittels des Isolationsbereichs Ig₀^,isoliert ist, und wie im Falle der Transistoren T₁- und Tg ist der Isolationsbereich nicht in der Nähe ausgebildet, aber sein Kollektor ist direkt geerdet, somit kann der N⁺-Leitungstyp-Bereich 51 als der Kollektorleitungsanschluß benutzt werden.

Fig. 6 zeigt das Diffusionsmuster und das zugehörige Elektrodenfenstermuster für die Makroelemente mit hoher Leistung (17H iⁿ Fig· Ό» diese Makroelemente können mit einem externen Schaltkreis des entsprechenden LSI-Chips verbunden sein. Die Bezugszeichen des Transistormusters und des Widerstandsmusters, die in dieser Figur gezeigt werden, entsprechen den Bezugszeichen für die Schaltungen, die in den Fig. 2 bis 4- jeweils gezeigt sind.

Wie aus Fig. 6 hervorgeht, sind die Schaltungselemente, die Transistoren Tn, T_Q und die Widerstände Rg bis Rg, die die "Vorspannungstreiberstufe bilden, im mittleren Bereich des Makroelements angeordnet. Vier Paare von Schaltkreiselementen, die Transistoren T^ bis Tg, die Widerstände R^ bis R₁- sind jeweils symmetrisch auf beiden Seiten der Schartkreiselemente für die Vorspannungstreiberstufe angeordnet, und zwar in der Weise, daß jeweils zwei emittergekoppelte Logikkreise gebildet werden.

Die Widerstände sind hier mit einem bandförmigen (streifenförmigen) Muster ausgebildet und bestehen aus dem P-leitenden Bereich. Etwa an beiden Enden eines solchen

909827/0587

Widerstands ist ein Elektrodenfenster angeordnet, welches durch, das Quadratsymbol (D) dargestellt ist. Außerdem bestellt ein zusätzliches Merkmal darin, daß die notwendige Breite dieses streifenförmigen Musters größer ist als bei den Widerständen in den Makroelementen für geringe Leistung, der notwendige Widerstandswert wird ebenfalls geringer gehalten. In einem solchen Makroelement für große Leistung können nämlich diese Widerstände mit einem Strom beaufschlagt werden.
10

Die Widerstände Tr₇ und Tg sind gegenseitig isoliert, ebenso sind sie vom N-leitenden Bereich isoliert, in welchem die Widerstände gebildet sind, dazu dient der Isolationsbereich Ig₀I¹ welcher P-leitend ist.

Die Transistoren T^ bis T^ sind gegeneinander isoliert, sie sind auch vom N-leitenden Bereich isoliert, in welchem die Widerstände ausgebildet sind, dazu dient der P-leitende Isolationsbereich Ioqp* Hier haben die Transistoren T,, und Tp eine gemeinsame Kollektoranordnung, und die Transitoren T, und T^ sind gegeneinander unabhängig.

Der Transistor T₁- ist in dem N-leitenden Bereich, in welchem die Widerstände ausgebildet sind, angelegt und besitzt ein Diffusionsmuster, bei dem der Basisbereich und der Lastwiderstand B^ ineinander übergehen, da der Kollektor des Transistors direkt geerdet ist, die Basis ist P-leitend und der Lastwiderstand E^, der mit dieser Basis verbunden sein muß, ist ebenfalls P-leitend.

Der Transistor Tg ist ebenfalls direkt wie der Transistor Tc an seinem Kollektor geerdet und deshalb im N-leitenden Bereich ausgebildet, in welchem die Widerstände ebenfalls angelegt sind.

Somit ist der N⁺-leitende Bereich 61 in dem N-leitenden Bereich ausgebildet, um den Kollektor der Transistoren

909827/0587

Tr und Tg herauszuführen und um das Erdpotential (V_cc) an den N-leitenden Bereich anzulegen, wo die Widerstände ausgebildet sind.

Es ist ein Merkmal dieser Ausführungsform, daß die Größe des Transistors .größer gehalten wird als die des Transistors im Makroelement für geringe Leistung, und insbesondere wird auch der Emitterbereich größer ausgeführt, damit kann ein großer Strom zugeführt werden. Ein Transistor mit einer solchen Ausbildung kann nämlich eine beträchtliche Leistung aufnehmen.

Der Widerstand Rq i^s^ ^aus einem gemeinsamen und fortlaufenden Widerstandsmuster in zwei emittergekoppelten logisehen Schaltungselementen zusammengesetzt, die auf der oberen und unteren Seite angeordnet sind. Dieses Widerstandsmuster besitzt zwei voneinander einen Abstand aufweisende Elektrodenfenster etwa im Mittelbereich. Damit werden die beiden Elektrodenfenster gemeinsam verbunden, oder irgendein gewünschtes Elektrodenfenster kann in freier Auswahl benutzt werden.

Als Anschlußwiderstand R^, sind zusätzlich jeweils zwei Widerstandsmuster vorgesehen, und diese zwei Widerstandsmuster sind parallel verbunden, oder es kann ein gewünschtes Widerstandsmuster in freier Auswahl benutzt werden.

Für den Strom-Vorspannungswiderstand E, des Stromschalters sind zwei Widerstandsmuster angeordnet, und diese Wider-Standsmuster werden in Parallelverbindung benutzt, oder sie werden individuell, frei auswählbar benutzt, wenn erforderlich. Damit können die Emitterspannung und der Emitterstrom der Transistoren, die einen Stromschalter bilden, bestimmt werden.

Da außerdem die Widerstände R,, R^, R₁-, Rr₇ und Rq gemeinsam verbunden sind und mit der Spannungsversorgung (V-™) verbunden werden können, wird ein Widerstandsmuster benutzt,

909827/0587

welches mit dem P-leitenden Isolationsbereicli Ι_σηζ verbüß

bunden ist und an der Versorgungsspannung (V_EE) anliegt. Wie es beschrieben wird, wird dieser Isolationsbereich IgQ^ auf der gleichen Spannung (V-rvg) wie die Isolationsbereiche Ig₀^» -"-302 ß^enalten, dazu dient das P-leitende Halble itersubstrat.

Obwohl nicht dargestellt, ist der Isolationsbereich I_Sqo so ausgebildet, daß er sich symmetrisch in das seitlich angrenzende Makroelement hinein erstreckt und die Transistoren T^ bis T^ in diesem angrenzenden Makroelement aufnimmt.

Obwohl ebenfalls ni^ht dargestellt, ist der Isolationsbereich IgQ* so ausgebildet, daß er sich in das seitlich angrenzende Makroelement erstreckt, und ebenso ist dieser Bereich gemeinsam in dem oben angrenzenden Makroelement ausgebildet.

Als eine andere Möglichkeit für die obige Ausführungsform ist es auch möglich, daß der Transistor Tr₇ von den Widerständen nicht durch den Isolationsbereich IgQi isoliert ist und daß der Kollektor direkt geerdet ist, ohne daß ein Isolationsbereich in der Nähe wie bei den Transistoren T^ und T₆ ausgebildet ist, damit kann der N⁺-leitende Bereich 61 als der Kollektorleitungsanschluß benutzt werden.

Für die obige Ausführungsform der Makroelemente können als Widerstandswerte für die Widerstände R, und Br₇ beispielsweise die in der Tabelle 1 aufgeführten Werte jeweils als Standardwerte für die Makroelemente geringer Leistung bzw. die Makroelemente hoher Leisung benutzt werden.

Tabelle 1

Makroelement mit Makroelement

geringer Leistung mit hoher Leistung

^R3 3600 0hm 950 0hm

3090 0hm 1650 0hm

909827/0587

- df; —

-27-

Die Verdrahtung in Zeilenrichtung, welche zur Verbindung zwischen den Makroelementen oder zur Verbindung der Makroelemente und der Eingangs-Ausgangsanschlußflachen dient, wird hauptsächlich durch eine erste Verdrahtung auf dem Bereich gebildet, in welchem die Widerstände E^, R^,, Rc, Rn und Rg ausgebildet sind.

Die Verdrahtung in Spaltenrichtung, welche zur Verbindung zwischen den Makroelementen oder zur Verbindung der Makroelemente und der Eingangs-Ausgangs-Anschlußflachen dient, wird hauptsächlich durch eine zweite Verdrahtung auf dem Bereich des Makroelements zwischen der Erdpotential(V_Cß)-Verdrahtung und der Spannungsversorgungs(V_EE)-Verdrahtung gebildet.

Damit wird der Emitterfolgereingang, der von dem in Fig. gezeigten Makroelement mit hoher Leistung kommt, beispielsweise über die erste Verdrahtungsschicht zum Peripheriebereich des LSI weitergeführt und über einen großen Emitterfolgertransistor mit dem Ausgangsanschluß verbunden.

Fig. 7 zeigt ein praktisches Beispiel der Verbindung zwischen einem solchen großen Emitterfolgertransistor und einer Ausgangsanschlußfläche.

In dieser Figur ist der Peripheriebereich des LSI-Chips teilweise gezeigt, zusammen mit vier größeren (Leistungs-) Emitterfolgertransistoren, zwei Anschlußflächen, der mit diesen verbundenen Verdrahtung, der Verdrahtung von den Makroelementen und der Verdrahtung für die Erde usw..

Bei einer in Fig. 7 dargestellten Ausführungsform ist der Eingang des Emitterfolgerkreises, der sich vom Kollektor der Transistoren T^ bis T, oder T^, die im Makroelement rait hoher Leistung den Stromschalter bilden, fortsetzt, mit der Basis der großen Emitterfolgertransistoren ϊη_&» Τγλ, und To_d über die Verdrahtungen 7% 72 und 73 ^jeweils

909827/0587

verbunden. Die Emitter dieser Transistoren Tr₇ , ^7h' ^9H sind wechselseitig im Verdrahtungskanal WR, der zwischen diesen Transistoren und der Anschlußfläche vorgesehen ist, mittels der ersten Verdrahtungsschicht 7^ und einer zweiten Verdrahtungsschicht 75 verbunden, die in diesem Verdrahtungskanal WR ausgebildet sind. Diese erste Verdrahtungsschicht setzt sich fort und bildet die Anschlußfläche P-.

Eine aus dem Makroelement herausgeführte Verdrahtung 76 ist weiter zur zweiten Verdrahtungsschicht in dem Verdrahtungskanal herausgeführt und überkreuzt sich mit der ersten Verdrahtungsschicht, welche die Emitter der großen Emitterfolgertransistoren verbindet, damit setzt sich die zweite Verdrahtungsschicht fort und bildet die Anschlußfläche Pr₇^. Außerdem nimmt der Verdrahtungskanal WE auch die Verdrahtung für die wechselseitigen Verbindungen zwischen den Makroelementen zusätzlich zu den Verdrahtungen für die wechselseitigen Verbindungen der Emitter der genannten großen Emitterfolgertransistoren und der Verdrahtung für die Anschlußfläche auf. Die Kollektoren der Transistoren T- bis Tr₇^ und die Erdpotential(V_cc)-Verdrahtung 78 sind über das Fenster verbunden, das auf dem Kollektorbereich des Transistors vorgesehen ist. Der Abschlußwiderstand, der mit dem Emitter des größeren Transistors verbunden ist, der einen Emitterfolgerkreis für den in Fig. gezeigten Ausgang bildet, ist im Bereich nahe des abgeschlossenen Teils der Ausgangsleitung eingesetzt und angeschlossen, die sich vom größeren Transistor zu einem externen Kreis (nicht dargestellt) des entsprechenden LSI-Chips erstreckt.

Bei der obigen Erläuterung ist das Grundschema des emittergekoppelten logischen Kreises-innerhalb eines Makroelements ausgebildet. Die Ausführungsform der Logik in dem Makroelement des erfindungsgemäßen LSI-Chips ist nicht nur auf das oben beschriebene Beispiel der Grundschaltung beschränkt. Um den benötigten logischen Funktionen zu genügen, mehr faches Eingangsgatter, verdrahtete ODER-Schaltung oder

909827/0587

Flip-Flop usw., werden die logischen Schaltkreise, die in dem Makroelement ausgebildet sind, wie benötigt bestimmt. Außerdem werden die Verdrahtungen, die zwischen den 100 Makroelementen in dem LSI-Chip ausgebildet sind, ebenfalls so bestimmt, wie sie benötigt werden, um den erforderlichen logischen Punktionen für das LSI-Chip zu genügen. Unter dem Gesichtspunkt der MutterScheibentechnik gesehen, besteht außerdem keine solche Beschränkung, daß ein LSI-Chip so ausgebildet wird, daß alle 100 Makroelemente benutzt werden.

Dann wird hier eine Ausführungsform zur Kompensation (Ausgleich) der Spannungsänderung beschrieben, die entsprechend der Position des Makroelements im Halbleitersubstrat auftritt und durch die Verdrahtung für das Erdpotential (Vq_C) und die Verdrahtung für die Spannungsversorgung (V_EE) des erfindungsgemäßen LSI-Chips bestimmt wird.

Pig. 8 zeigt die auf dem erfindungsgemäßen LSI-Chip angeordneten Makroelemente und die Verdrahtung für die Spannungsversorgung (Vg-g) für die Zuführung der Betriebsspannung (Vrvg) an die Makroelemente.

Ein Makroelement wird durch die punktierte Linie bestimmt. Die Spannungsversorgungs(V-gg)~Verdrahtung, die durch die erste Verdrahtungsschicht gebildet wird, ist an den Rändern der angrenzenden Makroelemente vorgesehen, wie oben erklärt wurde, und erstreckt sich fortlaufend in der Zeilenrichtung. Diese Spannungsversorgungs(V_EE)-Verdrahtung ist auch an den Außenseiten der Makroelemente angeordnet, die in der Zeilenrichtung am weitesten außen liegen. Deshalb ist die Verdrahtung 81 für die Spannungsversorgung (V_EE) in insgesamt 11 Leitungen für die Spaltenrichtung angeordnet,

Diese 11 Verdrahtungen 81 für die Spannungsversorgung (V-rvo) sind mit der Verbindungsverdrahtung 82 für die Spannungsversorgung (Vgvg) verbunden, diese Verbindungsverdrahtung

909827/0587

wird durch die zweite Verdrahtungsschicht gebildet und ist zwischen den Makroelementen und der Anschlußfläche an beiden abgeschlossenen Enden vorgesehen. Diese Verbindungsverdrahtung für die Spannungsversorgung (V_EE) ist mit ihrem Mittelteil mit der Anschlußfläche verbunden. Außerdem sind die 11 Verdrahtungen für die Spannungsversorgung (Vg_E) im Grenzbereich der Makroelemente, die aneinandergrenzend in der Zeilenrichtung angeordnet sind, wechselseitig durch die örtlichen Verdrahtungen 85 (durch die gebrochene Linie dargestellt) für die Spannungsversorgung (V_EE) verbunden, diese örtlichen Verdrahtungen werden durch die zweite Verdrahtungsschicht gebildet und erstrecken sich in der Spaltenrichtung.

Für eine solche Ausbildung der Verdrahtung für die Spannungsversorgung (Vgg) ist ein Beispiel für die Spannungsverteilung (Anwachsen der Spannung) gegenüber der Anschlußfläche für die Spannungsversorgung (V-uyg) durch die in der gleichen Figur eingezeichneten Daten wiedergegeben. Jeder Wert zeigt einen Anstieg der Spannung in jedem Teil der Verdrahtung für die Spannungsversorgung (V_EE) in Einheiten von mV gegenüber der Anschlußfläche für die Versorgungsspannung (V_EE) an.

Wie aus den obigen Erläuterungen ersichtlich ist, zeigt ein Bereich in der Nähe der Anschlußfläche für die Spannungsversorgung (Vg-g) einen geringen Spannungsanstieg, während ein von der Anschlußfläche für die Spannungsversorgung (V-pvg) entfernt liegender Bereich einen großen Spannungsanstieg besitzt.

Fig. 9 zeigt die Makroelemente, die auf einem erfindungsgemäßen LSI-Chip angeordnet sind, und das Verdrahtungsmuster für das Erdpotential (V_cc), diese Verdrahtung gibt das Erdpotential an diese Makroelemente.

909827/0587

— & ■ —

- 3/l·

Ein Makroelement wird durch die punktierte Linie abgegrenzt. Die von der zweiten Verdrahtungsschicht gebildete Verdrahtung für die Erde (Vq,,) ist, wie oben beschrieben wurde, in der Mitte eines jedes Makroelements angeordnet und erstreckt sich über 10 Paare von Makroelementen, die in der Spaltenrichtung vorgesehen sind. Deshalb sind insgesamt 10 Verdrahtungen 91 für die Erde (Vqq) in der Zeilenrichtung angeordnet. Die 10 Verdrahtungen für die Erde sind an ihren beiden Abschlußenden mit einer Verbindungsleitung 92 für die Erde (V_cc) verbunden, diese Verbindungsleitung ist zwischen den Makroelementen und der Anschlußfläche vorgesehen. Diese Verbindungsleitung für die Erde (Vqq) setzt sich weiter fort und ist mit der örtlichen Anschlußfläche verbunden. Außerdem ist die Verbindungsleitung 92 für die Erde (V_Cq) weiter in Spaltettrichtung fortgeführt, und damit kann das Erdpotential (V_CG) an nicht dargestellte große Transistoren gegeben, werden.

Für eine solche Ausführungsform der Verdrahtung für die Erde (Vqq) wird ein Beispiel der Spannungsverteilung (Spannungsabfall) gegenüber der Anschlußfläche für die Erde (Ύηη) durch die Werte wiedergegeben, die in der gleichen Figur eingesetzt sind. Jeder Wert zeigt einen Spannungsabfall des jeweiligen Teils der Verdrahtung für die Erde (Vqq) gegenüber der Anschlußfläche für die Erde (V_cc), eingezeichnet sind die Werte für einen Spannungsabfall an den Stellen, wo die Verdrahtungslage 91 für die Erde (V_cc) von der Verbindungsverdrahtungslage abzweigt, und die Werte für die Bereiche in der Mitte eines jeden Makroelements, die Werte sind Einheiten von mV.

Wie aus der obigen Beschreibung ersichtlich ist, zeigt der Bereich in der Nähe der Anschlußfläche für die Erde (Jqq) einen kleinen Spannungsabfall, während der von der Anschlußfläche für die Erde (Vq_C) weiter entfernt liegende Bereich einen großen Spannungsabfall zeigt.

909827/0587 ■ ' '

• Die Unterschiede in der Spannungsverteilung im Verdrahtungssystem für die Spannungsversorgung (V_EE) und dem Verdrahtungssystem für die Erde (V"_cc) entstehen durch den Widerstand der metallischen Verdrahtungsschichten, die diese Verdrahtungssysteme bilden, und durch einen Strom, der jedem Makroelement zugeführt wird, nachdem er durch die metallische Verdrahtungsschicht geflossen ist.

Solch ein Unterschied der Spannungsverteilung in diesem Verdrahtungssystem für die Spannungsversorgung (V-gr.) und in dem Verdrahtungssystem für die Erde (Vnn) hat einen Einfluß auf den normalen Betrieb der Schaltkreise, die in den Makroelementen auf dem erfindungsgemäßen LSI-Chip enthalten sind.

Bei einem Versuch, beispielsweise alle 4-00 emittergekoppelten Logikkreise, die in den 100 Makroelementen auf dem LSI-Chip ausgebildet sind, zusammen zu betreiben, indem ein Ausgang nur zwischen zwei Ausgängen eines jeden Logikkreises extrahiert wird, wird eine Schwankung von ungefähr 50 mV erzeugt, beispielsweise in der Referenzschaltspannung V-rvg-π. des Logikkreises bzw. in der Ausgangsspannung mit geringem Pegel Vq_L (welche von jedem Ausgangsanschluß Vqd oder V-ktqt, extrahiert werden kann) in jedem Makroelement.

Bei der Kompensation (Ausgleich) dieser Differenz von ^REF ^un<* ^OL ^erl^au^^ &i-^e Grundausführung der vorliegenden Erfindung, daß jeder Wert der Widerstände R_x,, R^, ... Rg₁ welche die emittergekoppelten Logikkreise bilden, die in jedem Makroelement vorgesehen sind, entsprechend der örtlichen Position des entsprechenden Makroelements geändert wird. Hier wird die Ausbildung der Metallschicht vereinfacht, ohne komplizierte Änderungen der-Breite und Dicke usw. der Metallschichten, die das Verdrahtungssystem für die Spannungsversorgung und das Verdrahtungssystem · für die Erde bilden.

909827/0587

282684? - 3*--

Es würde einen sehr erheblichen Aufwand erfordern, diese Widerstände R^ , R^, ... Rg jeweils einzeln für jedes der 100 Makroelemente auszubilden, wenn der jeweilige Wert der Widerstände R^, R^, ... Rq, die in jedem Makroelement ausgebildet werden müssen, entsprechend der örtlichen Position des Makroelements geändert werden muß. Wenn außerdem die Herstellungstoleranzen berücksichtigt werden, kann ein hinreichender Effekt nicht erreicht werden.

Deshalb werden bei dem erfindungsgemäßen LSI-Chip für jede der Spannungen V-m™ ^un^ Vql ^^e Bezugs spannung und die Abweichspannung für diese Bezugs spannung, V-mrj» und Vq-j- beispielsweise, so gesetzt, daß die Spannungen zwei Stufen auf der Plusseite und ebenfalls zwei Stufen auf der negativen Seite ergeben. Deshalb sind die Widerständswerte R^, Ro,... Rq in jedem Makroelement verschieden, so daß die fünf Stufen der Spannungswerte an jede Position des Makroelements gegeben werden, soweit es die Makroelemente in dem LSI-Chip betrifft.

Anhand der Fig. 10 werden die Einstellbedingungen für "Vref und Vqt für die 100 Makroelemente, die auf dem LSI-Chip vorgesehen sind, gezeigt.

In dieser Figur bezeichnet:

^H: Makroelement kompensiert für Vrvr™ ΔO: Makroelement kompensiert für Vq-j- und
A bedeutet, daß die Kompensation für eine Stufe von der Referenzspannung zu einer höheren Spannung ausgeführt ist. ^bedeutet, daß die Kompensation für zwei Stufen von einer Referenzspannung zu einer höheren Spannung ausgeführt ist.
Vbedeutet, daß die Kompensation für eine Stufe von der Referenzspannung zu einer niedrigeren Spannung ausgeführt ist.

909827/0587 .

^ bedeutet, daß die Kompensation für zwei Stufen von der Referenzspannung zu einer niedrigeren Spannung ausgeführt ist.

Wie aus dieser Figur deutlich wird, erfordern die Makroelemente, die in der Nähe der Anschlußfläche für die Spannungsversorgung (V_EE) und der Ansahlußflache für die Erde (Vqq) liegen, einen betragsmäßig großen Kompensationswert.

Andererseits erfordern die Makroelemente, die entlang der Diagonalen der matrixförmigen Makroelementanordnung liegen, eine geringe Kompensation. Die Makroelemente, die etwa in der Mitte der matrixförmigen Makroelementanordnung liegen, erfordern gewöhnlich keine Kompensation, da sie von der Anschlußfläche für die Spannungsversorgung und von der Anschlußfläche für die Erde gleich weit entfernt liegen. Im Falle der vorliegenden Erfindung ist jedoch eine Kompensation erforderlich, da die Makroelemente für hohe Leistung nicht im Umfangsteil der matrixförmigen Makroelementanordnung, von beiden Elektrodenflächen aus gesehen, liegen.

Bei dem erfindungsgemäßen LSI-Chip werden die Eeferenzspannungen von VgEp ^unc*· ^nL beispielsweise wie folgt gewählt:

^V0L " -¹'^7V

Außerdem werden die kompensierten Widerstandswerte so ein gestellt, wie in der Tabelle 2 gezeigt ist, entsprechend der in den Fig. 8 und 9 gezeigten Spannungsverteilung und unter Berücksichtigung der Durchschnittszahl der benutzten Gatter.

Wie ersichtlich ist, wird jeder der Werte V^gj, und Vq_L in Jedem Makroelement für hohe Leistung und in jedem

909827/0587

Makroelement für geringe Leistung kompensiert, und es ist klar, daß die Widerstandswerte verschieden sind.

zu kompen
sierender
Pegel

'REF

Tabelle 2

Betrag der zu kompen-Kompensa- sierender tion Widerstand

Widerstandswert Makro element mit geringer hoher Leistung Leistung

315O Ohm
3120 Ohm
3090 Ohm
3050 Ohm
3020 Ohm

1680 Ohm 1670 Ohm 1650 Ohm 1630 Ohm 1610 Ohm

'OL

3640 Ohm
3620 Ohm
3600 Ohm
3580 Ohm
3560 Ohm

970 Ohm 960 Ohm 95Ο Ohm 940 Ohm 930 Ohm

Bei den in Tabelle 2 gezeigten Kompensationsmaßnahmen wird ein Widerstand Bn zur Kompensation von V^j, kompensiert, jedoch ist es auch möglich, einen Widerstand und/oder beide Widerstände

und E₁-, zu kompensieren.

In gleicher Weise können zur Kompensation von V_QL nicht nur ein Widerstand E-,, sondern auch Widerstände IL,, E₀

und E, kompensiert werden.

-p

Eine Kompensation für die Spannungsänderung, die aufgrund der Wärmeerzeugung in dem LSI-Chip entsteht, kann durch Vergrößerung des Verdrahtungswiderstands realisiert werden, jedoch ist dies für das vorliegende LSI-Chip nicht wirksam, da eine Vergrößerung des Widerstandswerts eine Verschlechterung des Ausgangs mit hohem Pegel mit sich · bringt.

Der erfindungsgemäße LSI-Chip ist zur Einführung des folgen den Herstellungsverfahrens geeignet. Hier wird der "bipolare

909827/0587

integrierte Schaltkreisaufbau benutzt, welcher eine im wesentlichen planare Ausbildung hat. Ein solches Herstellungsverfahren wird anhand der Fig. 11(a) bis 11(n) gezeigt.

Bei dem Verfahren, wie es in diesen Figuren gezeigt ist, wird eine Ausbildung erklärt, die schließlich durch eine Anordnung eines Transistors und eines Widerstands gebildet wird. Solch eine Anordnung ist beispielsweise in Fig. 5 durch die Schnittlinie X-X¹ wiedergegeben.

Zuerst wird ein Silizium (Si)-Halbleitersubstrat 201, welches eine planare Oberfläche mit einer Größe von beispielsweise 76,2 mm im Durchmesser besitzt, vorbereitet, wie in Fig. 11(a) gezeigt ist. Dieses Siliziumhalbleitersubstrat ist P-leitend und besitzt einen spezifischen Widerstand von beispielsweise 5 bis 20 Ohm·cm.

Wie in Fig. 11(b) gezeigt ist, wird dann ein Isolationsfilm 202 gebildet, der die Oberfläche des Halbleitersubstrats 201 bedeckt und beispielsweise eine Dicke von 4000 S. hat. Für diesen Isolationsfilm 202 kann Siliziumdioxyd (SiOp) benutzt werden. Dieses Siliziumdioxyd kann beispielsweise dadurch gebildet werden, daß die Oberfläche des Halbleitersubstrats 201 für 30 Minuten in einer feuchten Oxydiationsumgebung bei einer Temperatur von 1100⁰C direkt oxydiert wird.

JO Wie in Fig. 11(c) gezeigt ist, wird dann eine Öffnung zum Einbringen von Störstoffen (Dotierungsstoffen) auf dem Isolationsfilm ausgebildet, und zwar ein Fenster 203. Zur Herstellung einer Öffnung im Isolationfilm kann beispielsweise ein bekanntes .Photoätzverfahren benutzt werden. Außerdem ist es möglich, die Plasmaätztechnik anzuwenden, bei der Halogengas CF^ benutzt wird.

Es ist ein Merkmal der vorliegenden Erfindung, daß die Fenster 203' nicht nur in dem Bereich (T) ausgebildet

909827/0587

werden, wo später beim Fortschreiten des Herstellungsprozesses ein Transistor gebildet wird, sondern auch im Bereich (R), 'wo ein Widerstand gebildet wird.

Wie in Fig. 11(d) gezeigt ist, wird eine geeignete Donator-Verunreinigung selektiv in die freiliegende Oberfläche des Halbleitersubstrats 201 eingebracht, damit werden die N⁺-leitenden Bereiche 204 und 204' gebildet.

Als Donator-Störstoff kann bekanntermaßen Antimon (Sb), Phosphor (P) oder Arsen (As) benutzt werden, und diese Störstoffe werden mittels des bekannten Diffusionsverfahrens eingebracht, damit werden die N⁺-leitenden Bereiche 204, 204' in der Tiefe von 3 bis 10 Ai gebildet.

Als Diffusionsverfahren können die Diffusion aus der Gasphase oder ein Festkörperdiffusionsverfahren verwendet werden, wie gewünscht.

Danach wird der Isolationsfilm 202 entfernt, wie in Fig.11(e) gezeigt ist, die N-leitende epitaxiale Schicht 205, die eine geringe Störstoffkonzentration besitzt, wird auf der Oberfläche des freien Halbleitersubstrats ausgebildet. Das epitaxiale Aufwachsen kann durch ein bekanntes Verfahren erfolgen, beispielsweise mittels einer Gasphasenreaktion der Hydride der Donatorverunreinigung mit Siliziumtetrachlorid (SiCl^). Die N-leitende Epitaxieschicht wird in einer Dicke von 2 bis 3/U ausgebildet. Zu dieser Zeit diffundiert die Donatorverunreinigung aus den N⁺-Ieitenden Bereichen 204, 204' heraus und diffundiert teilweise auch in die Epitaxieschicht 205 hinein, damit bilden die N⁺-leitenden Bereiche vergrabene Schichten (sogenannte buried layers).

Wie in Fig. 11(f) gezeigt ist, wird dann ein Isolationsfilm 206 aufgebracht, der die Oberfläche der N⁺-leitenden Epitaxieschicht mit einer Dicke von beispielsweise 4000 bedeckt, dann wird ein Fenster an der gewünschten Stelle

909827/0587

282684? -38-

dieses Isolationsfilms206 gebildet. Danach wird der P-leitende Isolationsbereich 207 gebildet, dazu erfolgt eine selektive Diffusion eines entsprechenden Akzeptorstörstoffs. Als Akzeptorstörstoff kann beispielsweise bekanntlich Bor (B) benutzt werden. Als Diffusionsverfahren sind beispielsweise Diffusion aus der Gasphase oder Festkörperdiffusionsverfahren, wie oben beschrieben, geeignet.

Wie in Fig. 11(g) gezeigt ist, wird an der gewünschten Stelle des Isolierfilms 207, der die N-leitende Epitaxieschicht bedeckt, ein Fenster ausgebildet, beispielsweise an der Stelle auf einer Insel der N-leitenden Epitaxieschicht 205, nachfolgend wird der Donatorstörstoff selektiv eindiffundiert, damit wird der N⁺-leitende Kollektorkontaktbereich 208 in einer Dicke von 1,5 bis 2,5/U ausgebildet.

Wie in Fig. 11(h) gezeigt ist, wird danach wiederum ein Fenster an der gewünschten Stelle des Isolationsfilms 206, der die Oberfläche der einen Insel der N-leitenden Epitaxieschicht 205 bedeckt, gebildet, und der Akzeptorstörstoff wird selektiv eingebracht, damit wird der P-leitende Basisbereich 209 in einer Dicke von beispielsweise 0,5 bis 1/U ausgebildet.

Beim nächsten in Fig. 11(i) gezeigten Schritt werden jeweils Fenster auf dem Basisbereich 209 cLes Isolationsfilms 206, der die Oberfläche der einen Insel der N-leitenden Epitaxieschicht 205 bedeckt, und an der gewünschten Stelle auf dem Isolationsfilm 206, der die Oberfläche der anderen Insel der N-leitenden Epitaxieschicht 205 bedeckt, gebildet, und dann wird der Akzeptorstörstoff wiederum selektiv eingebracht, damit wird der P-leitende Basiskontaktbereich 210 in dem Basisbereich 209 ausgebildet, während der P-leitende Widerstandsbereich 211 in der anderen Insel der N-leitenden Epitaxieschicht 205' ausgebildet wird. Diese

909827/0587

-3S-

P-leitenden Bereiche 210 und 211 werden beispielsweise in einer Dicke von 0,2 bis 0,8 Ai ausgebildet.

Wie dann in Fig. 11(j) gezeigt ist, werden wiederum Fenster auf dem Basisbereich 209 des Isolationsfilms 206, der die Oberfläche der einen Insel der N-leitenden Epitaxieschicht 205 bedeckt, und auf dem Ν-leitenden Kollektorkontaktbereich 208, welcher dem Basisbereich 209 benachbart ist, ausgebildet, und dann werden die Donatorstör-Stoffe wiederum selektiv eingebracht, damit werden der N⁺-leitende Emitterbereich 212 im Basisbereich 209 und der N⁺-leitende Bereich 213 im Kollektorkontaktbereich 208 ausgebildet. Diese H⁺-leitenden Bereiche 212 und 213 werden beispielsweise in einer Dicke von 0,2 bis 0,8/U ausgebildet.

Für die Einbringung der Störstoffe in das Halbleitersubstrat oder die Epitaxieschicht kann anstelle der oben genannten Diffusionsverfahren auch das bekannte Verfahren der Ionenimplantation angewendet werden. Wenn die Tiefe der Stör-Stoffeinbringung, insbesondere die Tiefe des speziell ausgebildeten Leitfähigkeitsbereichs flach ist, ist ein solchen Ionenimplantationsverfahren besonders wirkungsvoll.

Wenn ein Störstoff in ein solches Halbleitersubstrat oder eine solche Epitaxieschicht eingebracht wird, werden viele Öffnungen für die Störstoffeinbringung, d.h. Fenster, insbesondere auf dem Isolationsfilm vorgesehen, der auf der Oberfläche der Epitaxieschicht ausgebildet ist. Deshalb wird die Oberfläche des Isolationsfilms aufgrund vieler Einkerbungen und Sprünge rauh, wenn, wie oben beschrieben wurde, die jeweilige Störstoffeinbringung ausgeführt wird.

Eine solche rauhe Oberfläche des Isolationsfilms macht es schwierig, die metallische Verdrahtungsschicht präzise auszubilden, die im nachfolgenden Verfahrensschritt ausgeführt werden muß, und darüber hinaus führt dies zu offenen Leitungen in der metallischen Verdrahtungsschicht. Deshalb wird bei der Erfindung beim in Fig. 11(i) gezeigten

909827/0587

Herstellungsschritt beispielsweise der Akzeptorstörstoff auf der Oberfläche des P-leitenden Basisbereichs 2091 der mit einem auf dem Isolationsfilm ausgebildeten Fenster versehen ist, und auf der Oberfläche der Insel der N-leitenden Epitaxieschicht 2O5¹ aufgebracht. Danach wird der Isolationsfilm insgesamt durch Ätzung entfernt, und dann wird ein thermischer Schritt in einer oxydierenden Umgebung ausgeführt. Als Ergebnis dieses Verfahrensschritts wird der Basiskontaktbereich 210 in dem P-leiten- den Basisbereich 209 ausgebildet, während der Widerstandsbereich 211 in der Insel der N-leitenden Epitaxieschicht 205' ausgebildet wird. Gleichzeitig wird der Isolationsfilm, der aus Siliziumoxyd besteht und eine gleichförmige Dicke besitzt, auf der Oberfläche der Epitaxieschicht ausgebildet. Da damit als Fenster, die für die Störstoffeinbringung in diesem neuen Isolationsfilm vorgesehen sind, nur das Fenster zur Bildung des Emitterbereichs und das Fenster zur Bildung des Kollektorkontaktbereichs verbleiben, wird damit die Glattheit dieses Isolationsfilms erreicht.

Wie dann in Fig. 11(k) gezeigt ist, werden dann das Fenster für die Kollektorelektrode, das Fenster für die Basiselektrode, das Fenster für die Emitterelektrode und das Fenster für den Widerstand auf dem Isolationsfilm 206 ausgebildet, der die Oberfläche der Epitaxieschicht bedeckt. Danach wird der dünne Metallfilm, der aus Aluminium (Al) besteht, in den Fenstern und auf der Oberfläche des Isolationsfilms abgelagert, dieser Metallfilm wird selektiv entsprechend dem gewünschten Muster entfernt, damit wird die erste Verdrahtungsschicht 214-gebildet. Zur Aufbringung des Aluminiums kann das Vakuumaufdampfverfahren verwendet werden, und zur selektiven Entfernung des Aluminiums kann das Photoätzverfahren oder das Plasmaätzverfahren verwendet werden.

909827/0587

Die Aluminiumverdrahtungsschicht wird in einer Dicke von ungefähr 1 ai ausgebildet.

Wie dann in Fig. 11(1) gezeigt ist, wird eine Isolierschicht 215 aus Phosphorsilikatglas (PSG) aufgebracht, diese Schicht bedeckt die erste Verdrahtungsschicht und die freie Oberfläche des Isolierfilms 206. Dieses Phosphorsilikatglas kann durch eine chemische,Reaktion in der Gasphase aus Monosilan (SiH^) und Phosphin (PH^) mit einer Dicke von 1 bis 2 ai ausgebildet werden.

Wie in Pig. 11(m) gezeigt ist, wird dann eine öffnung, d.h. ein Fenster, an der gewünschten Stelle des Isolationsfilms ausgebildet, und dann wird wiederum Aluminium auf- gebracht und bedeckt die Isolationsschicht und das Fenster, dieses wird dann selektiv entfernt, so daß die zweite Verdrahtungsschicht 216 auf der Isolationsschicht gebildet wird. Für die selektive Entfernung der Schicht aus Phosphorsilikatglas wird ein Photoätzverfahren oder eine Plasmaätzverfahren benutzt.

Wie in Fig. 11(n) gezeigt ist, wird danach eine Oberflächenschutzschicht 217, die aus Phosphorsilikatglas besteht, ausgebildet, diese Schicht bedeckt wiederum die zweite Verdrahtungsschicht 216 und die freie Oberfläche der Isolationsschicht 215· Diese Oberflächenschutzschicht wird in einer Dicke von 2 bis 3 ai auf fast dem gesamten LSI-Chip ausgebildet, mit Ausnahme der Oberfläche der Eingangs-Aus gangs ans chlußf lachen .

Der erfindungsgemäße LSI-Chip kann durch die oben erläuterten Herstellungsschritte hergestellt werden.

Da eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration eine solche Ausbildung hat, daß die Makroelemente mit geringer Leistung nur für interne

909827/0587

Schaltkreise dienen, und daß die Makroelemente mit hoher Leistung für externe, mit ihnen verbundene Schaltkreise dienen, wird der Leistungsverbrauch mit höherem Integrationsgrad gesenkt. Darüber hinaus wird die Ansteuerungsfähigkeit für externe Kreise, die mit der Halbleiterschaltungsanordnung mit Großbereichintegration verbunden werden sollen, stark verbessert.

Außerdem kann eine erfindungsgemäße Halbleiterschaltungsanordnung mit Großbereichintegration Änderungen und Schwankungen der Versorgungsspannung und des Erdpotentials innerhalb des LSI-Chips kompensieren, dazu wird eine Differenz beim Wert der Widerstände berücksichtigt, die in den Makroelementen für jedes gruppierte Makroelement ausgebildet sind, damit ist ein sehr stabiler Betrieb sichergestellt.

909827/0587

Claims

PAfENTANWÄLTE

Orthstraße 12 D-8000 München 60

FUJITSU LIMITED

No. 1015, Kamil-odanaka

Nakahara-ku, Kawasaki

Japan

Patentansprüche

^s. 1y Halbleiterschaltungsanordnung mit Großbereichintegration (LSI-Chip) mit einem Halbleitersubstrat, welches eine planare Oberfläche besitzt, mit mehreren Transistoren, die auf dem Halbleitersubstrat in einem bestimmten Muster angeordnet sind und einen sich bis zur Oberfläche erstreckenden Bereich haben, mit mehreren Widerständen, die auf dem Halbleitersubstrat in einem bestimmten Muster angeordnet sind und einen sich bis zur Oberfläche erstreckenden Bereich haben, mit einer Metallschicht, welche auf dem Halbleitersubstrat gebildet ist und mit den Transistoren und Widerständen zur Bildung vieler Schaltkreise verbunden ist, mit Eingangs-Ausgangsanschlußflachen, welche in den Bereichen nahe des Umfangteils des Halbleitersubstrats angeordnet sind, und mit Makroelementen, die in Form einer Matrix auf der glatten Oberfläche des Halbleitersubstrats angeordnet sind und mehrere logische Schaltungen enthalten, dadurch gekennzeichnet,

daß die Makroelemente aus mehreren Makroelementen mit logischen Schaltkreisen, die eine hohe Leistung verarbeiten, und aus mehreren Makroelementen mit logischen Schaltkreisen, die eine geringe Leistung verarbeiten, zusammengesetzt sind, wobei die Makroelemente mit logischen Schaltkreisen, die eine hohe Leistung verarbeiten, am Umfangsteil der matrixförmigen Makroelementanordnung angeordnet sind, und wobei die Makroelemente mit logischen Schaltkreisen, die

909827/0587

ORIGINAL INSPECTED

eine geringe Leistung verarbeiten, zumindest teilweise im Innenbereich, der matrixförmigen Makroelementanordnung angeordnet sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Schaltkreise, die in den Makroelementen enthalten sind, welche die logischen Schaltkreise enthalten, die eine hohe Leistung verarbeiten, wie erforderlich innerhalb oder außerhalb des LSI-Chips abgeschlossen werden können.
3- Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Schaltkreise in den Makroelementen mit den logischen Schaltkreisen, die eine geringe Leistung verarbeiten, im entsprechenden LSI-Chip abgeschlossen sind.
4-, Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß größere Transistoren, welche die Emitterfolgekreise für den Ausgang bilden., zwischen den matrixförmig angeordneten Makroelementen und den Eingangs-Ausgangsanschlußflachen vorgesehen sind.
5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Verdrahtungskanal zwischen der Eingangs-Ausgangsanschlußfläche und den größeren Transistoren, welche die Emitterfolgerausgangstransistoren bilden, vorgesehen ist.
6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Schaltkreise im Makroelement auch einen Stromschalter umfassen, der aus einer emittergekoppelten Logikschaltung besteht, die aus mehreren Transistoren, mehreren Widerständen und Metallschichten gebildet ist.
7. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Widerstände, die zwischen dem Ausgangstransistor des logischen Schaltkreises und dem Erdpotential eingesetzt sind, am Ausgangsanschluß des logischen Schaltkreises

909827/0587

gebildet sind, und daß die Werte dieser Widerstände selektiv bestimmbar sind.
8. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die auf dem Halbleitersubstrat vorgesehene Metallschicht zusammengesetzt ist aus dem Signalsystem, welches zumindest zwischen Transistoren und/oder Widerständen in den Makroelementen, zwischen Makroelementen und zwischen einer Eingangs-Ausgangsanschlußfläche und einem Makroelement Verbindungen herstellt, aus dem Versorgungsspannungsverteilungssystem, welches die Versorgungsspannung und den Strom an die Makroelemente führt, und aus dem Verteilungssystem für das Erdpotential, welches das Erdpotential an die Makroelemente gibt.
9. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht des Signalsystems aus einer ersten Verdrahtungsschicht und einer zweiten Verdrahtungsschicht zusammengesetzt ist.
10. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht des Versorgungsspannungsverteilungssystems zusammengesetzt ist aus mehreren ersten Verdrahtungsschichten, die an den Grenzen von aneinander anstoßenden .Makroelementen in der Zeilenrichtung verlaufen, aus der zweiten Verdrahtungsschicht, die an den Grenzen von aneinander anstoßenden Makroelementen in der Spaltenrichtung verläuft und zwischen den ersten Verdrahtungsschichten Verbindungen in Brückenform herstellt, und aus der Verbindungsverdrahtungsschicht, welche an beiden Enden der ersten Verdrahtungsschicht angeordnet ist und teilweise mit der Anschlußfläche für die Spannungsversorgung verbunden ist.
11· Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht für das Verteilungssystem für

909827/0587

282684?

das Erdpotential zusammengesetzt ist aus mehreren zweiten Verdrahtungsschichten, die auf den Makroelementen in Spaltenrichtung verlaufen, und aus der Verbindungsverdrahtungsschicht, die auf beiden Seiten der zweiten Verdrahtungsschicht angeordnet ist und teilweise mit der Anschlußfläche für das Erdpotential verbunden ist.
12. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Metallschicht des Signalsystems, welches Transistoren und/oder Widerstände in dem Makroelement verbindet, zumindest aus dem ersten Verdrahtungssystem zusammengesetzt ist.
13. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht des Signalsystems, welches eine Verbindung zwischen den Makroelementen herstellt, in der ersten Verdrahtungsschicht zwischen der Metallschicht, welche die Makroelemente und die Metallschicht des Versorgungsspannungsverteilungssystems verbindet, vorgesehen ist und außerdem in der zweiten Verdrahtungsschicht zwischen der Metallschicht des Verteilungssystems für das Erdpotential und der Metallschicht für das Versorgungsspannungsverteilungssystem auf dem Makroelement vorgesehen ist.
14. Halbleiterschaltungsanordnung mit Großbereichintegration (LSI-Chip) mit einem Halbleitersubstrat, welches eine planare Oberfläche besitzt, mit mehreren Transistoren, welche auf dem Halbleitersubstrat im gewünschten Muster und mit einem sich bis zur Oberfläche erstreckenden Bereich ausgebildet sind, mit mehreren Widerständen, welche auf dem Halbleitersubstrat im gewünschten Muster und mit einem sich bis zur Oberfläche erstreckenden Bereich ausgebildet sind, mit einer Metallschicht, welche auf dem Halbleitersubstrat angeordnet ist und mit den Transistoren und Widerständen zur Bildung vieler Schaltkreise verbunden ist, mit einer Eingangs-Ausgangsanschlußfläche, die am

909827/0587

Umfangsbereich des Halbleitersubstrats vorgesehen ist, und mit Makroelementen, welche mehrere logische Schaltkreise enthalten und in der Form einer Matrix auf der ebenen Oberfläche des Halbleitersubstrats angeordnet sind, dadurch gekennzeichnet,

daß die Widerstandswerte der Widerstände, welche die logischen Schaltkreise bilden, selektiv so bestimmt sind, daß die Spannungschwankungen auf der Metallschicht des Versorgungsspannungsverteilungssystems und auf der Metallschicht des Verteilungssystems für das Erdpotential, wobei diese Verteilungssysteme die Versorgungsspannung bzw. das Erdpotential abgeben, kompensiert werden.
15. Anordnung nach Anspruch 14-, dadurch gekennzeichnet, daß die Widerstandswerte der Widerstände, die den logischen Schaltkreis bilden, selektiv entsprechend der Entfernung zwischen dem Makroelement, welches den logischen Schaltkreis enthält, und der Versorgungsspannungsanschlußflache und der Erdpotentialanschlußflache bestimmt sind, um die Spannungsschwankungen auf der Metallschicht des Versorgungsspannungsverteilungssystems und. auf der Metallschicht des Verteilungssystems für das Erdpotential, wobei diese Systeme die Versorgungsspannung und das Erdpotential an die logischen Schaltkreise gegeben, zu kompensieren.
16. Anordnung nach Anspruch 1A-, dadurch gekennzeichnet, daß die Widerstandswerte der Widerstände, die die logischen Schaltkreise bilden, in der Weise bestimmt sind, daß mehrere Makroelemente, welche die logischen Schaltkreise enthalten, alle, in mehrere Bereiche entsprechend der Entfernung von der Spannungsversorgungsanschlußfläche und der Anschlußfläche für das Erdpotential eingeordnet sind, und daß in den Makroelementen des gleichen Bereichs die entsprechenden Widerstände den gleichen Widerstandswert haben, um die Spannungschwankungen auf der Metallschicht des Spannungsverteilungssystems und der Metallschicht des

909827/0587

— ο -

Verteilungssystems für das Erdpotential zu kompensieren, wobei diese Systeme die Versorgungsspannung bzw. das Erdpotential an die logischen Schaltkreise geben.
17. Anordnung nach Anspruch 14-, dadurch gekennzeichnet, daß alle Makroelemente in fünf Bereiche eingeordnet sind, entsprechend der Position gegenüber der Spannungsversorgungsanschlußflache und der Anschlußfläche für das Erdpotential.
10
18. Anordnung nach Anspruch 14-, dadurch gekennzeichnet, daß die Referenzspannung Vg₂₅, des emittergekoppelten logischen Schaltkreises als ein Index für die Einordnung der Makroelemente benutzt wird.
19. Anordnung nach Anspruch 14-, dadurch gekennzeichnet, daß die einen niedrigen Pegel besitzende Ausgangsspannung Vq-j- der emittergekoppelten logischen Schaltung als ein Index für die Einordnung Makroelemente benutzt wird.

909827/0587