DE4008883C2 - Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung - Google Patents
Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen HerstellungInfo
- Publication number
- DE4008883C2 DE4008883C2 DE4008883A DE4008883A DE4008883C2 DE 4008883 C2 DE4008883 C2 DE 4008883C2 DE 4008883 A DE4008883 A DE 4008883A DE 4008883 A DE4008883 A DE 4008883A DE 4008883 C2 DE4008883 C2 DE 4008883C2
- Authority
- DE
- Germany
- Prior art keywords
- type
- layers
- conductor tracks
- memory
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/91—Diode arrays, e.g. diode read-only memory array
Description
Die Erfindung bezieht sich allgemein auf einen Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Her
stellung.
Ein gattungsgemäßer Nur-Lese-Speicher vom Maskentyp
und ein gattungsgemäßes Verfahren zu dessen Herstellung
sind aus der JP 59-106 147 (A) bekannt.
Die sich im Moment im Gebrauch befindlichen integrierten Speicher
schaltkreise können grob entsprechend ihrer Schreibfunktion in
Schreib/Lesespeicher (read/write memory) oder RWM, bei denen nicht
nur ein Auslesen, sondern auch freies Schreiben nach der Her
stellung erfolgen kann, und in Nur-Lese-Speicher oder ROM, bei
denen kein Schreiben erfolgen kann und die nach der Herstellung
nur zum Auslesen benutzt werden, eingeteilt werden. Das ROM wird
zum Speichern von festgelegter Information, wie z.B. Zeichenmuster,
verwendet, da die darin gespeicherte Information nach Abschalten
der Spannungsversorgung erhalten bleibt. Das ROM kann ferner in
ein lösch- und programmierbares ROM oder EPROM, bei dem die gespei
cherte Information nach der Herstellung elektrisch verändert und
die gespeicherte Information z.B. durch Betrahlung mit ultravio
lettem Licht gelöscht werden kann, und ein Masken-ROM, bei dem die
Information im Verlauf der Herstellung eingeschrieben wird und nach
der Fertigstellung nicht mehr geändert werden kann, klassifiziert
werden. Das Masken-ROM wird zur Speicherung von festgelegten Daten,
wie z.B. Zeichenmuster bei einem Monitor oder das BASIC-Programm
eines Personal Computers, verwendet.
Der Speicherbereich der zur Zeit kommerziell erhältlichen Masken-
ROMs umfaßt im allgemeinen eine große Zahl von in Form einer Matrix
angeordneten MOS-Transistoren. Jeder dieser MOS-Transistoren wird
als Speicherzelle verwendet. Wenn ein MOS-Transistor auf einem
Halbleitersubstrat gebildet wird, ist es erforderlich, drei
Bereiche, d.h. Source, Drain und Gate, zu schaffen. Für die Größe
eines jeden dieser drei Bereiche ist es notwendig, groß genug zu
sein, um die Funktion als MOS-Transistor zu erreichen, so daß
dieser nicht unbegrenzt verkleinert werden kann. Daher ergeben
sich trotz der neuerlichen Forderung nach Verkleinerung der inte
grierten Halbleiterschaltkreiseinrichtungen natürlich vorgegebene
Beschränkungen der Miniaturisierung der Speicherbereichfläche als
ganzes, solange MOS-Tranistoren als Speicherzellen verwendet
werden. Dieses Problem wird insbesondere mit einer Vergrößerung
der Speicherkapazität des Masken-ROM ernst. Andererseits ist
die Forderung nach größerer Speicherkapazität der IC-Speicher
einschließlich des Masken-ROMs in den letzten Jahren stärker
geworden. Daher ist bereits ein verbessertes Masken-ROM vorge
schlagen worden, um den gegenläufigen Forderungen nach Miniaturi
sierung einer Vielzahl von integrierten Halbleitereinrichtungen
einschließlich der IC-Speicher und der größeren Speicherkapa
zitäten der IC-Speicher zu entsprechen. Bei einem solchen ver
besserten Masken-ROM wird eine Einrichtung oder ein Element mit
dem Aufbau einer Diode anstelle einer Einrichtung oder eines
Elementes mit der Konfiguration eines MOS-Transistors als Speicher
zelle verwendet.
Die Fig. 6A bis 6C zeigen die Struktur eines Speicherzellenfeldes
in einem verbesserten Masken-ROM, die in der JP 61-1904 (B2) bzw.
in der zugehörigen Offenlegungsschrift JP 59-106 147 (A) beschrieben
ist. Fig. 6A zeigt eine Draufsicht des Speicherzellenfeldes und die
Fig. 6B und 6C sind Querschnitte entlang der unterbrochenen Linien
(a) bzw. (b) der Fig. 6A. Bezüglich dieser Figuren ist dieses
Speicherzellenfeld auf einem monokristallinen Siliziumhalbleitersub
strat 40 gebildet. Ein aus einer Siliziumdioxidschicht gebildeter
Isolierfilm 48 ist auf der Oberfläche des Substrates 40 geschaffen.
Eine große Anzahl von bandartigen N-Polysiliziumschichten 42 ist
parallel auf diesem Substrat 40 gebildet. Es ist eine Isolierschicht
41 auf der gesamten Oberfläche des Halbleitersubstrates 40, ein
schließlich der Polysiliziumschichten 42, geschaffen und es sind
Öffnungen oder Kontaktlöcher 44 selektiv in der Isolierschicht 41
gebildet. P-Polysiliziumbereiche 45 werden durch Einlagern von
Störstellen in die Polysiliziumschichten 42 unterhalb dieser Kon
taktlöcher 44 geschaffen. Es ist eine große Zahl von parallelen
bandförmigen und elektrisch leitenden Schichten 43 auf der Isolier
schicht 41 und auf den Kontaktlöchern 44 gebildet, die die Poly
siliziumschichten 42 schneiden. Diese Kontaktlöcher 44 sind
selektiv an den Kreuzungspunkten der Polysiliziumschichten 42 und
der elektrisch leitenden Schichten 43 gebildet. Jede der band
förmigen Polysiliziumschichten 42 entspricht einer Wortleitung
und jede der bandförmigen elektrisch leitenden Schichten 43 einer
Bitleitung.
Wie aus der Fig. 6A ersichtlich ist, bilden die Kreuzungspunkte
der bandförmigen Polysiliziumschichten 42 und der bandförmigen
elektrisch leitenden Schichten eine Matrix. Bezüglich der Fig. 6B
und 6C sind unterhalb der Kontaktlöcher 44 pn-Übergänge in den
Polysiliziumschichten 42 nur an den Kreuzungspunkten gebildet,
die zu Kontaktlöchern gehören. Wenn eine Spannung in Vorwärts
richtung an die elektrisch leitenden Schichten 43, deren Kreuzungs
punkte zu den Kontaktlöchern 44 gehören, angelegt wird, fließt ein
Strom in den zugehörigen Polysiliziumschichten 42. Wenn anderer
seits eine Spannung in Vorwärtsrichtung an die elektrisch leitenden
Schichten 43, deren Kreuzungspunkte nicht zu den Kontaktlöchern 44
gehören, angelegt wird, fließt an diesen Kreuzungspunkten kein
Strom durch die Polysiliziumschichten 42, da die elektrisch lei
tenden Schichten 43 und die Polysiliziumschichten 42 durch die
Isolierschicht 41 voneinander isoliert sind. Wenn eine Bitleitung
ausgewählt wird, wird eine vorbestimmte Spannung an diese Bit
leitung angelegt und es wird dann eine Wortleitung ausgewählt
und geprüft, ob ein Strom in dieser Wortleitung fließt oder nicht,
so daß daher getestet werden kann, ob am Kreuzungspunkt der
elektrisch leitenden Schicht 43, die zur ausgewählten Bitleitung
gehört, mit der Polysiliziumschicht 42, die zur ausgewählten
Wortleitung, ein Kontaktloch gebildet ist oder nicht. Wenn die An-
oder Abwesenheit der Kontaktlöcher mit den logischen Werten "1"
oder "0" in Verbindung gebracht wird und bei der Herstellung des
Speicherzellenfeldes des Masken-ROMs das Muster zum Bilden der
Kontaktlöcher in Abhängigkeit von der im Masken-ROM zu speichernden
Information ausgewählt wird, wird es möglich, die gespeicherte
Information vom Masken-ROM nach der Fertigstellung wie bei der
herkömmlichen Einrichtung auszulesen. Dies bedeutet, daß nicht
wie bei der herkömmlichen Technik ein einzelner MOS-Transistor als
Speicherzelle verwendet wird, sondern ein einfacher pn-Übergang,
d.h., eine Diode. Die für eine Speicherzelle erforderliche Fläche
wird durch die Breiten der Polysiliziumschicht 42 und der elek
trisch leitenden Schicht 43 bestimmt. Die Minimalwerte der Breiten
der elektrisch leitenden Schichten 43 und der Polysiliziumschichten
42 werden durch die Grenzen für die Breite und den Abstand von
Leiterbahnen bei der zur Zeit möglichen Herstellungstechnik
bestimmt. Durch eine Verminderung dieser Breiten kann die von jeder
Speicherzelle auf dem Substrat belegte Fläche erheblich kleiner als
die einer herkömmlichen Einrichtung sein, solange Kontaktlöcher 44
geschaffen werden können. Damit kann ein Masken-ROM gebildet werden,
das signifikant kleiner ist als das herkömmliche Masken-ROM, bei
dem ein MOS-Transistor als Speicherzelle verwendet wird.
Nun wird der Prozeß zur Herstellung des in Fig. 6 dargestellten
Speicherzellenfeldes erläutert. Zuerst wird durch selektive Oxidation
ein Oxidfilm auf einem monokristallinen Siliziumsubstrat, auf dem
das Speicherzellenfeld gebildet werden soll, geschaffen. Auf diese
Weise entsteht ein monokristallines Siliziumsubstrat 40 mit einer
isolierenden Oberflächenschicht. Es wird eine große Zahl von
zueinander parallelen bandförmigen Polysiliziumschichten auf diesem
Isolierfilm gebildet. Polysilizium ist ein intrinsischer Halbleiter,
d.h. seine Leitfähigkeit ist weder vom N- noch vom P-Typ. Um eine
N-Typ Polysiliziumschicht zu schaffen werden Störstellen vom N-Typ
in diese Polysiliziumschicht eingelagert. Auf diese Weise entsteht
eine große Zahl von parallelen bandartigen Polysiliziumschichten 42
vom N-Typ. Dann wird eine Isolierschicht 41 auf der gesamten Ober
fläche des Substrates 40, einschließlich der Oberflächen der Poly
siliziumschichten 42 vom N-Typ, geschaffen. Anschließend werden
in Abhängigkeit von der gewünschten im Masken-ROM zu speichernden
Information Kontaktlöcher 44 durch selektives Ätzen der Isolier
schicht 41 gebildet. Nun werden durch Ionenimplantation Störstellen
vom P-Typ selektiv in diejenigen Bereiche der Polysiliziumschichten
42 vom N-Typ eingelagert, in denen die Kontaktlöcher 44 gebildet
sind. Auf diese Weise werden Polysiliziumbereiche 45 vom P-Typ in
denjenigen Bereichen der n-Typ Polysiliziumschichten 42 gebildet,
in denen die Kontaktlöcher 44 gebildet sind. Zuletzt wird eine
große Zahl von parallelen, bandförmigen und elektrisch leitenden
Schichten 43 aus z.B. Aluminium auf die Isolierschicht 41 ein
schließlich der Kontaktlöcher 44 aufgebracht.
Im folgenden wird der tatsächliche Herstellungsprozeß des Masken-
ROM-Chips mit dem oben beschriebenen Speicherzellenfeld beschrieben.
Fig. 7 stellt ein Flußdiagramm dar, das die Züge des Herstellungs
prozesses für den Masken-ROM-Chip zeigt. Bezüglich dieser Figur
wird auf dem monokristallinen Siliziumsubstrat ein Bereich oder
eine Insel eines Leitfähigkeitstypes geschaffen, der dem Leit
fähigkeitstyp des monokristallinen Siliziumsubstrates entgegen
gesetzt ist. Dieser Bereich kann als Bereich dienen, auf dem die
Source und Drain des Transistors in einem nachfolgenden Prozeß
gebildet werden. Das Substrat wird dann selektiv oxidiert, um
einen dicken Feldoxidfilm für die Isolation benachbarter Schalt
kreiseinrichtungen oder Bauelemente voneinander zu bilden. Nun
werden die Polysiliziumschichten geschaffen, die das Gate der
P-Kanal und N-Kanal Transistoren, die als periphere Schaltkreise
des Speicherzellenfeldes benutzt werden, und die Wortleitungen
des Speicherzellenfeldes bilden sollen. Die Polysiliziumschichten,
die die Wortleitungen darstellen sollen, werden zu diesem Zeit
punkt durch Einlagern von N-Störstellen in N-Typ Polysilizium
schichten umgewandelt. Die Source- und Drain-Bereiche der N-
und P-Kanal Transistoren werden nun durch selektives Einführen
von Störstellen in die Substratoberfläche gebildet. Dann wird ein
Isolierfilm auf der gesamten Oberfläche des Substrates geschaffen,
um die Unebenheiten auf dem Substrat auszugleichen. In Fig. 7 ist
dies als "Bildung einer glatten Deckschicht" bezeichnet.
Anschließend werden Kontaktlöcher selektiv in diesem Isolierfilm
gebildet. Nun werden P-Typ Störstellen durch diese Kontaktlöcher
mittels Ionenimplantation in diejenigen Polysiliziumschichten
eingelagert, die die Wortleitungen des Speicherzellenfeldes bilden
sollen. In Fig. 7 ist dies als "Implantation" bezeichnet. Auf diese
Weise werden pn-Übergänge nur in denjenigen Speicherzellen gebildet,
die mit Kontaktlöchern versehen sind. Nun werden entsprechend dem
gewünschten Verdrahtungsmuster elektrisch leitende Schichten auf
dem Substrat, einschließlich der Kontaktlöcher, gebildet. Zuletzt
wird eine Glasschicht als schützende Schicht für die Einrichtung
aufgebracht.
Wenn man den Herstellungsprozeß betrachtet, weist das oben be
schriebene Masken-ROM mit einem Speicherzellenfeld, das von einem
einzelnen pn-Übergang als Speicherzelle Gebrauch macht, folgende
Nachteile auf.
Der Herstellungsprozeß des Speicherzellenfeldbereiches umfaßt den
Schritt des Einführens von N-Störstellen in die Polysiliziumschicht,
um eine N-Polysiliziumschicht zu erzeugen, und den Schritt des
Einführens von P-Störstellen durch Ionenimplantation in diejenigen
Bereiche der N-Polysiliziumschichten, die mit Kontaklöchern ver
sehen sind, um Bereiche vom P-Typ zu erzeugen. Wenn Störstellen in
Polysilizium eingebracht werden, das weder vom N- noch vom P-Leit
fähigkeitstyp ist, um N-Polysilizium zu erzeugen, werden diese mit
einer Konzentration in der Größenordnung 1014 . . . 1016/cm2 einge
lagert. Wenn andererseits das Polysilizium, das einmal als N-Typ
gebildet worden ist, in den hierzu entgegengesetzten P-Typ umge
wandelt werden soll, werden Störstellen mit einer Konzentration
der Größenordnung 1018 . . . 1020/cm2, die höher ist als diejenige
für den Fall, daß Polysilizium, das weder vom P- noch vom N-Typ
ist, als N-Polysilizium erzeugt wird, eingelagert, da es erforder
lich ist, die Polarität des früher mit N-Störstellen dotierten
Polysiliziums durch Einlagern von P-Störstellen umzukehren. Poly
silizium wird nicht von homogenen Einkristallen gebildet, sondern
ist ein Aggregatzustand von vielen Teilchen (Korn). Fig. 9 zeigt
stark schematisiert den Aufbau von Polysilizium. In dieser Figur
stellt jedes Teilchen 82 ein Korn dar, die das Polysilizium bilden.
Die Verteilung von in die oben beschriebene Polysiliziumstruktur
eingeführten Störstellen ist nicht so gleichmäßig wie im Falle des
Einlagerns von Störstellen in monokristallines Silizium. Fig. 10
zeigt den Diffusionszustand der in das N-Polysilizium (hier als
ein Korn dargestellt) eingeführten P-Störstellen, um das N-Poly
silizium in den P-Typ umzuwandeln. Aus dieser Figur ist ersicht
lich, daß die P-Störstellen von außen nach dem Inneren des Kornes
eindiffundieren. Wenn angenommen wird, daß das Korn bis in den
innersten Bereich gleichmäßig als N-Typ erzeugt worden ist, werden
die durch Schraffierung angedeuteten Bereiche des Kornes, in denen
die Konzentration der P-Störstellen groß genug ist, um das
N-Polysilizium in den P-Typ umzuwandeln, in P-Polysilizium umge
wandelt, während die im Zentrum des Kornes gezeigten Bereiche, in
denen die Konzentration der P-Störstellen nicht so hoch ist, als
N-Typ bestehen bleiben. Folglich kann das einmal als N-Typ erzeugte
Polysilizium nicht gleichmäßig in den P-Typ umgewandelt werden.
Wenn Störstellen in das Polysilizium eingelagert werden, das weder
vom P-Typ noch vom N-Typ ist, um N-Polysilizium zu erzeugen,
bilden die oben beschriebenen Eigenschaften von Polysilizium kein
besonderes Problem. Dies ergibt sich aus der Tatsache, daß die mit
Störstellen dotierten Bereiche des Polysiliziums als N-Typ im
ganzen erzeugt werden, selbst wenn die Verteilung der Störstellen
im Polysilizium, d. h., der Zustand des Umwandeln in N-Polysili
zium, bezüglich jedes Korns etwas unterschiedlich ist.
Wie oben beschrieben worden ist, ist es schwierig, das Polysilizium,
das einmal als N-Typ erzeugt worden ist, auf der Ebene der Korn
größe gleichmäßig in den P-Typ umzuwandeln. Wenn das N-Polysilizium
in den P-Typ umgewandelt werden soll, existiert daher keine defi
nierte Grenze zwischen dem Bereich, der in den P-Typ umgewandelt
worden ist, und dem Bereich, der als N-Typ verbleibt. Das bedeutet,
daß der pn-Übergang, der als Speicherzelle besonders kritisch ist,
kaum geschaffen werden kann. Selbst wenn man annimmt, daß der pn-
Übergang die Rolle einer Diode, d. h., die Rolle der Speicherzelle,
spielt, tritt immer noch das Problem einer extrem kleinen Sperr
spannung auf, da die Durchbrucheigenschaften des pn-Überganges
weiter erheblich kleiner sind im Vergleich mit denen von mono
kristallinem Silizium. Auf diese Weise ist es schwierig, einen
gewünschten pn-Übergang mit dem herkömmlichen Herstellungsverfahren
zu schaffen.
Andererseits ergeben sich die folgenden Beschränkungen, wenn der
P-Bereich in den N-Polysiliziumschichten, die die späteren Wort
leitungen bilden sollen, geschaffen wird. Die Fig. 8A und 8B sind
Querschnitte einer Speicherzelle mit einem Kontaktloch. Die Fig. 8A
und 8B zeigen die P-Schichten 45, die in den N-Polysiliziumschichten
mit einer größeren bzw. geringeren Tiefe gebildet sind. Es ist zu
bemerken, daß sich die N-Polysiliziumschicht 42 in die Richtung
senkrecht zur Zeichenebene weiter erstreckt. In Abhängigkeit von
der An- oder Abwesenheit des Kontaktloches in der ausgewählten
Speicherzelle ist es für einen ausreichenden Strom erforderlich,
in der der Speicherzelle entsprechenden Wortleitung zu fließen.
Daher ist ein geringer Widerstandswert der Wortleitung vorzuziehen.
Der Widerstand der Wortleitung wird von der Querschnittsfläche
der N-Polysiliziumschicht 42 beeinflußt. Andererseits ist ein
teilweise elektrisch leitender P-Polysiliziumbereich 45 in der
N-Polysiliziumschicht 42, die die spätere Wortleitung bilden soll,
geschaffen. Daher ist in demjenigen Bereich, in dem der P-Bereich
45 gebildet ist, d.h., im Bereich unterhalb des Kontaktloches, die
effektive Querschnittsfläche der N-Polysiliziumschicht 42, durch
die der Strom fließt, gleich der Querschnittsfläche a · h, wobei h
und a die Dicke und Breite der N-Polysiliziumschicht 42 bedeuten,
abzüglich der Querschnittsfläche des P-Polysiliziumbereiches 45,
d.h., d · b, wobei d und b die Dicke bzw. Breite des P-Polysilizium
bereiches 45 bedeuten. Um den Widerstand der Wortleitung zu
vermindern, ist daher eine geringere Querschnittsfläche des
P-Polysiliziumbereiches vorzuziehen (s. Fig. 8A und 8B). Das heißt,
günstiger sind kleinere Werte für die Dicke d und die Breite b des
Polysiliziumbereiches 45.
Eine Verminderung der Breite c des Kontaktloches bedeutet jedoch
eine Erhöhung des Kontaktwiderstandes zwischen der leitenden
Schicht 43 und der N-Polysiliziumschicht 42, da die Breite b des
P-Polysiliziumbereiches 45 etwa gleich der Breite c des Kontakt
loches 44 ist. Falls die Dicke d des P-Polysiliziumbereiches 45
zu klein ist, spielt andererseits der pn-Übergang nicht die Rolle
einer Speicherzelle. Bei der Bildung des P-Bereiches 45 in der
N-Polysiliziumschicht 42 ist es daher erforderlich, Störstellen
in eine moderate Tiefe unter Beachtung der oben beschriebenen
Zwänge einzulagern. Wie oben beschrieben worden ist, kann anderer
seits der gewünschte pn-Übergang mit den herkömmlichen Her
stellungsverfahren kaum erzeugt werden. Unter Beachtung der obigen
Zwänge ist es extrem schwierig, den P-Polysiliziumbereich 45 mit
der gewünschten Tiefe zu schaffen. Wenn die P-Polysiliziumbereiche
45 gebildet werden, wird die Menge der durch Ionenimplantation
einzulagernden P-Störstellen im Hinblick auf eine Anhebung der
Störstellenkonzentration erhöht, um einen zufriedenstellenden
pn-Übergang zu erzeugen, und es wird z.B. schwierig, den Bereich
der Implantation zu steuern. Falls die Energie der Ionenimplan
tation im Hinblick auf eine Erhöhung der Tiefe der P-Polysilizium
schicht 45 vergrößert wird, ergibt sich andererseits das Risiko,
daß die N-Polysiliziumschicht 42, der Zwischenschichtfilm 48 oder
sogar das Substrat 40 verletzt werden.
Ferner wird das N-Polysilizium in den P-Typ unter Bedingungen für
die Ionenimplantation, wie z.B. die Energie für die Ionenimplan
tation und die Menge der zu implantierenden Ionen, umgewandelt,
die verschieden sind von den Bedingungen, unter denen monokri
stallines Silizium vom N-Typ in den P-Typ umgewandelt wird. Damit
wird der Herstellungsprozeß eines Masken-ROM-Chips mit einem
Speicherzellenfeld und peripheren Schaltkreisen auf demselben
Substrat, der Feldeffekttransistoren umfaßt, schwierig. Das heißt,
daß der Schritt zur Bildung eines pn-Überganges in demjenigen
Bereich der Wortleitung, der die zukünftige Speicherzelle dar
stellen soll, und der Schritt zur Bildung der Source- und Drain-
Bereiche des Transistors voneinander getrennt werden müssen.
Dies ergibt sich aus der Tatsache, daß die Source- und Drain-
Bereiche des P-Kanal Transistors durch Einlagern von P-Stör
stellen mittels Ionenimplantation in jene Bereiche des mono
kristallinen Siliziumsubstrates erzeugt werden, die in den N-Typ
umgewandelt werden sollen, wodurch zwei P-Bereiche im N-Bereich
geschaffen werden. Aus diesem Grund ist der Schritt zur Bildung
des pn-Überganges in der Speicherzelle notwendigerweise zusätzlich
nahe dem letzten Schritt beim Herstellungsprozeß für das Maskentyp-
ROM erforderlich.
Wie oben beschrieben worden ist, weist das Maskentyp-ROM mit einem
einzelnen pn-Übergang als Speicherzelle, wie in Fig. 6A gezeigt,
verschiedene Herstellungsprobleme auf und kann daher nicht ohne
erhebliche Schwierigkeiten als kommerzielles Produkt erzeugt
werden.
Aus Elektronik, Bd. 5, 4. März 1988, S. 83-86 ist das Auf
schmelzen einer Polysiliziumschicht mittels Laser bekannt, um in
dieser Bauelemente mit einer ähnlichen Güte wie in einkristal
linem Silizium herstellen zu können.
Aus der EP 056 186 (A2) ist es bekannt, dotiertes polykristallines
Silizium mit einem Laser zu glühen und eine kristallografische
Neuordnung des Siliziums zu erhalten, wobei eine im wesentlichen
monokristalline Siliziumschicht erhalten wird. Zur Bildung eines
pn-Überganges in dieser neu geordneten Schicht wird eine Stör
stellendiffusion ausgeführt.
Es ist Aufgabe der Erfindung, einen Nur-Lese-Speicher vom Mas
kentyp und ein Verfahren zu dessen Herstellung zu schaffen, bei
dem die pn-Übergänge funktional und bezüglich Miniaturisierung
und Betriebsgeschwindigkeit verbessert sind, und der einfach und
zuverläsig hergestellt werden kann. Ferner soll ein Nur-Lese-
Speicher vom Maskentyp mit weiteren Schaltkreisen auf demselben
Typ geschaffen werden, bei dem die Bildung der pn-Übergänge des
Speichers gleichzeitig mit dem Schritt zur Bildung solcher wei
terer Schaltkreise erfolgen kann.
Diese Aufgabe wird gelöst durch einen Nur-Lese-Speicher vom
Maskentyp nach Anspruch 1 oder ein Verfahren zu dessen Herstel
lung nach Anspruch 3 oder Anspruch 5 oder Anspruch 6.
Weiterbildungen der Erfindung sind in den Unteransprüchen ge
kennzeichnet.
Beim oben erwähnten Verfahren zur Herstellung
des Masken-ROMs werden die bandförmigen Polysiliziumschichten, in
denen die pn-Übergänge der zukünftigen Speicherzellen gebildet
werden, zuvor mit einem Laserstrahl wärmebehandelt, d.h., einem
"Laser-Glühen" unterworfen, um diese in Einkristalle umzuwandeln.
Bei der Herstellung eines Bereiches des zweiten Leitfähigkeitstypes
in den bandförmigen Schichten kann daher das Verfahren des Standes
der Technik, das im Einlagern von Störstellen des zweiten Leit
fähigkeitstypes in das monokristalline Silizium des ersten Leit
fähigkeitstypes mittels Ionenimplantation zur Bildung des Bereiches
des zweiten Leitfähigkeitstypes besteht, ohne Modifikation ange
wendet werden. Diese Technik, die zur Bildung des Source- und Drain-
Bereiches des Transistors verwendet wird, erlaubt eine zufrieden
stellende Steuerung der Tiefe oder Breite des Bereiches des zweiten
Leitfähigkeitstypes während der Bildung des Source- und Drain-
Bereiches. Da der in den zweiten Leitfähigkeitstyp umzuwandelnde
Bereich aus Einkristallen gebildet ist, kann daher darüber hinaus
ein pn-Übergang mit einer gleichmäßigen Übergangsoberfläche in
der bandförmigen Polysiliziumschicht gebildet werden.
Beim
Verfahren zur Herstellung eines Nur-Lese-Speichers vom Maskentyp
mit einem peripheren Schaltkreis, der wenigstens einen Feldeffekt
transistor aufweist, ist es durch Monokri
stallistaion der ersten Leiter mittels Glühen, d. h., durch
Überführen der ersten Leiter in kristalline Schichten desselben
Types wie das Substrat, auf dem die Source- und Drain-Bereiche
des Transistors geschaffen werden sollen, möglich, gleichzeitig
die Bildung der pn-Übergänge der Speicherzellen und die Bildung
der Source- und Drain-Bereiche des Transistors des peripheren
Schaltkreises auszuführen. Entsprechend wird
die Bildung der pn-Übergänge der Speicherzellen und die Bildung
der Source- und Drain-Bereiche, die herkömmlicherweise in ver
schiedenen Schritten ausgeführt werden, im selben Herstellungs
schritt durchgeführt, was zu einem vereinfachten Schritt bei der
Herstellung des Nur-Lese-Speichers vom Maskentyp mit dem einen Transistor umfassenden
peripheren Schaltkreis führt.
Der Nur-Lese-Speicher vom Maskenty wird durch
das oben beschriebene Herstellungsverfahren geschaffen.
Die Bereiche mit implan
tierten Störstellen weisen eine Breite, die durch die Größe der
Kontaktlöcher festgelegt ist, und eine vorbestimmte Tiefe auf.
Das Produkt aus Breite und Tiefe wird derart gewählt, daß es
kleiner ist als ein vorbestimmter Bruchteil der Querschnittsfläche
des ersten Leiters. Daher können
die im Bereich der Öffnungen am Kreuzungspunkt der bandförmigen
Polysiliziumschichten und der bandförmigen elektrisch leitenden
Schichten geschaffenen pn-Übergänge zufriedenstellend als Speicher
zellen wirken.
Ein integrierter Schaltkreis weist in einer
anderen Ausführung einen Nur-Lese-Speicher vom Maskentyp und
einen peripheren Schaltkreis auf, der wenigstens einen Feld
effekttransistor mit einem Kanal eines ersten Leitfähigkeitstypes
und im monokristallinen Substrat gebildete Source- und Drain-
Bereiche umfaßt.
Die pn-Übergänge des Nur-Lese-
Speichers vom Maskentyp und die Source- und Drain-Bereiche von
dem wenigstens einen Feldeffekttransistor können gleichzeitig
durch Ionenimplantation geschaffen werden.
Der Nur-Lese-Speicher vom Maskentypn,der wie oben
beschrieben als kommerzielles Produkt schwierig herzustellen war,
kann unter den für die praktische Anwendung angepaßten Bedingungen
einfach erzeugt werden. Der Nur-Lese-Speicher vom Maskenty ist im
Hinblick auf eine Miniaturisierung der Größe und einer Beschleu
nigung der Betriebsgeschwindigkeit der Einrichtung entwickelt
worden. Dieser Aufgabe kann nun entsprochen werden, da der oben
beschriebene Nur-Lese-Speicher vom Maskentyp unter an die praktische Anwendung ange
paßten Bedingungen hergestellt werden, so daß leistungsfähige und
signifikante Effekte durch die vorliegende Erfindung erzielt
werden können.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 einen Querschnitt einer Speicherzelle eines Nur-Lese-Speicher vom Maskentyp,
der durch das Herstellungsverfahren
erzeugt worden ist;
Fig. 2 ein Flußdiagramm, das den Herstellungsprozeß für den
Nur-Lese-Speicher vom Maskentyp nach einer Ausführungsform der Erfindung
zeigt;
Fig. 3 einen Teilquerschnitt, der ein durch den in Fig. 2 gezeigten
Herstellungsprozeß erzeugten Nur-Lese-Speicher vom Maskentyp darstellt;
Fig. 4A bis 4E einen Herstellungsprozeß für die Speicherbereiche
des in Fig. 3 gezeigten Nur-Lese-Speicher vom Maskentyp;
Fig. 5A bis 5E einen weiteren Herstellungsprozeß für die Speicher
bereiche des in Fig. 3 gezeigten Nur-Lese-Speicher vom Maskentyp;
Fig. 6A eine Draufsicht auf ein Speicherzellenfeld eines Masken-
ROMs, das in der JP 61-1904 (B2) gezeigt ist;
Fig. 6B, 6C Querschnitte entlang zweier verschiedener Achsen des
Speicherzellenfeldes eines herkömmlichen Masken-ROMs;
Fig. 7 ein Flußdiagramm, das ein Beispiel des Herstellungs
prozesses für ein herkömmliches Masken-ROM darstellt;
Fig. 8A, 8B Querschnitte, die Beispiele der Speicherzelle des
durch das herkömmliche Herstellungsverfahren erzeugten
Masken-ROMs darstellen;
Fig. 9 ein Diagramm der Polysiliziumstruktur; und
Fig. 10 das mit P-Störstellen dotierte N-Polysilizium auf der
Ebene der Korngröße.
Fig. 1 stellt einen Querschnitt der Speicherzelle eines nach dem
erfindungsgemäßen Verfahren zur Herstellung eines Masken-ROMs
hergestellten Masken-ROMs dar, die ein Kontaktloch aufweist. Unter
Bezugnahme auf diese Figur wird der Herstellungsprozeß für diese
Speicherzelle erläutert. Zuerst wird ein Oxidfilm auf einem mono
kristallinen Siliziumsubstrat nach irgendeinem bekannten Verfahren,
wie z.B. selektive Oxidation, gebildet, um ein monokristallines
Siliziumsubstrat 40 mit dem Isolierfilm auf seiner Oberfläche zu
erzeugen. Es wird eine bandförmige Polysiliziumschicht 46, die die
zukünftige Wortleitung darstellt, auf der ebenen Oberfläche dieses
monokristallinen Siliziumsubstrates 40 geschaffen. Dann wird im
Gegensatz zur herkömmlichen Praxis die Polysiliziumschicht 46 mit
Laser-Licht wärmebehandelt, d.h., die Schicht wird einem "Laser-
Glühen" unterworfen, um eine monokristalline Schicht zu erzeugen.
Auf diese Weise wird die Polysiliziumschicht 46 in die monokri
stalline Siliziumschicht 12 umgewandelt. Anschließend wird diese
monokristalline Siliziumschicht 12 durch irgendein bekanntes
Verfahren, wie z.B. thermische Diffusion oder Ionenimplantation,
mit N-Störstellen dotiert. Auf diese Weise wird die monokristalline
Siliziumschicht 12 gleichmäßig in eine Schicht vom N-Typ umge
wandelt. Nun wird eine Isolierschicht 41 gleichmäßig auf die
gesamte planare Oberfläche des Substrates 40, einschließlich
der Oberfläche der monokristallinen Siliziumschicht 12 vom N-Typ,
aufgebracht. Dann wird in der Isolierschicht 41
das Kontaktloch 44 z.B. durch Ätzen gebildet. Nun werden
P-Störstellen durch Ionenimplantation über die Kontaktlöcher 44
in die monokristalline Siliziumschicht 12 eingelagert. Da die in
den P-Typ umzuwandelnden Bereiche im Gegensatz zur herkömmlichen
Praxis aus monokristallinem Silizium bestehen, können zu diesem
Zeitpunkt die Tiefe d und die Breite b des durch Hinzufügen von
Störstellen zu bildenden monokristallinen Bereiches 15 vom P-Typ
einfach auf die gewünschten Werte, z. B. durch Einstellen der
Energie für die Ionenimplantation und die Menge der zu implan
tierenden Ionen, gesteuert werden, und es kann der pn-Übergang mit
einer gleichmäßigen Übergangsoberfläche erzeugt werden, der als
Speicherzelle ohne wesentliche Erhöhung der Tiefe d des mono
kristallinen P-Bereiches 15 wirkt. Es ist daher möglich, eine
Tiefe d für den monokristallinen Bereich 15 in der Größenordnung 100 nm
(1000 Å) zu schaffen. Da die Dicke h der N-Siliziumschicht 12
normalerweise in der Größenordnung von 300 nm (3000 Å) liegt, liegt die
durch die Bildung des monokristallinen P-Bereiches 15 bewirkte
Verminderung der effektiven Querschnittsfläche der N-Silizium
schicht 12 bei etwa 10 bis 25%. Damit wird der Widerstand der
Wortleitung im ganzen nicht so erheblich vergrößert und es kann
ein ausreichender Strom während des Datenauslesens fließen. Als
letzter Schritt wird eine bandförmige und
elektrisch leitende Schicht 43 aus z.B. Aluminium auf der
Isolierschicht 41, einschließlich dem Kontaktloch 44, geschaffen.
Fig. 2 ist ein Flußdiagramm zur Darstellung des
Herstellungsprozesses des Masken-ROM-Chips mit einem Speicher
zellenfeld und einem peripheren Schaltkreis zum Treiben des Feldes.
Nun wird unter Bezugnahme auf die Fig. 2 der Herstellungsprozeß
für das Masken-ROM erläutert.
Es wird auch auf die Fig. 3 und 4 Bezug genommen. Die Fig. 3 zeigt
auch die typische Bildung eines Transistors vom P-Typ und eines
Transistors vom N-Typ auf demselben Chip.
Zuerst werden N-Störstellen selektiv in die planare Oberfläche des
monokristallinen Siliziumsubstrates 30 vom P-Typ zum Bilden eines
N-Well-Bereiches eindiffundiert. Dieser Schritt entspricht der
"Inselbildung" in der Fig. 2.
Ein dicker isolierender Feldoxidfilm 32 wird dann auf der planaren
Oberfläche des Substrates 30 geschaffen. Im Speicherbereich M, in
dem eine Speicherzelle gebildet werden soll, wird der Feldoxidfilm
zu einem Zwischenschicht-Isolierfilm zwischen der Speicherzelle
und dem Substrat 30 (s. Fig. 4). Dieser Schritt entspricht der
"Feldoxidation" in Fig. 2.
Nun werden Polysiliziumschichten 33 und 34 selektiv in einem
N-Kanal Bereich N, in dem ein N-Kanal Transistor gebildet werden
soll, einem P-Kanal Bereich, in dem ein P-Kanal Transistor
gebildet werden soll, und im Speicherbereich M, geschaffen. Diese
Polysiliziumschichten 33 und 34 bilden eine Gate-Polysilizium
schicht 33 eines Transistors im N-Kanal Bereich N und im P-Kanal
Bereich P, und parallele bandförmige Wortleitungs-Silizium
schichten 34 im Speicherbereich M. Dieser Schritt entspricht der
"Gate-Bildung" in Fig. 2. Zu diesem Zeitpunkt wird diese Mehrzahl
von parallelen bandförmigen Wortleitungs-Siliziumschichten 34,
die die zukünftigen Wortleitungen im Speicherbereich M bilden, mit
Laser-Licht wärmebehandelt und dadurch monokristallisiert (s. Fig.
4B). Dann werden N-Störstellen selektiv durch Ionenimplantation
in die planare Oberfläche im N-Kanal Bereich N des Substrates
eingelagert, um Diffusionsschichten 35b vom N-Typ zu bilden.
Ferner sind diejenigen Bereiche des Speicherbereiches M, die nicht
mit Kontaktlöchern versehen sind, abgedeckt. Damit werden P-Stör
stellen selektiv durch Ionenimplantation in die N-Well 31, die
in der planaren Oberfläche im P-Kanal Bereich P des Substrates 30
gebildet ist, und in diejenigen Bereiche des Speicherbereiches M,
in denen Kontaktlöcher der Wortleitungs-Siliziumschichten 34
geschaffen werden sollen, zum gleichzeitigen Bilden der P-Diffu
sionsschicht 35a und eines P-Bereiches 36 (s. Fig. 4C) eingelagert.
Die Diffusionsschicht 35a vom P-Typ wird zum Source-Drain-Bereich
des P-Kanal Transistors, während die N-Diffusionsschicht 35b den
Source-Drain-Bereich des N-Kanal Transistors bildet. Gleichzeitig
wird durch Bilden des P-Bereiches ein pn-Übergang in jeder Spei
cherzelle, in der die Kontaktlöcher des Speicherbereiches M (s.
Fig. 4D) geschaffen sind, erzeugt. Dieser Prozeß entspricht der
"Bildung von N-Kanal/P-Kanal Source-Drain" in Fig. 2. Kurz gesagt
werden im Unterschied zum herkömmlichen Verfahren der Source-
Drain-Bereich des Transistors und der pn-Übergang der Speicherzelle
gleichzeitig geschaffen. Dies wird durch die Tatsache ermöglicht,
daß die Wortleitungs-Siliziumschicht 34, in der der P-Bereich 36
gebildet werden soll, zuerst monokristallisiert wird, so daß das
Target (Ziel) der Ionenimplantation in die gleichen Bedingungen
versetzt wird, wie die Bedingungen für die planare Oberfläche des
Substrates 30, in der Source/Drain des Transistors gebildet werden
soll.
Zum Glätten der Unregelmäßigkeiten auf dem Substrat 30 wird ein
Isolierfilm 47 auf die gesamte Oberfläche des Substrates, ein
schließlich des Speicherbereiches M, des N-Kanal Bereiches N und
des P-Kanal Bereiches P, aufgebracht. Dieser Prozeß entspricht
der "Bildung einer glatten Deckschicht" in Fig. 2.
Dann werden Kontaktlöcher 37 selektiv in den beim vorherigen Schritt
gebildeten Isolierfilm 47 geätzt. Dieser Schritt entspricht der
"Bildung von Kontaktlöchern" in Fig. 2.
Nun wird eine Aluminium-Verdrahtungsschicht 38 mit gewünschtem
Muster auf der planaren Oberfläche des Substrates 30, einschließlich
der Kontaktlöcher 37, geschaffen.
Als letzter Schritt wird zum Schutz der Einrichtung eine Glas
schicht 39 auf der gesamten Oberfläche des Substrates 30, ein
schließlich des Speicherbereiches M, des P-Kanal Bereiches P und
des N-Kanal Bereiches N, aufgebracht. Dieser Schritt entspricht
der "Bildung einer Schutzschicht" in Fig. 2.
Bei der oben beschriebenen Ausführung erfolgt die Dotierung mit
P-Störstellen zum selektiven Bilden des pn-Überganges in jeder
der Speicherzellen zur Vereinfachung der Herstellungsschritte des
Masken-ROMs gemeinsam mit der Dotierung zum Bilden des Source/Drain-
Bereiches des Transistors. Die Dotierung mit den P-Störstellen zur
Bildung des pn-Überganges in der Speicherzelle kann jedoch auch in
einem Schritt, der vom Schritt zur Bildung des Source/Drain-
Bereiches des Transistors verschieden ist, wie herkömmlicherweise
ausgeführt werden. Nun wird der Herstellungsschritt des Speicher
bereiches in einem solchen Fall unter Bezugnahme auf die Fig. 5A
bis 5E beschrieben, zusammen mit den gesamten Herstellungsschritten
für das in Fig. 3 gezeigte Masken-ROM. Die Fig. 5A bis 5E sind
Teilquerschnitte des Speicherbereiches, die die Herstellungs
schritte des Speicherbereiches in einem solchen Fall darstellen.
Nach den obigen Schritten der "Feldoxidation" und der "Gate-Bildung"
werden zuerst der Zwischenschichtisolierfilm 32 und die Wortlei
tungs-Siliziumschicht 34 im Speicherbereich M der Fig. 3 (s. Fig.
5A und 5B) geschaffen. Dann wird die Wortleitungs-Siliziumschicht
34 mit Laser-Licht wärmebehandelt. Die vorher genannten Herstel
lungsschritte des Speicherbereiches M sind dieselben wie im Falle
der oben beschriebenen und in den Fig. 4A bis 4E gezeigten Aus
führung. Beim nächsten Schritt der "Bildung von N-Kanal/P-Kanal
Source-Drain" wird der gesamte Speicherbereich M abgedeckt (s. Fig.
5C). Nach Beendigung dieses Schrittes ist daher der P-Bereich in
der Wortleitungs-Siliziumschicht 34 noch nicht gebildet.
Nach Entfernen der Maske und Durchlaufen der Schritte "Bildung
einer glatten Deckschicht" und "Bildung von Kontaktlöchern", wird
nun der Isolierfilm 47, in dem Kontaktlöcher selektiv bis zur
Wortleitungs-Siliziumschicht 34 geschaffen werden sollen, im
Speicherbereich M (s. Fig. 5D) gebildet. Anschließend werden unter
Verwendung des Isolierfilmes 47 als Maske P-Störstellen durch
Ionenimplantation in den Speicherbereich M eingelagert. Damit
wird im Speicherbereich M ein pn-Übergang in jeder der Speicher
zellen gebildet, in denen Kontaktlöcher geschaffen sind (s. Fig.
5E). Die nachfolgenden Schritte sind dieselben wie im Falle der
vorherigen Ausführung. Bei dieser Ausführungsform erfolgt die
Festlegung der Speicherzellen, die mit einem Kontaktloch versehen
werden sollen, in einem Schritt nahe dem Ende des Herstellungs
prozesses des Masken-ROM-Chips. Das Muster zur Bildung der
Kontaktlöcher ändert sich in Übereinstimmung mit den im Masken-
ROM zu speichernden Daten. Um die Zeitspanne (Umlaufzeit) vom
Erhalten der Festlegung der Daten vom Benutzer, d.h., der Ent
gegennahme eines Herstellungsauftrages für das Masken-ROM, bis
zur Auslieferung des bestellten Produktes an den Benutzer zu ver
kürzen, befindet sich der Schritt zur Bildung der Kontaktlöcher
bevorzugterweise in der Nähe des letzten Herstellungsschrittes
des Masken-ROM-Chips. Daher ist diese Ausführungsform im Hinblick
auf eine Verminderung der Umlaufzeit wünschenswert.
Wenn das Masken-ROM in Übereinstimmung mit der Erfindung hergestellt
wird, kann der Herstellungsprozeß, wie oben beschrieben, gegenüber
der herkömmlichen Praxis vereinfacht werden, während der für die
Speicherzelle günstige pn-Übergang und die Wortleitung mit für die
praktische Anwendung gewünschtem Widerstand einfach erzeugt werden
können. Es ist zu bemerken, daß der Schritt des "Laser-Glühens"
im Laufe der Herstellung des Masken-ROMs nicht auf die oben
beschriebenen Ausführungen beschränkt ist, sondern überall
zwischen dem Schritt zum Bilden der Polysiliziumschicht, die die
Wortleitung darstellen soll, und dem Schritt zum Umwandeln dieser
Schicht in eine Schicht vom N-Typ eingesetzt werden kann.
Bei den oben beschriebenen Ausführungen werden die Gates der N-Kanal
und P-Kanal Transistoren aus Polysilizium gebildet, das weder vom
P- noch vom N-Typ ist. Zur Verminderung des Gate-Widerstandes des
Transistors kann das das Gate des Transistors darstellende Poly
silizium in den N-Typ umgewandelt werden, wobei in diesem Fall
der Schritt des Umwandelns des Polysiliziums in den N-Typ gleich
zeitig mit dem Schritt des Umwandeln des monokristallinen Siliziums,
das die Wortleitung des Speicherbereiches bildet, in den N-Typ
erfolgen kann.
Claims (6)
1. Nur-Lese-Speicher vom Maskentyp mit einem Substrat (30),
einer auf dem Substrat gebildeten ersten Isolierschicht (32),
einer Mehrzahl von ersten Leiterbahnen (34), die auf der ersten
Isolierschicht (32) gebildet sind und wenigstens eine Schicht
aus monokristallinem Silizium eines ersten Leitfähigkeitstypes
auf einer von dem Substrat (30) abgewandten Oberfläche aufwei
sen, wobei die ersten Leiterbahnen (34) eine vorbestimmte
Schichtdicke (h) besitzen, einer zweiten Isolierschicht (47),
die auf den ersten Leiterbahnen (34) gebildet ist und über
ausgewählten Bereichen der ersten Leiterbahnen (34) selektiv
darin gebildete Kontaktlöcher (37) aufweist, einer Mehrzahl von
zweiten Leiterbahnen (38), die durch die Kontaktlöcher (37) mit
Störstellenbereichen (36) eines zweiten Leitfähigkeitstypes, die
sich innerhalb der ersten Leiterbahnen (34) befinden, elektrisch
leitend verbunden sind, wobei die Störstellenbereiche (36) je
weils einen pn-Übergang innerhalb der ersten Leiterbahnen (34)
bilden und eine Querschnittsfläche, die von der Größe der Kon
taktlöcher (37) und der Tiefe (d) der Störstellenbereiche (36)
bestimmt ist, aufweisen, und wobei die Tiefe (d) der Störstel
lenbereiche (36) kleiner als die Schichtdicke (h) der ersten
Leiterbahnen (34) ist.
2. Nur-Lese-Speicher vom Maskentyp nach Anspruch 1,
dadurch gekennzeichnet, daß ein peripheren Schaltkreisr wenig
stens einen Feldeffekttransistor eines ersten Kanalleitfähig
keitstypes mit im monokristallinen Substrat gebildeten Source-
und Drain-Bereichen aufweist.
3. Verfahren zur Herstellung eines Nur-Lese-Speichers vom Mas
kentyp, umfassend die Schritte: Bilden einer Mehrzahl von paral
lelen bandförmigen Polysiliziumschichten auf einem Substrat mit
einer ebenen Oberfläche, Glühen der Polysiliziumschichten mit
einem Laser, um diese in monkristallisierte Schichten umzuwandeln,
Einlagern von Störstellen in die monokristallisierten Schichten, um
monokristalline Schichten des ersten Leitfähigkeitstypes zu
schaffen, Bilden einer Isolatorschicht auf den monokristallinen
Schichten des ersten Leitfähigkeitstypes, Bilden von Öffnungen
in der Isolatorschicht in Übereinstimmung mit der im Nur-Lese-
Speicher vom Maskentyp zu speichernden Information, wobei die
Öffnungen die Oberflächen der monokristallinen Schichten des
ersten Leitfähigkeitstypes erreichen, Einlagern von Störstellen
durch die Öffnungen, um Bereiche eines zweiten Leitfähigkeits
types in den mokristallinen Schichten zu bilden, und Bilden
einer Mehrzahl von parallelen Leiterbahnen auf der Isolier
schicht, wobei die Leiterbahnen die monokristallinen Schichten
des ersten Leitfähigkeitstypes überqueren und die Leiterbahnen
mit den Bereichen des zweiten Leitfähigkeitstypes in den Berei
chen elektrisch leitend verbunden sind, in denen die Öffnungen
gebildet sind.
4. Verfahren zur Herstellung eines Nur-Lese-Speicher vom Mas
kentyp nach Anspruch 3,
dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der N-Typ
und der zweite Leitfähigkeitstyp der P-Typ ist.
5. Verfahren zur Herstellung eines Nur-Lese-Speicher vom Mas
kentyp, umfassend die Schritte: Bilden einer Mehrzahl von paral
lelen bandförmigen Polysiliziumschichten auf einem Substrat mit
einer ebenen Oberfläche, Glühen der Polysiliziumschichten mit
einem Laser, um diese in monokristallisierte Schichten umzuwandeln,
Einlagern von Störstellen in die monokristallisierten Schichten, um
monokristalline Schichten des ersten Leitfähigkeitstypes zu
bilden, Erzeugen einer Maskenschicht mit Öffnungen in Überein
stimmung mit der im Nur-Lese-Speicher vom Maskentyp zu spei
chernden Information, Einlagern von Störstellen durch die ersten
Öffnungen der Maskenschicht in die monokristallinen Schichten
des ersten Leitfähigkeitstyp, um Bereiche eines zweiten Leit
fähigkeitstypes zu bilden, Entfernen der Maskenschicht, Bilden
einer Isolatorschicht auf den monokristallinen Schichten des
ersten Leitfähigkeitstypes, Bilden von Öffnungen in der Isolator
schicht in Übereinstimmung mit der im Nur-Lese-Speicher vom
Maskentyp zu speichernden Information, wobei die Öffnungen die
Oberflächen der monokristallinen Schichten des ersten Leitfähig
keitstypes erreichen, und Bilden einer Mehrzahl von Leiterbahnen
auf der Isolierschicht, wobei die Leiterbahnen die
monokristallinen Schichten des ersten Leitfähigkeitstypes über
queren, und die Leiterbahnen mit den Bereichen des zweiten Leit
fähigkeitstypes in den Bereichen elektrisch leitend verbunden
sind, in denen die Öffnungen gebildet sind.
6. Verfahren zur Herstellung eines Nur-Lese-Speichers vom Maskentyp
mit einem peripheren Schaltkreis, der mindestens einen
Feldeffekttransistor eines ersten Kanalleitfähigkeitstypes auf
weist, wobei der Source- und Drain-Bereich (35b) des Feldeffekt
transistors in einem Substrat (30) gebildet sind, mit den fol
genden Schritten:
Bilden einer Isolierschicht (32) auf dem Substrat (30),
Bilden von ersten Leiterbahnen (34), die als Wortleitungen die nen, eines Halbleitermateriales desselben Leitfähigkeitstypes wie der Kanalleitfähigkeitstyp des Feldeffekttransistors bzw. der Feldeffekttransistoren,
Glühen der ersten Leiterbahnen (34), um die polykristalline Struktur der ersten Leiterbahnen (34) in eine monokristalline Struktur umzuwandeln,
Bilden von pn-Übergängen in den ersten Leiterbahnen (34) an vorbestimmten Stellen, die der im Nur-Lese-Speicher zu spei chernden Information entsprechen,
Bilden des Source- und Drain-Bereiches (35b) des Feldeffekt transistors, wobei die pn-Übergänge und der Source- und Drain- Bereich (35b) gleichzeitig durch Störstellenimplantation gebil det werden, und Bilden von zweiten Leiterbahnen (38), die als Bitleitungen dienen und mit den pn-Übergängen elektrisch leitend verbunden sind.
Bilden einer Isolierschicht (32) auf dem Substrat (30),
Bilden von ersten Leiterbahnen (34), die als Wortleitungen die nen, eines Halbleitermateriales desselben Leitfähigkeitstypes wie der Kanalleitfähigkeitstyp des Feldeffekttransistors bzw. der Feldeffekttransistoren,
Glühen der ersten Leiterbahnen (34), um die polykristalline Struktur der ersten Leiterbahnen (34) in eine monokristalline Struktur umzuwandeln,
Bilden von pn-Übergängen in den ersten Leiterbahnen (34) an vorbestimmten Stellen, die der im Nur-Lese-Speicher zu spei chernden Information entsprechen,
Bilden des Source- und Drain-Bereiches (35b) des Feldeffekt transistors, wobei die pn-Übergänge und der Source- und Drain- Bereich (35b) gleichzeitig durch Störstellenimplantation gebil det werden, und Bilden von zweiten Leiterbahnen (38), die als Bitleitungen dienen und mit den pn-Übergängen elektrisch leitend verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068006A JP2508247B2 (ja) | 1989-03-20 | 1989-03-20 | マスクromの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4008883A1 DE4008883A1 (de) | 1990-09-27 |
DE4008883C2 true DE4008883C2 (de) | 1994-06-16 |
Family
ID=13361345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4008883A Expired - Fee Related DE4008883C2 (de) | 1989-03-20 | 1990-03-20 | Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5170227A (de) |
JP (1) | JP2508247B2 (de) |
DE (1) | DE4008883C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04115565A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR960010068B1 (ko) * | 1992-09-03 | 1996-07-25 | 김주용 | 박막 트랜지스터 스태틱램(sram) 셀의 기생 다이오드 특성 개선 방법 |
US5295014A (en) * | 1992-11-12 | 1994-03-15 | The Whitaker Corporation | Two-dimensional laser beam scanner using PVDF bimorph |
US5739982A (en) * | 1996-08-23 | 1998-04-14 | International Business Machines Corporation | Laser treatment of head gimbal assembly components |
NO973993L (no) | 1997-09-01 | 1999-03-02 | Opticom As | Leseminne og leseminneinnretninger |
US6185121B1 (en) * | 1998-02-26 | 2001-02-06 | Lucent Technologies Inc. | Access structure for high density read only memory |
DE19815874C2 (de) | 1998-04-08 | 2002-06-13 | Infineon Technologies Ag | ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung |
US6576511B2 (en) * | 2001-05-02 | 2003-06-10 | Macronix International Co., Ltd. | Method for forming nitride read only memory |
DE10221657A1 (de) * | 2002-05-15 | 2003-11-27 | Infineon Technologies Ag | Informationsmatrix |
US6890819B2 (en) * | 2003-09-18 | 2005-05-10 | Macronix International Co., Ltd. | Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof |
US7223640B2 (en) * | 2005-03-03 | 2007-05-29 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0056186A2 (de) * | 1981-01-08 | 1982-07-21 | Texas Instruments Incorporated | Integrierte Schaltungsanordnung mit Diodenverbindungsebene |
JPS59106147A (ja) * | 1982-12-10 | 1984-06-19 | Sanyo Electric Co Ltd | マスクrom |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE56186C (de) * | H. BELLMANN in Schedewitz bei Zwickau i. S | Innerhalb des Seilkorbes angeordnete Weckervorrichtung | ||
US4214918A (en) * | 1978-10-12 | 1980-07-29 | Stanford University | Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam |
JPS57145365A (en) * | 1981-03-05 | 1982-09-08 | Seiko Epson Corp | Semiconductor fixing circuit device |
US4448632A (en) * | 1981-05-25 | 1984-05-15 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor devices |
JPS58115692A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | プログラマブル・リードオンリメモリのヒューズ切断方法 |
JPS611904A (ja) * | 1985-05-20 | 1986-01-07 | Toshiba Corp | パルス燃焼器 |
-
1989
- 1989-03-20 JP JP1068006A patent/JP2508247B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-14 US US07/493,540 patent/US5170227A/en not_active Expired - Fee Related
- 1990-03-20 DE DE4008883A patent/DE4008883C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0056186A2 (de) * | 1981-01-08 | 1982-07-21 | Texas Instruments Incorporated | Integrierte Schaltungsanordnung mit Diodenverbindungsebene |
JPS59106147A (ja) * | 1982-12-10 | 1984-06-19 | Sanyo Electric Co Ltd | マスクrom |
JPS611904B2 (de) * | 1982-12-10 | 1986-01-21 | Sanyo Electric Co |
Non-Patent Citations (1)
Title |
---|
Elektronik, Bd. 5, 4. März 1988, S. 83-86 * |
Also Published As
Publication number | Publication date |
---|---|
DE4008883A1 (de) | 1990-09-27 |
JP2508247B2 (ja) | 1996-06-19 |
US5170227A (en) | 1992-12-08 |
JPH02246266A (ja) | 1990-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4140681C2 (de) | Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM) | |
DE3033333C2 (de) | ||
DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
DE4114344C2 (de) | Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis | |
DE4219854C2 (de) | Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben | |
DE19533709C2 (de) | Nicht-flüchtige Halbleiterspeichervorrichtung mit einem Zweischicht-Schwebe-Gate-Aufbau und Herstellungsverfahren derselben | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE3040757A1 (de) | Halbleiterspeichervorrichtung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE2654728A1 (de) | Programmierbarer festwertspeicher und verfahren zu seiner herstellung | |
DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE2814973A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE19609678A1 (de) | Speicherzellenanordnung und Verfahren zu deren Herstellung | |
EP1505646B1 (de) | IC-Chip mit Nanowire-Bauelemente und Nanowire-Attrappen | |
DE3103143A1 (de) | Halbleiterspeicher | |
DE10104082A1 (de) | Halbleiterspeichervorrichtung | |
DE4008883C2 (de) | Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung | |
DE3224287C2 (de) | ||
DE4421633C2 (de) | Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben | |
DE3837761A1 (de) | Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas | |
DE4421186C2 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
DE19622431A1 (de) | Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben | |
DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |