JPS59106147A - マスクｒｏｍ - Google Patents
マスクｒｏｍInfo
- Publication number
- JPS59106147A JPS59106147A JP57217386A JP21738682A JPS59106147A JP S59106147 A JPS59106147 A JP S59106147A JP 57217386 A JP57217386 A JP 57217386A JP 21738682 A JP21738682 A JP 21738682A JP S59106147 A JPS59106147 A JP S59106147A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- conductive layer
- memory array
- bit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- DOSMHBDKKKMIEF-UHFFFAOYSA-N 2-[3-(diethylamino)-6-diethylazaniumylidenexanthen-9-yl]-5-[3-[3-[4-(1-methylindol-3-yl)-2,5-dioxopyrrol-3-yl]indol-1-yl]propylsulfamoyl]benzenesulfonate Chemical compound C1=CC(=[N+](CC)CC)C=C2OC3=CC(N(CC)CC)=CC=C3C(C=3C(=CC(=CC=3)S(=O)(=O)NCCCN3C4=CC=CC=C4C(C=4C(NC(=O)C=4C=4C5=CC=CC=C5N(C)C=4)=O)=C3)S([O-])(=O)=O)=C21 DOSMHBDKKKMIEF-UHFFFAOYSA-N 0.000 description 1
- 101100041688 Caenorhabditis elegans sao-1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル情報そ記憶せしめるマスクＲＯＭに
関する。
関する。
現存する７スクＩ（ＯＭの殆どはＭＯＳトランジスタを
主構成要素としているので、ソース、ドレインに該当す
る拡散層が必要であり、セル面積も目と大きくなる上に
読み出しスピードも遅い欠点がめった。
主構成要素としているので、ソース、ドレインに該当す
る拡散層が必要であり、セル面積も目と大きくなる上に
読み出しスピードも遅い欠点がめった。
本発明はこのような問題点に鑑みて為されたものであっ
て、メモリアレイ中にはＭＯＳ ｌ−ランマスクを含ま
ず、篩集積ｊ￥で高速読み出しが可能な゛７スクＨＯＭ
を提供することを目的としている。
て、メモリアレイ中にはＭＯＳ ｌ−ランマスクを含ま
ず、篩集積ｊ￥で高速読み出しが可能な゛７スクＨＯＭ
を提供することを目的としている。
本発明は、多数本の帯状多結晶シリコン層と多数本の帯
状導電層との夫々を絶縁膜を介して父叉せしめ、その交
点に記憶情報に応じて適宜フンタクトを設けると共にそ
のフンタクトにＰＮ接合を形成したところに特徴を有す
る。
状導電層との夫々を絶縁膜を介して父叉せしめ、その交
点に記憶情報に応じて適宜フンタクトを設けると共にそ
のフンタクトにＰＮ接合を形成したところに特徴を有す
る。
実施例
第１図は本発明７スクＲＯＭの平面図並びにそのＡ−Ａ
、Ｂ−Ｂ線に沿う断面図を示しており、１１１１１１２
１ 、’１３１は不色縁性の基板、例えば単結晶シリコ
ン表面に酸化欣等の絶縁膜を有する基板１２）表面に設
けた帯状の灸結晶シリコン刷で、互に所定の間隔を設け
て平行に配置されている。尚、この多結晶シリ：」ン層
ｉｌｌ腓Ｉｉ ：、１３１の厚、／、！（：、１．約２
０ ｏ ｏ Ｒで、 、 ２ＱｙｃｎＹ程１旧燐か１・
−プさイ１４て（・）−ＣＮノ（ｉジを一？ず６゜（，
３）はこの多結ｉ′ｌＬ’ｌシリ：１ノ層ＩＩＤ 、１
２： 、、１３を士ち＾めて７．（板（２）全面に彼６
さオ１．；ｌ’：：酸化ツリー１ンｊ１つし９の１ニド
ｆ！縁ＩＩ（ゼ、！４．１） ＋４２）（４３）は・二
の帽縁１．Ｑｌ、’４１ ｌｌで１１記・１１）状多結
晶シ１１コン層１１１１ ｄ２１１３］ ト１．！ Ｉ
Ｍ、 ”２−６力回に配設さｔ’ｔ １：＝ Ｙ ルミ
ニラ／、等のせ腐祠料から成る帯状の・ぶ「１Ｌ會−（
゛、Ｉ−記多結晶シリコン・：’ｌ ＪＪ Ｊ 、１３
１と間諜に所定間隔を有（〕Ｃ平行に設けられＣいる。
、Ｂ−Ｂ線に沿う断面図を示しており、１１１１１１２
１ 、’１３１は不色縁性の基板、例えば単結晶シリコ
ン表面に酸化欣等の絶縁膜を有する基板１２）表面に設
けた帯状の灸結晶シリコン刷で、互に所定の間隔を設け
て平行に配置されている。尚、この多結晶シリ：」ン層
ｉｌｌ腓Ｉｉ ：、１３１の厚、／、！（：、１．約２
０ ｏ ｏ Ｒで、 、 ２ＱｙｃｎＹ程１旧燐か１・
−プさイ１４て（・）−ＣＮノ（ｉジを一？ず６゜（，
３）はこの多結ｉ′ｌＬ’ｌシリ：１ノ層ＩＩＤ 、１
２： 、、１３を士ち＾めて７．（板（２）全面に彼６
さオ１．；ｌ’：：酸化ツリー１ンｊ１つし９の１ニド
ｆ！縁ＩＩ（ゼ、！４．１） ＋４２）（４３）は・二
の帽縁１．Ｑｌ、’４１ ｌｌで１１記・１１）状多結
晶シ１１コン層１１１１ ｄ２１１３］ ト１．！ Ｉ
Ｍ、 ”２−６力回に配設さｔ’ｔ １：＝ Ｙ ルミ
ニラ／、等のせ腐祠料から成る帯状の・ぶ「１Ｌ會−（
゛、Ｉ−記多結晶シリコン・：’ｌ ＪＪ Ｊ 、１３
１と間諜に所定間隔を有（〕Ｃ平行に設けられＣいる。
ｌｂｌ １りｌ・・・はこの導電層（４１］・、４２）
（４３）と多結晶シリコンＩｆη（］旧Ｚ 、１３＋と
の定点位置にＲＯＭに書さ込むべき情報に対応して適宜
設けられたコンタクトで、夫々の１Ｕｒ曲図から明らか
な如く、導電層（４υｔ４２１ ＋４３）の形成に先立
つＵｉ１色縁膜（：３）に穿たれたコンタクト孔を介し
て両層ｔ４１１ ！４２） ＋４３）、１ｌｌｉ ｄ尻
ｌ：（）か電気的に接（７ている。１６１１６１・・・
はこの各コンタクト１．５１（５）・・からＰ型の不純
物を導入する事に依ってｒｂ成されたＰ型頑域−（ア、
多結晶シＩＪ Ｕン層（１旧１２１．１：（＋の厚みが
２ｕｕｏＸで、その不純物心度が１ ｉＪ ”／ ｃｎ
ｌの場合であれば２Ｘ１１Ｊ／ｃｆｆｌＬＪ上のポ「１
］の３Ｅ人に依ってコンタクト周縁をＰ型に変更する事
が出来る。
（４３）と多結晶シリコンＩｆη（］旧Ｚ 、１３＋と
の定点位置にＲＯＭに書さ込むべき情報に対応して適宜
設けられたコンタクトで、夫々の１Ｕｒ曲図から明らか
な如く、導電層（４υｔ４２１ ＋４３）の形成に先立
つＵｉ１色縁膜（：３）に穿たれたコンタクト孔を介し
て両層ｔ４１１ ！４２） ＋４３）、１ｌｌｉ ｄ尻
ｌ：（）か電気的に接（７ている。１６１１６１・・・
はこの各コンタクト１．５１（５）・・からＰ型の不純
物を導入する事に依ってｒｂ成されたＰ型頑域−（ア、
多結晶シＩＪ Ｕン層（１旧１２１．１：（＋の厚みが
２ｕｕｏＸで、その不純物心度が１ ｉＪ ”／ ｃｎ
ｌの場合であれば２Ｘ１１Ｊ／ｃｆｆｌＬＪ上のポ「１
］の３Ｅ人に依ってコンタクト周縁をＰ型に変更する事
が出来る。
この第１区ｌは簡単な実施例と（７て６×ろビットのメ
［−１Ｊ了レイを説明（７たが、この６×５ビツトのメ
モリアレイの読み出し回路を第２図に示す。
［−１Ｊ了レイを説明（７たが、この６×５ビツトのメ
モリアレイの読み出し回路を第２図に示す。
第１図の説明から明らかな如く、シリコン層Ｉｌｌ １
１３ｄ３＋と導゛市層＋４１） ＋４２１ （４：３）
との交点にコンタクト５１１５１・・・が存在する箇所
は情報と１−で１″、コンタクトのない箇所は０″か対
応しており、またコンタクト５１ ＋５１・・箇所には
Ｐ型頃域＋６＋ ＋６＋・・がＮ型のシリコン層１１．
１１１１２１ ＋１３１と接して設けられているので、
ダイオ各シリコン層ｉ１Ｄ １１：’Ｊ 、１３１は夫
々第１、第２、第３の読み出（−スイッチングトランジ
スタｆｇＤ を日（肋を介１−で読み出しインバータ回
路（ＩＮ月こ連っている。尚（ＤＴ月ま各スイッチング
トランジスタ（１υ１１１１ ｆｉ＋）の一括接続点に
辿った商抵抗のデシレノジョン型トランジスタである。
１３ｄ３＋と導゛市層＋４１） ＋４２１ （４：３）
との交点にコンタクト５１１５１・・・が存在する箇所
は情報と１−で１″、コンタクトのない箇所は０″か対
応しており、またコンタクト５１ ＋５１・・箇所には
Ｐ型頃域＋６＋ ＋６＋・・がＮ型のシリコン層１１．
１１１１２１ ＋１３１と接して設けられているので、
ダイオ各シリコン層ｉ１Ｄ １１：’Ｊ 、１３１は夫
々第１、第２、第３の読み出（−スイッチングトランジ
スタｆｇＤ を日（肋を介１−で読み出しインバータ回
路（ＩＮ月こ連っている。尚（ＤＴ月ま各スイッチング
トランジスタ（１υ１１１１ ｆｉ＋）の一括接続点に
辿った商抵抗のデシレノジョン型トランジスタである。
斯る構成に於て、例えばメモリアレイ（ＭＡ）の左」二
端のピッｌ−（８１）を読与出す場合は、左端の導゛市
層（４υにのみ電位を９・えて他の導′目イ層ｔ４２）
１３）はＵＶ又はＤＰｅｎと（７、よた上端のスイッ
チングトランジスタ囲）のみをＯＮとすると、１洸み出
しインバータ回路（ＩＮ）の人力は１”Ｌなり、出カイ
１１号としては６０″か出力される。また例えばメモリ
アレイ（Ｍ Ａ ）の中央上端のピッｌ−（Ｂ２） ４
読み出す場合は、中央の導電層（４力にのみ電位を５−
えると同時に上端のスイッチングトランジスタ（８１）
のみをＯＮとする。この時はこのビット（８力位置には
コンタクトか存在しないので」二端のシリコン層（１旧
まＤ ｌ：ｌ ｅ ｎとなるが、デプレッション型１−
７ ／マスク（Ｄ□ｒ）の７）仏在に依って読み出しイ
ンバータ回路（ＩＮ）の人力はＯｎとなり、ｆｆ１）＋
が出力される。このよう（こしてメモリアレイ（ＭＡ）
の内容が適宜読み出される事となる。
端のピッｌ−（８１）を読与出す場合は、左端の導゛市
層（４υにのみ電位を９・えて他の導′目イ層ｔ４２）
１３）はＵＶ又はＤＰｅｎと（７、よた上端のスイッ
チングトランジスタ囲）のみをＯＮとすると、１洸み出
しインバータ回路（ＩＮ）の人力は１”Ｌなり、出カイ
１１号としては６０″か出力される。また例えばメモリ
アレイ（Ｍ Ａ ）の中央上端のピッｌ−（Ｂ２） ４
読み出す場合は、中央の導電層（４力にのみ電位を５−
えると同時に上端のスイッチングトランジスタ（８１）
のみをＯＮとする。この時はこのビット（８力位置には
コンタクトか存在しないので」二端のシリコン層（１旧
まＤ ｌ：ｌ ｅ ｎとなるが、デプレッション型１−
７ ／マスク（Ｄ□ｒ）の７）仏在に依って読み出しイ
ンバータ回路（ＩＮ）の人力はＯｎとなり、ｆｆ１）＋
が出力される。このよう（こしてメモリアレイ（ＭＡ）
の内容が適宜読み出される事となる。
本発明は楓」二の説明から１リドうがな如く、ＲＯＭの
データとして書き込まれた内容は帯状の多結晶シリコン
層と帯状の導電層との交点でのコンタクトの有ノｌｆｉ
に依って区別される構成であるのＣ、メモリセルの占め
る面積がＭＯ６型１−ランマスクを用いる従来品に比し
洛！夕に少（なり、マスクＲＯＮ（の集積度を商める事
が出来る。またメートリセルは単結晶シリコン表面に設
ける拡散層をＬｌｌい′Ｃいないので、データの読み出
し時の充放電が１本の帯状多結晶シリコンと１本の帯状
導電層との２本のｇＶｃ暑；！！のみで済むので読ケ出
し速度の同上か期待出来る。
データとして書き込まれた内容は帯状の多結晶シリコン
層と帯状の導電層との交点でのコンタクトの有ノｌｆｉ
に依って区別される構成であるのＣ、メモリセルの占め
る面積がＭＯ６型１−ランマスクを用いる従来品に比し
洛！夕に少（なり、マスクＲＯＮ（の集積度を商める事
が出来る。またメートリセルは単結晶シリコン表面に設
ける拡散層をＬｌｌい′Ｃいないので、データの読み出
し時の充放電が１本の帯状多結晶シリコンと１本の帯状
導電層との２本のｇＶｃ暑；！！のみで済むので読ケ出
し速度の同上か期待出来る。
第１図は本発明７スクＲＯＭの平面ヌ１、並びにその１
１−Ａ、、Ｂ−Ｂ線に沿う断面図、第２図は本発明７ス
クＩ（ＯＭ ５＋しびにそのアにう、出し回路の電気回
路図でｉ９）って１，１１１１ ｉｌ、２１ ｊ３１は
多結晶シリコン層、（４１）＋４２） ＋４３＋は導電
層、（５１は′コンタクト、［６）はＰ型囮域、（ＭＡ
）・・メモリアレイ、ｉｇＤｉ回（日は読う−出しスイ
ッチングトランジスタ、を夫々示している。
１−Ａ、、Ｂ−Ｂ線に沿う断面図、第２図は本発明７ス
クＩ（ＯＭ ５＋しびにそのアにう、出し回路の電気回
路図でｉ９）って１，１１１１ ｉｌ、２１ ｊ３１は
多結晶シリコン層、（４１）＋４２） ＋４３＋は導電
層、（５１は′コンタクト、［６）はＰ型囮域、（ＭＡ
）・・メモリアレイ、ｉｇＤｉ回（日は読う−出しスイ
ッチングトランジスタ、を夫々示している。
Claims (1)
- ｉｌｌ 基板上に互に平行して設けられたＮ型を呈す
る多数本の帯状多結晶シリコン層と、該シリコン喘上に
絶縁膜を介して互に平行しＣ設けられた複数本の帯状導
電層と、から成り、上記シリコン陥と導電層との交点に
記″憶せしめるべき情報に応じて適宜コンタクトを形成
すると共に、そのコンタクトを形成した箇所のシリコン
１内に対して逆導電型の不純物を導入してＰ Ｎ接合を
形成した事を特徴とする７スクｆ（ＯＭｏ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217386A JPS59106147A (ja) | 1982-12-10 | 1982-12-10 | マスクｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217386A JPS59106147A (ja) | 1982-12-10 | 1982-12-10 | マスクｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106147A true JPS59106147A (ja) | 1984-06-19 |
| JPS611904B2 JPS611904B2 (ja) | 1986-01-21 |
Family
ID=16703358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217386A Granted JPS59106147A (ja) | 1982-12-10 | 1982-12-10 | マスクｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4008883A1 (de) * | 1989-03-20 | 1990-09-27 | Mitsubishi Electric Corp | Herstellungsverfahren fuer ein masken-rom und hiermit hergestelltes masken-rom |
| JP2007514310A (ja) * | 2003-12-12 | 2007-05-31 | コミサリア、ア、レネルジ、アトミク | 可塑的に変形可能な不可逆的ストレージ媒体と、このような一媒体を製造する方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960010736B1 (ko) * | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
-
1982
- 1982-12-10 JP JP57217386A patent/JPS59106147A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4008883A1 (de) * | 1989-03-20 | 1990-09-27 | Mitsubishi Electric Corp | Herstellungsverfahren fuer ein masken-rom und hiermit hergestelltes masken-rom |
| DE4008883C2 (de) * | 1989-03-20 | 1994-06-16 | Mitsubishi Electric Corp | Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung |
| JP2007514310A (ja) * | 2003-12-12 | 2007-05-31 | コミサリア、ア、レネルジ、アトミク | 可塑的に変形可能な不可逆的ストレージ媒体と、このような一媒体を製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS611904B2 (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
| US4631705A (en) | Semiconductor integrated circuit memory device | |
| KR910001424B1 (ko) | 게이트 어레이 장치의 기본셀 | |
| JPS59106147A (ja) | マスクｒｏｍ | |
| US4839710A (en) | CMOS cell which can be used as a resistor, a capacitor, an RC component or a terminating impedance of a signal | |
| JPS59141245A (ja) | 半導体論理集積回路 | |
| JPS6318339B2 (ja) | ||
| JPS61222254A (ja) | 半導体記憶装置 | |
| JP2563803B2 (ja) | 半導体記憶装置 | |
| JPH0897298A (ja) | 半導体メモリ装置 | |
| JPS601863A (ja) | 読み出し専用メモリ | |
| JPH0336762A (ja) | 半導体メモリ装置 | |
| JPH07307463A (ja) | 電力用ｍｏｓ電界効果トランジスター | |
| JP3132437B2 (ja) | 半導体記憶装置 | |
| JPS61134059A (ja) | 半導体記憶装置 | |
| JPS58210660A (ja) | 半導体装置 | |
| JPH04186671A (ja) | 半導体メモリ装置 | |
| JP3501880B2 (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JPH0384964A (ja) | 半導体メモリ | |
| JPH0660684A (ja) | リード・オンリ・メモリ装置 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| SU1444891A1 (ru) | Матричный накопитель дл посто нного запоминающего устройства | |
| JPH02163963A (ja) | メモリ装置 | |
| JPS5832450A (ja) | 集積回路 | |
| JPS6337649A (ja) | 半導体記憶装置 |