JP2007514310A - 可塑的に変形可能な不可逆的ストレージ媒体と、このような一媒体を製造する方法 - Google Patents

Abstract

本発明は、第１の導体（１）および第２の導体（２）によってアドレス指定されることが可能なメモリ・セル（３）のアレイを備えるストレージ媒体に関する。各メモリ・セル（３）は、最初には電気的に絶縁しており、これらの第１の関連する導体（１）と、第２の関連する導体（２）とを選択的に接続するなど、局在化された可塑性変形（４）により導電性にされることが可能なアクティブ層（８）の１つのゾーン（１０）を備える。本発明によれば、メモリ・セル（３）に記憶されるバイナリ情報は、アクティブ層（８）の対応するゾーン（１０）の導電状態によって決定される。アクティブ層（８）は、帯電された（ｃｈａｒｇｅｄ）レジンを使用して形成されてもよい。この媒体製造方法は、以降のステップ、すなわちこの初期の絶縁状態にある、アクティブ層（８）を有するブランク・ストレージ媒体のアセンブリと、記憶されるべき情報に対応するスタンピング・パターンを有するスタンピング・ダイの製造と、このスタンピング・ダイを使用したこのストレージ媒体のスタンピングとを含んでいる。

Description

本発明は、各メモリ・セルが第１の導体および第２の導体の間に配列されたアクティブ層の１つのゾーンを備え、このメモリ・セルに記憶されるバイナリ情報が、この対応するゾーンの電気伝導状態によって決定される、メモリ・セルのアレイを備える不可逆的ストレージ媒体を製造するための方法に関する。

シリコンベースのソリッド・メモリ（ｓｏｌｉｄ ｍｅｍｏｒｙ）、例えばフラッシュ・メモリが、よく知られており、現在では、広く使用されている。

従来から、ソリッド・メモリは、互いに絶縁された重ね合わせられた直角をなす導体のマトリックス・アレイを備えており、これらの導体は、多重化することにより、逐次的にアドレス指定される。メモリ・セルは、これらの導体の交差する点に配列される。ＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ読取り専用メモリ）を製造するためには、記憶されるべきファイルの情報は、例えば特定のリソグラフィ・マスクの手段により、これらのメモリ・セルを構成する材料中に記録される。この対応するリソグラフィ・ステップおよびマスキング・ステップは、このようなメモリのコストのうちのかなりの部分に相当している。

米国特許第６３５１４０６号明細書は、メモリ・セルのアレイを備えるプログラマブルな不可逆的ストレージ媒体について説明している。各メモリ・セルは、第１の導体と第２の導体とによってアドレス指定されることが可能であり、これらの第１の導体と第２の導体との間に接続された状態変化エレメント（ｓｔａｔｅ ｃｈａｎｇｅ ｅｌｅｍｅｎｔ）を備える。２枚の電極の間に配列された絶縁薄膜の溶融と、これらの２枚の電極の間における永続的な導電性接続の形成は、例えば強大な電流を使用することにより、達成されてもよい。このようにして、このストレージ媒体のすべてのメモリ・セルは、プログラムされてもよい。しかし、これらの不可逆的ストレージ媒体の大部分の製造技法は、信頼できるものではなく、高コストを提示している。

他のタイプの不可逆的ストレージ媒体、例えばあらかじめ記録された読取り専用メモリは、製造が実施されるときに追加のマスキング・ステップを必要とし、このことがその製造を費用がかかるようにしてしまう。

米国特許第６０５５１８０号明細書は、アクティブ媒体の各面上にそれぞれ配列された第１および第２の導体によってアドレス指定されることが可能な、メモリ・セルのアレイを備えるストレージ媒体について説明している。このアクティブ媒体は、少なくとも１つの有機材料を備えており、電気的手段によって検出されることが可能なロジック値に対応する異なった化学状態または物理状態を提示する。各メモリ・セルは、これらの対応する第１の導体と第２の導体との間に電気接続を形成するアクティブ媒体の１つのゾーンを備える。データは、この媒体の対応するゾーンを通って流れる強大な電流を加えることにより、ジュール効果によってメモリ・セル上に書き込まれてもよい。このアクティブ媒体材料を思慮深く選択することにより、このセルのインピーダンスが可逆的または不可逆的な様式で変更されることが可能になる。

米国特許第６１２１６８８号明細書は、プリント回路に一体化されるように設計された異方性導電性フォイルについて説明している。この導電性フォイルは、レジンと、このレジン中に挿入された、例えば金属でできた導電性粒子とを含んでいる。このフォイルは、アルミニウム導体とプリント回路の導電性トラックとの間に配列される。この導電性トラックは、変形されて、この導電性トラックとこの導体との間のこの導電性フォイルを圧縮する。この導電性フォイルの圧縮されたゾーンは、この導電性トラックと、この導体との間の導電性電気接続を形成する。

本発明の一目的は、これらの短所を改善することであり、特に信頼性の高い製造技法を使用しながら、不可逆的ストレージ媒体の製造を安価に提示することである。

本発明によれば、この目的は、添付の特許請求の範囲によって達成され、特に、このストレージ媒体を製造するための方法が、初期の絶縁状態にあるアクティブ層を有するブランク・ストレージ媒体のアセンブリと、記憶されるべき情報に対応するスタンピング・パターンを有するスタンピング・ダイの製造と、このスタンピング・ダイを使用して、局在化された可塑性変形により、アクティブ層の所定のゾーンを導電性にする、このストレージ媒体のスタンピングと、を含むという事実によって達成される。

本発明のさらなる一目的は、本発明による方法によって得られる不可逆的ストレージ媒体を提供することである。

他の利点および特徴は、非限定的な実施例としてのみ提供され、添付図面に示される、本発明の個々の実施形態についての以降の説明からもっとはっきりと明確になろう。

図１において、不可逆的ストレージ媒体は、破線で水平に示された５本の第１の導体１と、破線で垂直に示された５本の第２の導体２とを備える。これらの導体１および２は互いに絶縁されている。２５個のメモリ・セル３が、それぞれこれらの第１の導体１と第２の導体２との交差する点にアレイの形で配列され、これらの関連する第１の導体１と第２の導体２によってアドレス指定されることが可能である。第１のメモリ・セル３ａは、絶縁しているこれらのメモリ・セルの初期状態にあるのに対して、第２のメモリ・セル３ｂは、局在化された可塑性変形４を受けていて、これらのメモリ・セルの導電性状態を変更している。したがって、情報は、この情報が第１のバイナリ・レベル（例えば０）に対応するとき、メモリ・セル３ａによって定義され、あるいはこの情報が第２のバイナリ・レベル（例えば１）に対応するときには、メモリ・セル３ｂによって定義される。

図２においては、この図１による不可逆的ストレージ媒体は、線Ａ−Ａに沿った断面図の形で示される。第１の導体１は、例えばシリコンでできた基板５上に配列される。第１の導体１上では、第１のドーピングされた半導体層６と、第２の逆導電形にドーピングされた半導体層７とのスタックは、図に示された第１の導体１に関連するダイオードを形成する。アクティブ層８は、これらの半導体層６および７上に配列される。この第２の導体２は、アクティブ層８上に配列され、これらの第２の導体２の間のスペースは、例えば平坦化レジン９を使用し、かつ／または機械的化学研磨ステップを使用した技法を用いて充てんされて、これらの第２の導体２との共通の平面をもたらす。アクティブ層８は、最初は電気的に絶縁しており、可塑性変形４によって導電性にされることが可能である。各メモリ・セル３は、これらの関連する第１の導体１と第２の導体２との間のアクティブ層ゾーン１０を備える。これらの第１のメモリ・セル３ａのアクティブ層ゾーン１０が、これらのメモリ・セルの絶縁した初期状態にあるのに対して、これらの第２のメモリ・セル３ｂのアクティブ層ゾーン１０は、局在化された可塑性変形４によって選択的に導電性にされる。このようにして、各メモリ・セル３に記憶されるバイナリ情報は、アクティブ層８の対応するゾーン１０の導電状態によって決定される。

アクティブ層８は、例えばイオンまたは導電性粒子によって帯電された、最初には絶縁している帯電レジンによって形成され、この帯電レジンが圧縮されるときにこの帯電レジンが導電性になることが好ましい。

図２においては、したがって各メモリ・セル３は、この関連する第１の導体１と、第２の導体２との間のアクティブ層８の対応するゾーン１０と直列に接続された、半導体層７および８のスタックによって形成されたダイオードを備える。しかし、どのような非線形電子エレメントでも、このダイオードを置き換えることができる。

この図１および２に示される特定の実施形態においては、この第１の導体１および第２の導体２は、第１の平面、すなわち図２における下側の平面内に配列された並列の導体の第１のアレイと、第２の平面、すなわち図２における上側の平面内に配列され、これらの第１の導体１に対して直角になっている並列の導体の第２のアレイをそれぞれ形成する。しかし、一般的には、これらの導体はどのようなアレイ形式で配列されてもよい。

この不可逆的ストレージ媒体を製造するための方法は、絶縁した初期状態にあるアクティブ層８を有するブランク・ストレージ媒体のアセンブリと、記憶されるべき情報に対応するスタンピング・パターンを有するスタンピング・ダイの製造と、このスタンピング・ダイを用いたこのストレージ媒体のスタンピングとを含んでいる。

図３から６は、ブランク・ストレージ媒体のアセンブリを示している。図３に示される第１のアセンブリ・ステップにおいては、第１の導電層１１と、２層の互いに逆導電形にドーピングされた、半導体層６と半導体層７とが、基板５上に逐次的に堆積させられる。第１の導電層１１は、例えば銅またはアルミニウムでできている。

これらの層１１、６、７のエッチングについての第２のステップ、および平坦化レジン１２を堆積させる第３のステップが、図４に示される。並列な複数のストリップ１３の第１のアレイのこれらのストリップ１３の間のスペースを充てんすることは、機械的化学研磨ステップを含むことができる。第１の導電層１１とこれらの２層の半導体層６と半導体層７とによって形成されたスタックのエッチングは、並列な複数のストリップ１３の第１のアレイの輪郭を描くように実施される。このようにして得られる、このエッチングされたこれらのストリップ１３の第１導電層１１は、第１の導体１を形成する。平坦化レジン１２の堆積により、並列な複数のストリップ１３の第１のアレイのこれらのストリップ１３の間のスペースが充てんされることが可能になり、その結果、平坦化レジン１２は、並列な複数のストリップ１３の第１のアレイのこれらのストリップ１３との共通の平面をもたらす。

次いで、図５に示される第４のステップにおいて、アクティブ層８が、前記共通の平面上に堆積させられる。

第２の導電層が、第５のステップにおいてアクティブ層８上に堆積させられ、次いで第６のステップにおいてエッチングされて、この第１のストリップ・アレイのこれらのストリップに対して直角をなす並列な複数のストリップの第２のアレイを形成する。このようにして得られたこれらのストリップは、第２の導体２を形成する（図６）。第７のステップにおいて、これらの第２の導体の間のスペースが、例えば平坦化レジン９を使用し、または機械的化学研磨ステップを使用した技法を用いて充てんされる。

図７および８は、１つの情報をブランク・ストレージ媒体に不可逆的に記憶するように設計されたスタンピング・ダイの製造を示したものである。図７において、フォトレジスト１４が、仲介基板１５上に堆積させられる。次いで、この必要とされるスタンピング・パターンに対応する構成を有する基本ゾーン１６のアレイが、フォトレジスト１４中においてエッチングされる。図８に示されるように、スタンピング・ダイ１７を形成する金属が堆積させられて、電解析出により仲介基板１５上およびフォトレジスト１４上にこの基本ゾーン１６を充てんし、このフォトレジストは、例えば物理気相成長技法により薄い導電層であらかじめコーティングされている。次いでスタンピング・ダイ１７が、仲介基板１５から剥離され、フォトレジスト１４の残留物が、スタンピング・ダイ１７から除去される。スタンピング・ダイ１７は、このようにして記憶されるべき情報を表すスタンピング・パターン（図９）に対応する構成を有する突出エレメント１８を備えるように取得される。

このストレージ媒体のスタンピングについては、図９に示されるように、このストレージ媒体とスタンピング・ダイ１７とが位置合わせされ、スタンピング・ダイ１７の突出エレメント１８が、この第２の導体を介して突出エレメント１８に面して配列されたアクティブ層８の諸ゾーン１０を変形するように、圧力がスタンピング・ダイ１７上に加えられる。

アクティブ層８は薄い絶縁層であることも可能であり、このスタンピングが、第２の導体２を変形させてこの第２の導体２の材料とこの下に存在する関連するダイオードとの間に直接の機械的接触を確立し、この関係のあるメモリ・セルのロケーションにおける絶縁層を完全に押しつぶすことが可能である。

したがって、いくつかの不可逆的ストレージ媒体は、記憶されるべき情報に関係なく、また記憶されるべき情報についての個々のリソグラフィ・ステップなしに、単一のプロセスを用いて一括してアセンブリされ得る。この同じ情報を記憶するように設計された一連の媒体の製造は、単一の特定のスタンピング・ダイの製造を必要とする。一連の小型または大型の媒体のスタンピングは、あまり複雑ではなく、媒体ごとに追加のリソグラフィ・ステップを実施し、またはこのプログラマブルな不可逆的ストレージ媒体のそれぞれについてプログラムするよりも低コストで実施され得る。

本発明による、ストレージ媒体の特定の一実施形態の平面図である。 本発明による、ストレージ媒体の特定の一実施形態の線Ａ−Ａに沿っての断面図である。 図２による、ストレージ媒体のアセンブリの方法の特定の一実施形態についての異なるステップのうちの１ステップを図２の線Ｂ−Ｂに沿って示す断面図である。 図２による、ストレージ媒体のアセンブリの方法の特定の一実施形態についての異なるステップのうちの１ステップを図２の線Ｂ−Ｂに沿って示す断面図である。 図２による、ストレージ媒体のアセンブリの方法の特定の一実施形態についての異なるステップのうちの１ステップを図２の線Ｂ−Ｂに沿って示す断面図である。 図２による、ストレージ媒体のアセンブリの方法の特定の一実施形態についての異なるステップのうちの１ステップを図１の線Ａ−Ａに沿って示す断面図である。 スタンピング・ダイの製造の特定の一実施形態を示す図である。 スタンピング・ダイの製造の特定の一実施形態を示す図である。 図７および８によるスタンピング・ダイを用いた図６によるストレージ媒体のダイ・スタンピングの特定の一実施形態を示す図である。

Claims (7)

1. メモリ・セル（３）のアレイを備える不可逆的ストレージ媒体であって、各メモリ・セル（３）が、第１の導体（１）と第２の導体（２）との間に配列されたアクティブ層（８）の１つのゾーン（１０）を備え、前記メモリ・セル（３）に記憶されるバイナリ情報が、対応する前記ゾーン（１０）の導電状態によって決定されるストレージ媒体を製造するための方法であって、
   初期の絶縁状態にあるアクティブ層（８）を有するブランク・ストレージ媒体のアセンブリと、
   記憶されるべき前記情報に対応するスタンピング・パターンを有するスタンピング・ダイ（１７）の製造と、
   前記スタンピング・ダイ（１７）を使用して、局在化された可塑性変形（４）により、前記アクティブ層（８）の所定のゾーン（１０）を導電性にする、前記ストレージ媒体のスタンピングと、
   を備えることを特徴とする方法。
2. 前記アクティブ層（８）が、帯電されたレジンによって形成されることを特徴とする、請求項１に記載の方法。
3. ブランク・ストレージ媒体のアセンブリが、逐次的に、
   基板（５）上への第１の導電層（１１）と、２層の逆導電形にドーピングされた半導体層（６，７）との堆積と、
   前記第１の導電層（１１）と、前記２層の半導体層（６，７）とによって形成されたスタックをエッチングして、並列な複数のストリップ（１３）の第１のアレイを取得することと、
   並列な複数のストリップ（１３）の前記第１のアレイの前記複数のストリップ（１３）間のスペースを充てんして、並列な複数のストリップ（１３）の前記第１のアレイの前記複数のストリップ（１３）との共通な平面をもたらすことと、
   前記共通な平面上への前記アクティブ層（８）の堆積と、
   前記アクティブ層（８）上への第２の導電層の堆積と、
   前記第２の導電層をエッチングして、複数のストリップ（１３）の前記第１のアレイの前記複数のストリップ（１３）に対して直角をなす並列な複数のストリップの第２のアレイを取得することと、
   並列な複数のストリップの前記第２のアレイの前記複数のストリップの間のスペースを充てんすることと、
   を含むことを特徴とする、請求項１および２の一項に記載の方法。
4. 並列な複数のストリップの前記第１のアレイおよび／または第２のアレイの複数のストリップの間のスペースが、平坦化レジン（１２，９）を使用した技法により充てんされることを特徴とする、請求項３に記載の方法。
5. 並列な複数のストリップの前記第１のアレイおよび／または第２のアレイの複数のストリップの間のスペースが、機械的化学研磨ステップにより充てんされることを特徴とする、請求項３に記載の方法。
6. 前記スタンピング・ダイ（１７）の製造が、逐次的に、
   仲介基板（１５）上へのフォトレジスト（１４）の堆積と、
   前記フォトレジスト（１４）中における、前記スタンピング・パターンに対応する構成を有する複数の基本ゾーン（１６）のアレイのエッチングと、
   前記仲介基板（１５）および前記フォトレジスト（１４）上への、前記スタンピング・ダイ（１７）を構成する金属の電解析出と、
   前記仲介基板（１５）からの前記スタンピング・ダイ（１７）の剥離と、
   前記スタンピング・ダイ（１７）からのフォトレジスト（１４）の残留物の除去と、
   を含むことを特徴とする、請求項１乃至５のいずれか一項に記載の方法。
7. 請求項１乃至６のいずれか一項に記載の方法により取得されることを特徴とする不可逆的ストレージ媒体。

Images