JP4994703B2 - クロスポイント型抵抗メモリアレイ積載体の製造方法 - Google Patents
クロスポイント型抵抗メモリアレイ積載体の製造方法 Download PDFInfo
- Publication number
- JP4994703B2 JP4994703B2 JP2006116201A JP2006116201A JP4994703B2 JP 4994703 B2 JP4994703 B2 JP 4994703B2 JP 2006116201 A JP2006116201 A JP 2006116201A JP 2006116201 A JP2006116201 A JP 2006116201A JP 4994703 B2 JP4994703 B2 JP 4994703B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- memory array
- lower electrode
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 226
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims description 96
- 239000000463 material Substances 0.000 claims abstract description 169
- 238000000151 deposition Methods 0.000 claims abstract description 164
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000000059 patterning Methods 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 491
- 230000008021 deposition Effects 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 40
- 150000002500 ions Chemical class 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 21
- 230000000873 masking effect Effects 0.000 abstract description 8
- 239000010409 thin film Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- -1 TiSi 2 Chemical compound 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
32 シリコン基板(第1シリコン基板)
34 工程(イオン注入工程)
36 上部P+層(第1P+層)
38 N+埋込層(第1N+埋込層)
40 工程(第1下部電極形成工程)
42 下部電極(第1下部電極)
44 犠牲材料層
46 ハードマスク(第1ハードマスク)
48 工程(第1パターンニング工程、第1エッチング工程)
50 工程(第1絶縁層堆積工程、第1平坦化工程)
52 第1酸化ケイ素層(第1絶縁層)
54 工程(第2パターンニング工程)
56 工程(第2エッチング工程)
58 工程(第2絶縁層堆積工程)
60 第2酸化ケイ素層(第2絶縁層)
62 工程(第2平坦化工程)
64 工程(第1ハードマスク・犠牲材料層除去工程)
66 工程(第1抵抗材料層堆積工程)
68 CMR層(第1抵抗材料層)
70 工程(第1上部電極堆積工程)
72 上部電極(第1上部電極)
74 工程(第1上部電極堆積工程)
76 工程(第1上部電極堆積工程)
80 工程(第2抵抗材料層堆積工程)
82 CMR層(第2抵抗材料層)
84 工程(第2下部電極形成工程)
86 第2下部電極
87 酸化物からなる層(第3絶縁層)
90 工程(第2下部電極形成工程)
92 工程(シリコン層転移工程)
96 工程(シリコン層転移工程)
100 工程(第2イオン注入工程)
102 P+層(第2P+層)
104 N+層(第2N+層)
110 第2上部電極
112 工程(第3パターンニング工程)
118 第2レベルクロスポイント型抵抗メモリアレイ(クロスポイント型抵抗メモリアレイ積載体)
122 第3レベルクロスポイント型EPRメモリアレイ(クロスポイント型抵抗メモリアレイ積載体)
124 第4レベルクロスポイント型EPRメモリアレイ(クロスポイント型抵抗メモリアレイ積載体)
126 単一アニーリング工程
Claims (9)
- 第1下部電極及び第1上部電極を備え、第1下部電極と第1上部電極との間にコロッサル磁気抵抗メモリ材料からなる第1抵抗材料層が形成された抵抗メモリが複数配列して形成された、第1のクロスポイント型抵抗メモリアレイに、さらに第2のクロスポイント型抵抗メモリアレイが積載された、クロスポイント型抵抗メモリアレイ積載体の製造方法であって、
上記第1のクロスポイント型抵抗メモリアレイは、
第1シリコン基板を準備する準備工程と、
上記第1シリコン基板にイオンを注入し、第1P+層と、その下層の第1N+埋込層とを形成する第1イオン注入工程と、
上記第1P+層上に第1下部電極、犠牲材料層、第1ハードマスクをこの順に堆積する第1下部電極形成工程と、
上記第1ハードマスクを、第1の方向に沿ってストライプ状に延びた第1パターンにパターンニングする第1パターンニング工程と、
上記第1パターンになるように、第1ハードマスク、犠牲材料層及び第1下部電極をエッチングし除去するとともに、第1N+埋込層をオーバーエッチングし部分的に除去する第1エッチング工程と、
第1エッチング工程にて、第1ハードマスク、犠牲材料層、第1下部電極、及び第1N+埋込層がエッチングされた部分に第1絶縁層を堆積する第1絶縁層堆積工程と、
上記パターンニングされた第1ハードマスクを、上記第1方向と略垂直な第2方向に沿ってストライプ状に延びた第2パターンになるようにパターニングする第2パターンニング工程と、
上記第2パターンになるように、第1ハードマスク、第1絶縁層、犠牲材料層、第1下部電極、及び第1N+埋込層をエッチングし除去するとともに、第1シリコン基板をオーバーエッチングし部分的に除去する第2エッチング工程と、
第2エッチング工程にて、第1ハードマスク、第1絶縁層、犠牲材料層、第1下部電極、第1N+埋込層、及び第1シリコン基板がエッチングされた部分に第2絶縁層を堆積する第2絶縁層堆積工程と、
残存する第1ハードマスク及び犠牲材料層を、第1下部電極が露出するまでエッチングし除去する第1ハードマスク・犠牲材料層除去工程と、
第1下部電極の露出部分に、第1抵抗材料層を堆積する第1抵抗材料層堆積工程と、
第1抵抗材料層に第1上部電極を堆積し、その第1上部電極が第2パターンになるようにエッチングする第1上部電極堆積工程とを含む方法で製造し、
第2のクロスポイント型抵抗メモリアレイは、
上記第1上部電極堆積工程にて、第1上部電極がエッチングされた部分に第3絶縁層を堆積する第3絶縁層堆積工程と、
上記第1上部電極に、磁気抵抗材料からなる第2抵抗材料層を堆積する第2抵抗材料層堆積工程と、
上記第2抵抗材料層に、第2下部電極を堆積する第2下部電極形成工程と、
シリコン層が形成されたドナー基板を準備し、該ドナー基板から上記抵抗材料層表面へ上記シリコン層を転移させるシリコン層転移工程と、
シリコン層転移工程にて転移されたシリコン層に、イオンを注入し第2P + 層と、その下層の第2N + 埋込層を形成する第2イオン注入工程と、
上記第2P + 層上に第2ハードマスクを堆積し、第2ハードマスクを、第1の方向に沿ってストライプ状に延びた第1パターンにパターンニングする第3パターンニング工程と、
上記第1パターンになるように、第2ハードマスク、第2P + 層、第2N + 埋込層、及び第2抵抗材料層をエッチングする第3エッチング工程と、
第3エッチング工程にて、第2ハードマスク、第2P + 層、第2N + 埋込層、及び第2抵抗材料層がエッチングされた部分に、第3絶縁層を堆積する第3絶縁層堆積工程と、
上記パターンニングされた第2ハードマスクを、上記第1方向と略垂直な第2方向に沿ってストライプ状に延びた第2パターンになるようにパターニングする第4パターンニング工程と、
上記第2パターンになるように、第2ハードマスク、第3絶縁層、第2P + 層、第2N + 埋込層、及び第2抵抗材料層をエッチングし除去する第4エッチング工程と、
第4エッチング工程にて、第2ハードマスク、第3絶縁層、第2P + 層、第2N + 埋込層、及び第2抵抗材料層がエッチングされた部分に第4絶縁層を堆積する第4絶縁層堆積工程と、
残存する第2ハードマスクをエッチングし除去する第2ハードマスク除去工程と、
残存する第2ハードマスクが除去された部分に第1方向に延びる第2上部電極を堆積する第2上部電極堆積工程とを含む方法によって、上記第1のクロスポイント型抵抗メモリアレイに積載することを特徴とするクロスポイント型抵抗メモリアレイ積載体の製造方法。 - 上記第1絶縁層堆積工程及び上記第2絶縁層堆積工程では、第1ハードマスク、犠牲材料層、及び第1下部電極の厚さの合計の1.5倍の厚さで、第1絶縁層及び第2絶縁層を堆積することを特徴とする請求項1に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。
- 上記第1絶縁層堆積工程にて堆積された第1絶縁層を平坦化し、第1絶縁層表面と上記第1ハードマスク表面とを揃える第1平坦化工程と、
上記第2絶縁層堆積工程にて堆積された第2絶縁層を平坦化し、第2絶縁層表面と上記第1ハードマスク表面とを揃える第2平坦化工程とを含むことを特徴とする請求項1または2に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。 - 上記第1シリコン基板が、p型基板とpウェルを有するn型基板とからなるシリコン基板のグループから選択されたシリコンウエハであることを特徴とする請求項1〜3の何れか1項に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。
- 第1イオン注入工程では、第1P+層の厚さが10nm〜40nmになり、かつ、第1N+埋込層の厚さが50nm〜200nmになるように、イオンを注入することを特徴とする請求項1〜4の何れか1項に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。
- 上記第1下部電極形成工程では、さらに、第1下部電極に、酸素拡散障壁及び接着層を堆積することを特徴とする請求項1〜5の何れか1項に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。
- 第1上部電極堆積工程では、さらに第1上部電極に酸素拡散障壁を堆積するとともに、
上記イオン注入工程にて注入されたイオンを活性化し、第1抵抗材料層をアニールするアニーリング工程を含むことを特徴とする請求項1〜6の何れか1項に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。 - 上記第2下部電極形成工程では、第2下部電極に加え、導電性酸素障壁を形成し、
上記導電性酸素障壁に、導電性接着材料からなる導電性接着層を堆積する導電性接着層堆積工程を含むことを特徴とする請求項1に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法。 - 請求項1〜8の何れか1項に記載のクロスポイント型抵抗メモリアレイ積載体の製造方法により製造されたクロスポイント型抵抗メモリアレイ積載体に、第3シリコン基板を接着する第3シリコン基板接着工程と、
上記第3シリコン基板にイオンを注入し第3P+層と、その下層の第3N+埋込層とを形成する第3イオン注入工程と、
上記第3P+層上に第3下部電極、犠牲材料層、第3ハードマスクをこの順に堆積する第3下部電極形成工程と、
上記第3ハードマスクを、第1の方向に沿ってストライプ状に延びた第1パターンにパターンニングする第5パターンニング工程と、
上記第1パターンになるように、第3ハードマスク、犠牲材料層及び第3下部電極をエッチングし除去するとともに、第3N+埋込層をオーバーエッチングし部分的に除去する第5エッチング工程と、
第5エッチング工程にて、第3ハードマスク、犠牲材料層、第3下部電極、及び第3N+埋込層がエッチングされた部分に第5絶縁層を堆積する第5絶縁層堆積工程と、
上記パターンニングされた第3ハードマスクを、上記第1方向と略垂直な第2方向に沿ってストライプ状に延びた第2パターンになるようにパターニングする第6パターンニング工程と、
上記第2パターンになるように、第3ハードマスク、第5絶縁層、犠牲材料層、第3下部電極、及び第3N+埋込層をエッチングし除去するとともに、第3シリコン基板をオーバーエッチングし部分的に除去する第6エッチング工程と、
第6エッチング工程にて、第3ハードマスク、第5絶縁層、犠牲材料層、第3下部電極、第3N+埋込層、及び第3シリコン基板がエッチングされた部分に第6絶縁層を堆積する第6絶縁層堆積工程と、
残存する第3ハードマスク及び犠牲材料層を、第3下部電極が露出するまでエッチングし除去する第3ハードマスク・犠牲材料層除去工程と、
第3下部電極の露出部分に、第3抵抗材料層を堆積する第3抵抗材料層堆積工程と、
第3抵抗材料層に第3上部電極を堆積し、その第3上部電極が第2パターンになるようにエッチングする第3上部電極堆積工程とを含むことを特徴とするクロスポイント型抵抗メモリアレイの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/120,385 | 2005-05-02 | ||
US11/120,385 US7323349B2 (en) | 2005-05-02 | 2005-05-02 | Self-aligned cross point resistor memory array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006313898A JP2006313898A (ja) | 2006-11-16 |
JP4994703B2 true JP4994703B2 (ja) | 2012-08-08 |
Family
ID=37234963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006116201A Expired - Fee Related JP4994703B2 (ja) | 2005-05-02 | 2006-04-19 | クロスポイント型抵抗メモリアレイ積載体の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7323349B2 (ja) |
JP (1) | JP4994703B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160023152A (ko) * | 2014-08-21 | 2016-03-03 | 삼성전자주식회사 | 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법 |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) * | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
JP2010161137A (ja) * | 2009-01-07 | 2010-07-22 | Hitachi Ltd | 半導体記憶装置の製造方法 |
US8021897B2 (en) | 2009-02-19 | 2011-09-20 | Micron Technology, Inc. | Methods of fabricating a cross point memory array |
US8270199B2 (en) * | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
US8139391B2 (en) * | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
US8735179B2 (en) * | 2009-08-27 | 2014-05-27 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8492858B2 (en) * | 2009-08-27 | 2013-07-23 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8097498B2 (en) * | 2010-01-25 | 2012-01-17 | Sandisk 3D Llc | Damascene method of making a nonvolatile memory device |
JP5127859B2 (ja) * | 2010-03-18 | 2013-01-23 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US8574954B2 (en) | 2010-08-31 | 2013-11-05 | Micron Technology, Inc. | Phase change memory structures and methods |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
WO2012057772A1 (en) | 2010-10-29 | 2012-05-03 | Hewlett-Packard Development Company, L.P. | Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
US8879299B2 (en) | 2011-10-17 | 2014-11-04 | Sandisk 3D Llc | Non-volatile memory cell containing an in-cell resistor |
US8710481B2 (en) | 2012-01-23 | 2014-04-29 | Sandisk 3D Llc | Non-volatile memory cell containing a nano-rail electrode |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9450022B1 (en) * | 2012-09-05 | 2016-09-20 | Hrl Laboratories, Llc | Memristor devices and fabrication |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
KR102483704B1 (ko) | 2016-03-30 | 2023-01-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
WO2018182725A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | A fully self-aligned cross grid vertical memory array |
US10199434B1 (en) | 2018-02-05 | 2019-02-05 | Sandisk Technologies Llc | Three-dimensional cross rail phase change memory device and method of manufacturing the same |
US10381366B1 (en) | 2018-02-17 | 2019-08-13 | Sandisk Technologies Llc | Air gap three-dimensional cross rail memory device and method of making thereof |
US10468596B2 (en) | 2018-02-21 | 2019-11-05 | Sandisk Technologies Llc | Damascene process for forming three-dimensional cross rail phase change memory devices |
US10580976B2 (en) | 2018-03-19 | 2020-03-03 | Sandisk Technologies Llc | Three-dimensional phase change memory device having a laterally constricted element and method of making the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693821B2 (en) | 2001-06-28 | 2004-02-17 | Sharp Laboratories Of America, Inc. | Low cross-talk electrically programmable resistance cross point memory |
US6569745B2 (en) * | 2001-06-28 | 2003-05-27 | Sharp Laboratories Of America, Inc. | Shared bit line cross point memory array |
US6531371B2 (en) | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
US6746910B2 (en) * | 2002-09-30 | 2004-06-08 | Sharp Laboratories Of America, Inc. | Method of fabricating self-aligned cross-point memory array |
US6849564B2 (en) * | 2003-02-27 | 2005-02-01 | Sharp Laboratories Of America, Inc. | 1R1D R-RAM array with floating p-well |
-
2005
- 2005-05-02 US US11/120,385 patent/US7323349B2/en active Active
-
2006
- 2006-04-19 JP JP2006116201A patent/JP4994703B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160023152A (ko) * | 2014-08-21 | 2016-03-03 | 삼성전자주식회사 | 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법 |
KR102171263B1 (ko) | 2014-08-21 | 2020-10-28 | 삼성전자 주식회사 | 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2006313898A (ja) | 2006-11-16 |
US7323349B2 (en) | 2008-01-29 |
US20060246606A1 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994703B2 (ja) | クロスポイント型抵抗メモリアレイ積載体の製造方法 | |
US6746910B2 (en) | Method of fabricating self-aligned cross-point memory array | |
TWI251904B (en) | Method of fabricating nano-scale resistance cross-point memory array and device | |
US6972211B2 (en) | Method of fabricating trench isolated cross-point memory array | |
TW569397B (en) | Dram cell arrangement with vertical MOS transistors and method for its fabrication | |
KR100515182B1 (ko) | 1t1r 저항성 메모리 어레이의 제조 방법 | |
US7042066B2 (en) | Dual-trench isolated crosspoint memory array | |
US20130001506A1 (en) | Resistance change memory and method of manufacturing the same | |
EP3084828A1 (en) | Multilevel contact to a 3d memory array and method of making thereof | |
TW201027713A (en) | Self-aligned three-dimensional non-volatile memory fabrication | |
TW200534433A (en) | Asymmetric-area memory cell | |
JP2006295185A (ja) | メモリアレイに適した接触機構およびその製造方法 | |
JP4827074B2 (ja) | 高密度soiクロスポイントメモリアレイおよびそれを製造するための方法 | |
JP2002026279A (ja) | 半導体記憶装置及びその製造方法 | |
TW201216449A (en) | Method for forming memory cell transistor | |
CN110557969B (zh) | 阻变式存储器的制造方法和阻变式存储器 | |
JP2021523575A (ja) | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 | |
TWI497490B (zh) | 使用釕/矽二極體之交叉點記憶體 | |
TW202301637A (zh) | 半導體裝置及其製造方法 | |
TW201643994A (zh) | 電路與形成其之方法 | |
TWI850641B (zh) | 半導體結構及其形成方法 | |
JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2003046063A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |