CN114068808A - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN114068808A CN114068808A CN202111294842.9A CN202111294842A CN114068808A CN 114068808 A CN114068808 A CN 114068808A CN 202111294842 A CN202111294842 A CN 202111294842A CN 114068808 A CN114068808 A CN 114068808A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- oxide
- resistance change
- change layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 47
- 239000000463 material Substances 0.000 claims abstract description 104
- 230000008859 change Effects 0.000 claims abstract description 90
- 239000010409 thin film Substances 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims abstract description 54
- 238000000151 deposition Methods 0.000 claims description 43
- 239000007772 electrode material Substances 0.000 claims description 23
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 5
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 5
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 5
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 5
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 5
- 238000009826 distribution Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，其中，包括由至少两种材料交替形成的至少两层、氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。由于在材料不同的氧化物薄膜中形成导电细丝所需要的电压各不相同，因此可以通过将电压大小控制在某一范围内，使得导电细丝仅在指定材料所形成的氧化物薄膜中形成，而无法在其他材料所形成的氧化物薄膜中形成。如此，就可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向，使导电细丝的分布更为均匀。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种阻变式随机存储器(RRAM)及其制造方法。
背景技术
近年来，以电阻转变效应为工作原理的阻变式随机存储器(Resistive RandomAccess Memory，RRAM)是最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可微缩性、三维集成潜力、功耗等方面都具有明显的优势。
阻变式随机存储器的基本结构为金属-绝缘体-金属(MIM)结构，至少包括第一电极、阻变层和第二电极。其中，阻变层为各种氧化物薄膜材料，例如过渡金属氧化物。阻变层在施加电压、电流等电信号的作用下会在不同电阻状态之间进行可逆的转变，其中，在二值存储器中，通常只有高阻态和低阻态之分，高阻态和低阻态之间的差别越大越准确；而在多值存储器中，例如，实现存算一体(Computing in Memory，CIM)的忆阻器，则需要有多种电阻态以代表多个值。
电阻状态在不同阻态之间的转变是通过导电细丝的形成和断裂来实现的。因此，对于多值存储器来说，导电细丝的形成分布要较为均匀，才能实现多阻态之间的线性阻态转变。
但在现有的、简单堆叠的RRAM结构中，导电细丝的生成通常发生在单一材料形成的、具有较大伸缩空间的阻变层中，从而使得导电细丝的形成的随意性较大，不易控制，难以满足多值存储器的需求。
因此，如何控制导电细丝的形成方式，使导电细丝的分布更为均匀以满足多值存储器的需求还是亟待解决的一个技术问题。
发明内容
针对上述技术问题，本发明人创造性地提供了一种半导体集成电路器件及其制备方法。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
根据本发明实施例一实施方式，阻变层包括沟槽结构的阻变层。
根据本发明实施例一实施方式，阻变层包括平面结构的阻变层。
根据本发明实施例一实施方式，至少两种材料包括过渡金属氧化物。
根据本发明实施例一实施方式，过渡金属氧化物包括过渡金属氧化物包括氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成第一电极；在第一电极之上形成阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在阻变层之上形成第二电极以使第二电极与第一电极相对。
根据本发明实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极上形成第一绝缘层；在第一绝缘层中第一电极上方的位置，刻槽形成槽洞；在槽洞内逐层交替沉积至少两种材料形成至少两层氧化物薄膜；移除第一绝缘层上方的至少两层氧化物薄膜，保留槽洞内的至少两层氧化物薄膜。
根据本发明实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极之上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成阻变层。
根据本发明实施例的第三方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成凸起状阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在凸起状阻变层之上沉积电极材料；移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极层和第二电极层；对第一电极层和第二电极层进行图案化得到第一电极和第二电极，以使第二电极与第一电极相对。
根据本发明实施例一实施方式，在底板上形成凸起状阻变层，包括：在底板上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成凸起状阻变层。
本发明实施例一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，其中，包括由至少两种材料交替形成的至少两层、氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。由于在材料不同的氧化物薄膜中形成导电细丝所需要的电压各不相同，因此可以通过将电压大小控制在某一范围内，使得导电细丝仅在指定材料所形成的氧化物薄膜中形成，而无法在其他材料所形成的氧化物薄膜中形成。如此，就可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向，使导电细丝的分布更为均匀。进一步地，该半导体集成电路器件也更容易实现多阻态之间的转换，从而更好地推广该半导体集成电路器件，特别是RRAM作为忆阻器在存算一体等更多场景下的应用。
需要理解的是，本发明的教导并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本发明的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明一实施例半导体集成电路器件的结构剖面示意图；
图2示出了本发明另一实施例半导体集成电路器件的结构剖面示意图；
图3示出了本发明另一实施例半导体集成电路器件的结构剖面示意图；
图4示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图5示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图6示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图7示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图8示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图9示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图10示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图11示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图12示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图13示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图14示出了图3所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图15示出了图3所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图16示出了图3所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图17示出了图3所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，如图1所示，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极101和第二电极107，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜(例如氧化物薄膜104和氧化物薄膜105)，以在(虚线箭头所示的方向上)施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
阻变层通常由各种氧化物薄膜材料制备而成，包括氧化铝、氧化铜、氧化铪、氧化钼、氧化镍、氧化钽、氧化钛、氧化锌、氧化锆、和氧化钨等材料中的一种或多种。
氧化物薄膜的层数最少为两层，才能通过施加合适的电压在指定的材料形成的氧化物薄膜中形成导电细丝而在非指定的材料形成的氧化物薄膜中不形成导电细丝，从而达到控制导电细丝形成位置和方向的目的。氧化物薄膜的层数主要取决于半导体集成电路器件的大小、对导电细丝形成密度的需求等各种因素。其中，层数越多，导电细丝的分布也更为均匀。
氧化物薄膜的材料种类的数量也最少为两种，当氧化物薄膜的层数超过材料种类的数量时，还可以通过交替沉积不同的材料来实现。例如，当只有两种氧化物薄膜材料时，想要实现四层氧化物薄膜时，可以通过沉积材料A、沉积材料B、再沉积材料A、再沉积材料B的工艺顺序来实现。
第一电极和第二电极可采用任何制造电极所使用的电极材料，包括铝、铜、金、铂、钽、氮化钽、钛、氮化钛、钨和氮化钨等材料中的一种或多种。
阻变层在外加电压等电信号的作用下会形成不同的阻态，并在不同电阻状态之间进行转变。而电阻状态在不同阻态之间的转变，是通过导电细丝的形成和断裂来实现的。影响导电细丝形成的主要因素有电场场强和温度等因素，而要达到一定的电场场强就要施加足够的电压，而不同材料形成导电细丝所需要的电压不同。
在本发明实施例半导体集成电路器件就巧妙地利用了不同材料下形成导电细丝所需要的电压不同这一原理，在只能满足在指定材料形成的氧化物薄膜中形成导电细丝，而不满足在非指定材料形成的氧化物薄膜形成导电细丝的电压范围内确定一个第一电压。
例如，假设使得指定材料形成的氧化物薄膜具有形成导电细丝的条件的电压为第二电压，使得与之相邻的另一层氧化物薄膜具有形成导电细丝的电压为第三电压且第三电压大于第二电压，则第一电压通常大于第二电压且小于第三电压。
如此，在施加第一电压后，就会在指定材料形成的氧化物薄膜形成导电细丝而在与之相邻的另一层氧化物薄膜中无法形成导电细丝，从而将导电细丝的形成控制在指定材料形成的通道中，进而使导电细丝的分布更为均匀。此外，还可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向。
本发明实施例中的指定材料可以是某一种材料，也可以是某几种材料。在施加电压时仅在指定材料形成的氧化物薄膜中生成导电细丝，意味着，在非指定材料形成的氧化物薄膜中，由于生成电压(forming voltage)等转化条件不满足而无法生成导电细丝
根据本发明实施例一实施方式，阻变层包括沟槽结构的阻变层。
在本实施方式中，阻变层采用沟槽结构的阻变层。一方面，沟槽结构通过沉积工艺很容易实现不同材料氧化物薄膜在垂直方向的堆叠，而电压作用方向通常是垂直方向的，因此在电压作用下，可在不同材料的氧化物薄膜之间形成不同场强的通道，以此来控制导电细丝的形成位置和方向，并使电细丝的分布更为均匀；另一方面，沟槽结构更节约空间，较易满足微缩化需求。
在图1所示的半导体集成电路器件实施例中，其阻变层就是沟槽结构的，该沟槽结构的阻变层通过交替沉积氧化物薄膜104和氧化物薄膜105制备而成。
假设，氧化物薄膜104是由二氧化铪制备的，而氧化物薄膜105是由二氧化锆制备的。由于在二氧化铪中形成电阻丝所需电压大于在二氧化锆中形成电阻丝所需电压，当在垂直方向(虚线箭头所示的方向上)施加某一大于在二氧化锆中形成电阻丝所需电压且小于在二氧化铪中形成电阻丝所需电压时(即施加第一电压)，则导电细丝就会形成在二氧化锆制备的氧化物薄膜105中，而不会形成在二氧化铪制备的氧化膜104中。
图2示出了另一阻变层为沟槽结构的半导体集成电路器件实施例。在该实施例中，半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极201和第二电极206。其中，阻变层为沟槽结构，包括由至少两种材料交替形成的至少两层氧化物薄膜(例如氧化物薄膜202和氧化物薄膜203)，以在(虚线箭头所示的方向上)施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
根据本发明实施例一实施方式，阻变层包括平面结构的阻变层。
图3示出了一阻变层为平面结构的半导体集成电路器件实施例。如图3所示，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极305和第二电极305，阻变层为平面结构，包括由至少两种材料交替形成的至少两层氧化物薄膜(例如氧化物薄膜301和氧化物薄膜302)，以在(虚线箭头所示的方向上)施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。其中，第一电极305和第二电极305是使用同一电极材料沉积形成的，并通过移除阻变层上方的电极材料得到分列于阻变层两侧的第一电极305和第二电极305。
根据本发明实施例一实施方式，至少两种材料包括过渡金属氧化物。
在本实施方式中，沉积阻变层中至少两层氧化物薄膜的至少两种材料为过渡金属氧化物。过渡金属氧化物材料是近年来研究较多的阻变材料，由于其具有多种物理特性，特别适合通过电压变化来控制导电细丝的形成，且不同过渡金属氧化物的形成电压不同，具有一定的可操作空间(存在取值在不同形成电压之间的第一电压)，更适合作为本发明实施例的阻变层材料。此外，由于过渡金属氧化物材料性价比较高，使用过渡金属氧化物材料作为阻变材料还可以取得较好的经济效益。
根据本发明实施例一实施方式，过渡金属氧化物包括氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍。
经过本发明人的深入研究和不断实践，发现使用氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍中的两种或三种材料交互沉积形成至少两层氧化物薄膜效果较好。
此外，在上述各实施例中，第二电极和阻变层之间还可设置抓氧层，如图1所示的抓氧层106，图2所示的抓氧层205和图3所示的抓氧层304，但这一结构并不是必须的。抓氧层的材料主要包括但不限于钛、铪、锆、和钛，还包括氧化钛、氧化铪等不饱和态的氧化物。抓氧层的作用主要是抓取阻变层中的氧以形成氧空位。
在图2所示的实施例中，由于在通电时，水平方向的第二电极206和第一电极201也可能会产生电场，会影响本实施例的实施效果。故而在水平方向的第二电极206和阻变层之间设置有隔离层(isolation)204，以水平方向的第二电极206和第一电极201之间产生垂直方向的电场。
在图3所示的实施例中，为了避免阻变层会在后续的刻蚀工艺中直接暴露出来造成损坏，也在阻变层上方设置有隔离层303，以保护变阻层的完整性。
隔离层的材料可以依据不同的底层材料来选择，常见的有SiN,SiON,SiCN等。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成第一电极；在第一电极之上形成阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在阻变层之上形成第二电极以使第二电极与第一电极相对。
其中，带有金属导线的底板包括在其上已经埋设好的字线电路和可以与底板进行电导通的连接插塞，由于这些元器件均为现有技术，且制备方法也是该邻域内常用的制备方法，故不在此赘述。
形成第一电极和第二电极的制造方法主要包括沉积电极材料形成电极层，之后再对该电极层进行图案化处理，即对该电极层进行先光刻然后蚀刻以实现设计的电极形状和阵列。在这一过程中，可使用任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积法或原子层沉积法等。
形成阻变层的制造方法包括在逐层交替沉积至少两种氧化物薄膜材料以形成至少两层氧化物薄膜。在这一过程中，可使用任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积法或原子层沉积法等。
根据本发明实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极上形成第一绝缘层；在第一绝缘层中第一电极上方的位置，刻槽形成槽洞；在槽洞内逐层交替沉积至少两种材料形成至少两层氧化物薄膜；移除第一绝缘层上方的至少两层氧化物薄膜，保留槽洞内的至少两层氧化物薄膜。
其中，形成第一绝缘层的制备工艺主要是沉积绝缘材料，可以根据实施者的具体条件，选择具体的沉积方法，例如，化学气相沉积法。绝缘层的材料可以是任何适用的绝缘材料，例如氧化硅。
刻槽的工艺主要指先光刻再蚀刻。
在槽洞内逐层沉积至少两种材料形成至少两层氧化物薄膜时，可使用任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积法或原子层沉积法等。
移除第一绝缘层上方的至少两层氧化物薄膜时，则可以采用任何抛光工艺，例如化学机械抛光。
在阻变层之上形成第二电极以使第二电极与第一电极相对，包括：在第一绝缘层之上形成第二绝缘层；在第二绝缘层之上形成抓氧层；在抓氧层之上沉积第二电极材料形成第二电极层；对第二电极层进行图案化处理得到第二电极，并使第二电极与第一电极相对。
其中，第二绝缘层的制造方法和所使用的材料与第一绝缘层的制造方法和所使用的材料的类似，在此就不再赘述。
此外，还可以根据需要，在形成阻变层之后和在阻变层之上形成第二电极以使第二电极与第一电极相对之前，增加形成抓氧层的步骤。形成抓氧层的工艺主要是通过沉积抓氧层材料来实现，其中，可以使用任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积或原子层沉积法等。
如果增加了形成抓氧层的步骤，则需要在抓氧层之上形成第二电极层。在抓氧层之上形成第二电极层的工艺主要是通过沉积电极材料来实现。对第二电极层进行图案化处理进行图案处理，即对第二电极层进行先光刻再蚀刻以实现设计的第二电极形状和阵列，并使第二电极与第一电极相对。
根据本发明实施例一实施方式，根据本发明实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极之上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成阻变层。
在本实施方式中，在第一电极之上逐层交替沉积至少两种材料所形成至少两层氧化物薄膜会包裹在第一电极周围，形成如图2所示的结构。之后，对阻变层进行图案化的主要目的是为了方便在其之上沉积第二电极，使第二电极与第一电极相对，以在(虚线箭头所示的方向上)施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
根据本发明实施例的第三方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成凸起状阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在凸起状阻变层之上沉积电极材料；移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极层和第二电极层；对第一电极层和第二电极层进行图案化得到第一电极和第二电极，以使第二电极与第一电极相对。
本发明实施例半导体集成电路器件的制造方法主要用于制造如图3所示的具有平面结构阻变层的半导体集成电路器件。
与制造具有沟槽结构阻变层的半导体集成电路器件不同，本发明实施例所要制造的阻变层是平面结构，要在指定材料形成的氧化物薄膜层中形成导电细丝时，需要在与氧化物薄膜层平行的方向(如图3所示的虚线箭头方向)施加第一电压，并使第一电极和第二电极分列在阻变层两侧并有部分电极与氧化物薄膜层垂直，如图3所示。
为了形成上述结构，本发明实施例半导体集成电路器件的制造方法在底板上形成凸起状阻变层，之后沉积电极材料，然后再移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极和第二电极，如此就可以得到如图3所示的半导体集成电路器件。
其中，移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极和第二电极可采用化学机械抛光工艺(Chemical Mechanical Polishing，CMP)或刻蚀工艺。
根据本发明实施例一实施方式，在底板上形成凸起状阻变层，包括：在底板上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成凸起状阻变层。
其中，在底板上逐层交替沉积至少两种材料形成至少两层氧化物薄膜时，可使用任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积法或原子层沉积法等。
对氧化物薄膜进行图案化主要指对氧化物薄膜进行先光刻再蚀刻以实现凸起状阻变层。该凸起状阻变层是突出底板的柱状、长方体或具有其他平面形状的凸起状结构。
下面就结合图4至图8描述图1所示的本发明实施例的制造过程，包括：
步骤S410，获取一带有金属导线的底板；
步骤S420，在底板之上沉积第一电极材料，形成第一电极层，并对第一电极层采用先光刻再蚀刻的工艺得到第一电极101；
步骤S430，在第一电极101上沉积第一绝缘层102得到如图4所示的结构；
步骤S440，在第一绝缘层102上采用先光刻再蚀刻的工艺进行刻槽形成凹槽103，得到如图5所示的结构；
步骤S450，在凹槽103中逐层交替沉积氧化物薄膜材料形成氧化物薄膜104和氧化物薄膜105，得到如图6所示的结构；
步骤S460，移除第一绝缘层之上的氧化物薄膜得到如图7所示的结构；
步骤S470，在第一绝缘层之上沉积抓氧层106；
步骤S480，在抓氧层106之上沉积第二电极材料形成第二电极层107，得到如图8所示的结构；
步骤S490，对第二电极层107和抓氧层106采用先光刻再蚀刻的工艺得到第二电极101；
步骤S500，在第二电极上方沉积第二绝缘层108，并进行磨平得到如图1所示的半导体集成电路器件。
以上步骤中，步骤S420用于在底板上形成第一电极；步骤S430至步骤S460用于在第一电极之上形成阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；步骤S470至步骤S500，用于在阻变层之上形成第二电极以使第二电极与第一电极相对。
下面就结合图9至图13描述图2所示的本发明实施例的制造过程，包括：
步骤S910，获取一带有金属导线的底板；
步骤S920，在底板之上沉积第一电极材料形成第一电极层，并对第一电极层采用先光刻再蚀刻的工艺得到第一电极201，即如图9所示的结构；
步骤S930，在第一电极201上逐层交替沉积氧化物薄膜材料形成氧化物薄膜202和氧化物薄膜203形成阻变层，得到如图10所示的结构；
步骤S940，在阻变层之上沉积隔离层材料204，得到如图11所示的结构；
步骤S950，对图11所示的结构进行图案化处理(采用先光刻再蚀刻的工艺)，得到如图12所示的结构；
步骤S960，在阻变层之上沉积抓氧层205；
步骤S970，在抓氧层205之上沉积第二电极材料形成第二电极层206，得到如图13所示的结构；
步骤S980，对第二电极层206和抓氧层205采用先光刻再蚀刻的工艺得到图2所示的半导体集成电路器件。
以上步骤中，步骤S920用于在底板上形成第一电极；步骤S930至步骤S950用于在第一电极之上形成阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；步骤S960至步骤S980，用于在阻变层之上形成第二电极以使第二电极与第一电极相对。
下面就结合图14至图17描述图3所示的本发明实施例的制造过程，包括：
步骤S1410，获取一带有金属导线的底板；
步骤S1420，在底板之上逐层交替沉积氧化物薄膜材料形成氧化物薄膜301和氧化物薄膜302，得到如图14所示的结构；
步骤S1430，在阻变层之上沉积隔离层材料303，得到如图15所示的结构；
步骤S1440，对图15所示的结构进行先光刻再蚀刻得到如图16所示的凸起状的阻变层；
步骤S1450，在阻变层之上沉积抓氧层304；
步骤S1460，在抓氧层304之上沉积第一电极材料形成第一电极层305，得到如图17所示的结构；
步骤S1470，使用化学机械抛光工艺移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极层305和第二电极层305；
步骤S1480，对第一电极层305和第二电极层305进行图案化(采用先光刻再蚀刻的工艺)得到如图3所示的半导体集成电路器件。
以上步骤中，步骤S1420至步骤S1440用于在底板上形成凸起状阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；步骤S1450至步骤S1460用于在凸起状阻变层之上沉积电极材料；步骤S1470用于移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极层和第二电极层；步骤S1480用于对第一电极层和第二电极层进行图案化得到第一电极和第二电极以使第二电极与第一电极相对。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
本文所提及的氧化物，例如，氧化铪，并不限定其具体化学分子组成结构，可以是N氧化M铪，其中，N和M是任意自然数，N和M可以相同也可以不相同。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体集成电路器件，所述半导体集成电路器件包括阻变层，以及分别位于所述阻变层两侧且相对的第一电极和第二电极，其特征在于，
所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层包括沟槽结构的阻变层。
3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层包括平面结构的阻变层。
4.根据权利要求1所述的半导体集成电路器件，其特征在于，所述至少两种材料包括过渡金属氧化物。
5.根据权利要求4所述的半导体集成电路器件，其特征在于，所述过渡金属氧化物包括氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍。
6.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取一带有金属导线的底板；
在所述底板上形成第一电极；
在所述第一电极之上形成阻变层，所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；
在所述阻变层之上形成第二电极以使所述第二电极与所述第一电极相对。
7.根据权利要求6所述的方法，其特征在于，在所述第一电极之上形成阻变层，包括：
在所述第一电极上形成第一绝缘层；
在所述第一绝缘层中所述第一电极上方的位置，刻槽形成槽洞；
在所述槽洞内逐层交替沉积至少两种材料形成至少两层氧化物薄膜；
移除所述第一绝缘层上方的至少两层氧化物薄膜，保留所述槽洞内的至少两层氧化物薄膜。
8.根据权利要求6所述的方法，其特征在于，在所述第一电极之上形成阻变层，包括：
在所述第一电极之上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；
对所述氧化物薄膜进行图案化以形成阻变层。
9.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取一带有金属导线的底板；
在所述底板上形成凸起状阻变层，所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；
在所述凸起状阻变层之上沉积电极材料；
移除所述阻变层上方的电极材料得到分列于所述阻变层左右两侧的第一电极层和第二电极层；
对所述第一电极层和第二电极层进行图案化得到第一电极和第二电极，以使所述第二电极与所述第一电极相对。
10.根据权利要求9所述的方法，其特征在于，在所述底板上形成凸起状阻变层，包括：
在所述底板上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；
对所述氧化物薄膜进行图案化以形成凸起状阻变层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111294842.9A CN114068808A (zh) | 2021-11-03 | 2021-11-03 | 一种半导体集成电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111294842.9A CN114068808A (zh) | 2021-11-03 | 2021-11-03 | 一种半导体集成电路器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068808A true CN114068808A (zh) | 2022-02-18 |
Family
ID=80273691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111294842.9A Pending CN114068808A (zh) | 2021-11-03 | 2021-11-03 | 一种半导体集成电路器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068808A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472643A (zh) * | 2022-09-27 | 2022-12-13 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311433A (zh) * | 2012-03-07 | 2013-09-18 | 中国科学院微电子研究所 | 阻变存储器的制造方法 |
| CN103606625A (zh) * | 2013-11-28 | 2014-02-26 | 北京大学 | 高一致性低功耗阻变存储器及制备方法 |
| CN108258113A (zh) * | 2018-02-05 | 2018-07-06 | 浙江大学 | 一种性能可调控且稳定性高的阻变存储器 |
| CN111293219A (zh) * | 2020-02-28 | 2020-06-16 | 北京大学 | 阻变存储器件 |
| CN113346016A (zh) * | 2021-05-20 | 2021-09-03 | 华中科技大学 | 一种忆阻器及其制备方法 |
-
2021
- 2021-11-03 CN CN202111294842.9A patent/CN114068808A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311433A (zh) * | 2012-03-07 | 2013-09-18 | 中国科学院微电子研究所 | 阻变存储器的制造方法 |
| CN103606625A (zh) * | 2013-11-28 | 2014-02-26 | 北京大学 | 高一致性低功耗阻变存储器及制备方法 |
| CN108258113A (zh) * | 2018-02-05 | 2018-07-06 | 浙江大学 | 一种性能可调控且稳定性高的阻变存储器 |
| CN111293219A (zh) * | 2020-02-28 | 2020-06-16 | 北京大学 | 阻变存储器件 |
| CN113346016A (zh) * | 2021-05-20 | 2021-09-03 | 华中科技大学 | 一种忆阻器及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472643A (zh) * | 2022-09-27 | 2022-12-13 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN115472643B (zh) * | 2022-09-27 | 2023-12-19 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| WO2024066427A1 (zh) * | 2022-09-27 | 2024-04-04 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| US8618526B2 (en) | Nonvolatile memory device and manufacturing method thereof | |
| KR101792379B1 (ko) | 메모리 셀 구조들 | |
| US9837472B2 (en) | Method for forming PCM and RRAM 3-D memory cells | |
| US7833898B2 (en) | Method for manufacturing resistance RAM device | |
| KR20110041494A (ko) | 필라의 삼각형 2차원의 상보적인 패터닝 방법 | |
| CN111816766A (zh) | 相变存储器及相变存储器的制作方法 | |
| US10270030B2 (en) | Electroplated phase change switch | |
| US9093642B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| CN108321293A (zh) | 可变电阻式存储器及形成方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| CN114068808A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN113380947A (zh) | 一种半导体集成电路器件及其制造方法 | |
| TWI751606B (zh) | 半導體儲存裝置 | |
| TWI828295B (zh) | 半導體元件及其製造方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN112968037A (zh) | 相变存储器及其制作方法 | |
| WO2017131642A1 (en) | Resistive memory cell including a selector | |
| TWI851248B (zh) | 半導體器件及其製造方法 | |
| CN115915911B (zh) | 一种半导体集成电路器件及其制造方法 | |
| US20230138593A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN117202670A (zh) | 一种半导体结构及其制备方法 | |
| US20240057487A1 (en) | Rram structure and method of fabricating the same | |
| CN117156867A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |