CN117202670A - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN117202670A CN117202670A CN202311277388.5A CN202311277388A CN117202670A CN 117202670 A CN117202670 A CN 117202670A CN 202311277388 A CN202311277388 A CN 202311277388A CN 117202670 A CN117202670 A CN 117202670A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistive
- semiconductor structure
- substrate
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 146
- 239000000463 material Substances 0.000 description 34
- 239000011241 protective layer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体结构及其制备方法，其中，所述半导体结构包括：衬底；位于所述衬底上的多个沿第一方向和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；位于所述阻变器件上的多个沿所述第一方向延伸的第一金属层。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
阻变式随机存取存储器(Resistive Random Access Memory，RRAM)是一种利用材料的可变电阻特性来存储信息的非易失性(Non-volatile)存储器，具有功耗低、密度高、读写速度快、耐久性好等优点。
现有的阻变式随机存取存储器中，上层金属层与阻变器件的接触面积受限于阻变器件的大小，进而增大了存储器的电阻值，以及增大了电压，影响器件性能。
发明内容
本公开提供了一种半导体结构及其制备方法，以至少解决现有技术中存在的以上技术问题。
根据本公开的第一方面，提供了一种半导体结构，包括：
衬底；
位于所述衬底上的多个沿第一方向和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；
位于所述阻变器件上的多个沿所述第一方向延伸的第一金属层。
在一可实施方式中，所述预设角度的范围为5°～10°。
在一可实施方式中，每个所述阻变器件包括依次堆叠的下电极、阻变层、抓氧层和上电极；
沿所述第一方向，所述多个阻变器件中，每两个相邻的所述阻变器件的抓氧层和上电极分别连接。
在一可实施方式中，所述半导体结构还包括：
位于所述阻变器件上的第一接触插塞，所述第一接触插塞连接所述阻变器件和所述第一金属层。
在一可实施方式中，所述半导体结构还包括：
位于所述衬底上的第二金属层；
位于所述第二金属层上的第二接触插塞；其中，所述第二接触插塞连接所述第二金属层和所述阻变器件。
根据本公开的第二方面，提供了半导体结构的制备方法，包括：
提供衬底；
在所述衬底上形成多个沿第一方向和和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；
在所述阻变器件上形成多个沿所述第一方向延伸的第一金属层。
在一可实施方式中，所述预设角度的范围为5°～10°。
在一可实施方式中，所述形成阻变器件，包括：形成依次堆叠的下电极、阻变层、抓氧层和上电极；
沿所述第一方向，所述多个阻变器件中，每两个相邻的所述阻变器件的抓氧层和上电极分别连接。
在一可实施方式中，所述方法还包括：
在形成所述第一金属层之前，在所述阻变器件上形成第一接触插塞，所述第一接触插塞连接所述阻变器件和所述第一金属层。
在一可实施方式中，所述方法还包括：
在形成所述阻变器件之前，在所述衬底上形成第二金属层；
在所述第二金属层上形成第二接触插塞；其中，所述第二接触插塞连接所述第二金属层和所述阻变器件。
本公开的半导体结构及其制备方法，通过将阻变器件倾斜一预设角度，有利于增大位于阻变器件上的第一金属层的尺寸，因此，不仅可以降低第一金属层的阻值，而且使阻变器件与第一金属层之间的接触面积增大。同时阻变器件倾斜一预设角度后，也有利于增大阻变器件的尺寸，加上上述阻变器件与第一金属层之间的接触面积增大，从而达到降低电压的效果。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1为本公开实施例提供的半导体结构的结构示意图；
图2为本公开实施例提供的半导体结构的俯视图；
图3为本公开另一实施例提供的半导体结构的结构示意图；
图4为本公开实施例提供的半导体结构的制备方法的流程图；
图5a为本公开实施例提供的半导体结构在制备过程中的示意图一；
图5b为本公开实施例提供的半导体结构在制备过程中的示意图二；
图5c为本公开实施例提供的半导体结构在制备过程中的示意图三；
图5d为本公开实施例提供的半导体结构在制备过程中的示意图四；
图5e为本公开实施例提供的半导体结构在制备过程中的示意图五；
图5f为本公开实施例提供的半导体结构在制备过程中的示意图六；
图5g为本公开实施例提供的半导体结构在制备过程中的示意图七；
图5h为本公开实施例提供的半导体结构在制备过程中的示意图八；
图5i为本公开实施例提供的半导体结构在制备过程中的示意图九。
具体实施方式
为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开实施例提供了一种半导体结构，图1为本公开实施例提供的半导体结构的结构示意图。
如图1所示，所述半导体结构包括：
衬底10；
位于所述衬底10上的多个沿第一方向和第二方向阵列排布的阻变器件20，所述第一方向和所述第二方向为平行于所述衬底10平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件20与所述第一方向呈一预设角度；
位于所述阻变器件20上的多个沿所述第一方向延伸的第一金属层31。
本公开实施例中，通过将阻变器件倾斜一预设角度，有利于增大位于阻变器件上的第一金属层的尺寸，因此，不仅可以降低第一金属层的阻值，而且使阻变器件与第一金属层之间的接触面积增大。同时阻变器件倾斜一预设角度后，也有利于增大阻变器件的尺寸，加上上述阻变器件与第一金属层之间的接触面积增大，从而达到降低电压效果。
在一些实施例中，衬底10可以为单质半导体材料衬底(例如为硅衬底、锗衬底等)、复合半导体材料衬底(例如为锗硅衬底等)，或绝缘体上硅衬底(Silicon on Insulator，SOI)、绝缘体上锗(Germanium on Insulator，GOI)衬底等。
在一实施例中，所述半导体结构还包括：位于所述衬底10上的第一介质层51，所述第一介质层51的材料例如可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
所述半导体结构还包括：位于所述衬底10上的第二金属层32；位于所述第二金属层32上的第二接触插塞42；其中，所述第二接触插塞42连接所述第二金属层32和所述阻变器件20。
具体的，如图1所示，所述第二金属层32和所述第二接触插塞42位于所述第一介质层51内。
所述第二金属层32的材料包括但不限于金属铜。所述第二接触插塞42可以为双层结构，所述第二接触插塞42的材料可以包括位于外层的氮化钛和位于内层的金属钨。
所述阻变器件20位于所述第二接触插塞42上，每个所述阻变器件20包括依次堆叠的下电极21、阻变层22、抓氧层23和上电极24；
沿所述第一方向，所述多个阻变器件20中，每两个相邻的所述阻变器件20的抓氧层23和上电极24分别连接。
具体的，如图1所示，每两个相邻的所述阻变器件20的抓氧层23相互连接，上电极24相互连接。每两个相邻的所述阻变器件的抓氧层和上电极分别连接，有利于增大上电极和抓氧层之间的接触面积，从而达到降低电压的效果。。
所述下电极21的材料包括但不限于氮化钛。所述阻变层22包括依次堆叠的第一阻变层221和第二阻变层222，所述第一阻变层221的材料包括但不限于氧化铪，所述第二阻变层222的材料包括但不限于一氧化铝。所述抓氧层23的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种，在本实施例中，所述抓氧层23的材料例如为钛。所述上电极24的材料包括但不限于氮化钛。
图2为本公开实施例提供的半导体结构的俯视图，需要解释的是，图2中只示出了阻变器件和第一金属层。
如图2所示，所述阻变器件20与所述第一方向呈一预设角度a。所述预设角度a的范围为5°～10°。在此范围内，可以扩大第一金属层的尺寸，从而增大阻变器件与第一金属层之间的接触面积，进而降低电压。同时又因为相邻两个第一金属层之间的距离至少为50nm，因此预设角度设置在此范围内，又可避免因倾斜角度过大，而影响相邻两个第一金属层之间的距离。
具体的，因为阻变器件20倾斜设置，因此单个阻变器件的宽度h1可以由现有技术中的135nm增大到150nm，因此增大了阻变器件的尺寸，从而降低电压。
同时阻变器件倾斜设置，也使得阻变器件在第二方向的宽度h2增大，从而有利于增大第一金属层的尺寸。第一金属层沿第二方向的宽度h3由现有技术中的144nm增大到170nm。
如图1所示，每两个相邻的所述阻变器件20的所述下电极21和所述阻变层22之间形成有第一保护层61。所述第一保护层61的材料包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
在现有技术中，阻变器件的高度有1200A，因此相邻阻变器件之间的距离不能做的太小，否则会因为深宽比太大而造成填洞时会有空隙(void)，而本公开实施例中，因为每两个相邻的所述阻变器件的抓氧层和上电极互相连接，因此相邻两个阻变器件之间可以形成第一保护层，第一保护层的深宽比较小，因此相邻两个阻变器件之间的距离可以做小，从而有利于增大阻变器件的面积。整个阻变器件的面积增大，有利于降低电压，加上阻变器件倾斜一定预设角度设置，进一步增大阻变器件的尺寸，从而进一步实现降低电压的效果。
每两个抓氧层23和上电极24分别连接的相邻的阻变器件20为一组阻变器件，相邻两组阻变器件之间形成有第二保护层62和被所述第二保护层62包围的第三保护层63。所述第二保护层62的材料包括但不限于一氧化铝，所述第三保护层63包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
在一实施例中，所述半导体结构还包括：位于所述阻变器件20上的接触层70和位于所述接触层70上的第一金属层31。
所述接触层70的材料包括但不限于氮化钛。所述第一金属层31的材料包括但不限于金属铜。
图3为本公开另一实施例提供的半导体结构的结构示意图。如图3所示，所述半导体结构还包括：位于所述阻变器件20上的第一接触插塞41，所述第一接触插塞41连接所述阻变器件20和所述第一金属层31。
本实施例中，通过设置第一接触插塞，可以进一步增大第一金属层的尺寸。
具体的，所述阻变器件20上形成有第二介质层52，所述第一接触插塞41位于所述第二介质层52内。
所述第一接触插塞41可以为双层结构，所述第一接触插塞41的材料可以包括位于外层的氮化钛和位于内层的金属钨。
所述第二介质层52的材料例如可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
本公开实施例还提供了一种半导体结构的制备方法，具体请参见附图4，如图4所示，所述半导体结构的制备方法包括以下步骤：
步骤401：提供衬底；
步骤402：在所述衬底上形成多个沿第一方向和和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；
步骤403：在所述阻变器件上形成多个沿所述第一方向延伸的第一金属层。
下面结合具体实施例对本公开实施例提供的存储晶体管的制备方法作进一步详细的说明。图5a至图5i为本公开实施例提供的半导体结构在制备过程中的示意图。
首先，参见图5a，执行步骤401，提供衬底10。
在一实施例中，所述半导体结构还包括：位于所述衬底10上的第一介质层51，所述第一介质层51的材料例如可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
接着，继续参见图5a，所述方法还包括：在形成所述阻变器件之前，在所述衬底10上形成第二金属层32；
在所述第二金属层32上形成第二接触插塞42；其中，所述第二接触插塞42连接所述第二金属层32和所述阻变器件。
所述第二金属层32的材料包括但不限于金属铜。所述第二接触插塞42可以为双层结构，所述第二接触插塞42的材料可以包括位于外层的氮化钛和位于内层的金属钨。
接着，形成包裹所述第二金属层32和所述第二接触插塞42的第一介质层51。所述第一介质层51的材料例如可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
接着，参见图5b至图5g，执行步骤402，在所述衬底10上形成多个沿第一方向和和第二方向阵列排布的阻变器件20，所述第一方向和所述第二方向为平行于所述衬底10平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件20与所述第一方向呈一预设角度。
在一实施例中，所述形成阻变器件20，包括：形成依次堆叠的下电极21、阻变层22、抓氧层23和上电极24；
沿所述第一方向，所述多个阻变器件20中，每两个相邻的所述阻变器件20的抓氧层23和上电极24分别连接。
具体的，先参见图5b，在所述第一介质层51上依次形成初始下电极21’、初始第一阻变层221’和初始第二阻变层222’。
在实际操作中，所述第一介质层51上形成初始下电极21’、初始第一阻变层221’和初始第二阻变层222’可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Vapor Deposition，ALD)或其他沉积方法形成。
接着，参见图5c，刻蚀所述初始下电极21’、所述初始第一阻变层221’和所述初始第二阻变层222’，形成第一通孔81。
在实际操作中，可以通过干法刻蚀工艺形成所述第一通孔81。
接着，参见图5d，在所述第一通孔81内形成初始第一保护层61’，并且所述初始第一保护层61’覆盖所述初始第二阻变层222’的表面。
在实际操作中，初始第一保护层61’可以通过化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(AtomicVapor Deposition，ALD)或其他沉积方法形成。
接着，参见图5e，去除位于所述初始第二阻变层222’的表面的初始第一保护层61’，以形成位于所述第一通孔81内的第一保护层61。
在实际操作中，可以通过化学机械抛光(Chemical Mechanical Polishing，CMP)工艺去除位于所述初始第二阻变层222’的表面的初始第一保护层61’。
所述第一保护层61的材料包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
接着，参见图5f，在所述初始第二阻变层222’上依次形成初始抓氧层23’、初始上电极24’和掩膜层90。
在实际操作中，所述初始抓氧层23’、所述初始上电极24’和所述掩膜层90可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical VaporDeposition，PVD)、原子层沉积(Atomic Vapor Deposition，ALD)或其他沉积方法形成。
接着，参见图5g，以所述掩膜层90为掩膜，刻蚀所述初始上电极24’、所述初始抓氧层23’、所述初始第二阻变层222’、所述初始第一阻变层221’和所述初始下电极21’，以形成第二通孔82，同时形成阻变器件20。
每个所述阻变器件20包括依次堆叠的下电极21、阻变层22、抓氧层23和上电极24；沿所述第一方向，所述多个阻变器件20中，每两个相邻的所述阻变器件20的抓氧层23和上电极24分别连接。
具体的，如图5g所示，每两个相邻的所述阻变器件20的抓氧层23相互连接，上电极24相互连接。每两个相邻的所述阻变器件的抓氧层和上电极分别连接，有利于增大上电极和抓氧层之间的接触面积，从而达到降低电压的效果。
在现有技术中，阻变器件的高度有1200A，因此相邻阻变器件之间的距离不能做的太小，否则会因为深宽比太大而造成填洞时会有空隙(void)，而本公开实施例中，因为每两个相邻的所述阻变器件的抓氧层和上电极互相连接，因此相邻两个阻变器件之间可以形成第一保护层，第一保护层的深宽比较小，因此相邻两个阻变器件之间的距离可以做小，从而有利于增大阻变器件的面积。整个阻变器件的面积增大，有利于降低电压，加上阻变器件倾斜一定预设角度设置，进一步增大阻变器件的尺寸，从而进一步实现降低电压的效果。
所述下电极21的材料包括但不限于氮化钛。所述阻变层22包括依次堆叠的第一阻变层221和第二阻变层222，所述第一阻变层221的材料包括但不限于氧化铪，所述第二阻变层222的材料包括但不限于一氧化铝。所述抓氧层23的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种，在本实施例中，所述抓氧层23的材料例如为钛。所述上电极24的材料包括但不限于氮化钛。
如图2所示，所述阻变器件20与所述第一方向呈一预设角度a。所述预设角度a的范围为5°～10°。在此范围内，可以扩大后续形成的第一金属层的尺寸，从而增大阻变器件与第一金属层之间的接触面积，进而降低电压。同时又因为相邻两个第一金属层之间的距离至少为50nm，因此预设角度设置在此范围内，又可避免因倾斜角度过大，而影响相邻两个第一金属层之间的距离。
具体的，因为阻变器件20倾斜设置，因此单个阻变器件的宽度h1可以由现有技术中的135nm增大到150nm，因此增大了阻变器件的尺寸，从而降低电压。
同时阻变器件倾斜设置，也使得阻变器件在第二方向的宽度h2增大，从而有利于增大第一金属层的尺寸。第一金属层沿第二方向的宽度h3由现有技术中的144nm增大到170nm。
接着，参见图5h，在所述第二通孔82内形成第二保护层62和被所述第二保护层62包围的第三保护层63。
所述第二保护层62的材料包括但不限于一氧化铝，所述第三保护层63包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
接着，参见图5i，执行步骤403，在所述阻变器件20上形成多个沿所述第一方向延伸的第一金属层31。
具体的，先在所述阻变器件20上形成接触层70，接着在所述接触层70上形成第一金属层31。
在实际操作中，所述接触层70和所述第一金属层31可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Vapor Deposition，ALD)或其他沉积方法形成。
所述接触层70的材料包括但不限于氮化钛。所述第一金属层31的材料包括但不限于金属铜。
在另一实施例中，如图3所示，所述方法还包括：在形成所述第一金属层31之前，在所述阻变器件20上形成第一接触插塞41，所述第一接触插塞41连接所述阻变器件20和所述第一金属层31。
本实施例中，通过设置第一接触插塞，可以进一步增大第一金属层的尺寸。
具体的，可以先在所述阻变器件20上形成第二介质层52，接着刻蚀所述第二介质层52，形成沟槽，在沟槽内形成第一接触插塞41。
所述第一接触插塞41可以为双层结构，所述第一接触插塞41的材料可以包括位于外层的氮化钛和位于内层的金属钨。
所述第二介质层52的材料例如可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的多个沿第一方向和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；
位于所述阻变器件上的多个沿所述第一方向延伸的第一金属层。
2.根据权利要求1所述的半导体结构，其特征在于，
所述预设角度的范围为5°～10°。
3.根据权利要求1所述的半导体结构，其特征在于，
每个所述阻变器件包括依次堆叠的下电极、阻变层、抓氧层和上电极；
沿所述第一方向，所述多个阻变器件中，每两个相邻的所述阻变器件的抓氧层和上电极分别连接。
4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述阻变器件上的第一接触插塞，所述第一接触插塞连接所述阻变器件和所述第一金属层。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述衬底上的第二金属层；
位于所述第二金属层上的第二接触插塞；其中，所述第二接触插塞连接所述第二金属层和所述阻变器件。
6.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多个沿第一方向和和第二方向阵列排布的阻变器件，所述第一方向和所述第二方向为平行于所述衬底平面的方向，且所述第一方向和所述第二方向相交；其中，所述阻变器件与所述第一方向呈一预设角度；
在所述阻变器件上形成多个沿所述第一方向延伸的第一金属层。
7.根据权利要求6所述的方法，其特征在于，
所述预设角度的范围为5°～10°。
8.根据权利要求6所述的方法，其特征在于，
所述形成阻变器件，包括：形成依次堆叠的下电极、阻变层、抓氧层和上电极；
沿所述第一方向，所述多个阻变器件中，每两个相邻的所述阻变器件的抓氧层和上电极分别连接。
9.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在形成所述第一金属层之前，在所述阻变器件上形成第一接触插塞，所述第一接触插塞连接所述阻变器件和所述第一金属层。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在形成所述阻变器件之前，在所述衬底上形成第二金属层；
在所述第二金属层上形成第二接触插塞；其中，所述第二接触插塞连接所述第二金属层和所述阻变器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311277388.5A CN117202670A (zh) | 2023-09-28 | 2023-09-28 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311277388.5A CN117202670A (zh) | 2023-09-28 | 2023-09-28 | 一种半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117202670A true CN117202670A (zh) | 2023-12-08 |
Family
ID=88985036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311277388.5A Pending CN117202670A (zh) | 2023-09-28 | 2023-09-28 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117202670A (zh) |
-
2023
- 2023-09-28 CN CN202311277388.5A patent/CN117202670A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7473921B2 (en) | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement | |
| CN103325806B (zh) | 可变电阻存储器件及其制造方法 | |
| CN106058044A (zh) | 高密度电阻性随机存取存储器（rram） | |
| US9118008B2 (en) | Field focusing features in a ReRAM cell | |
| EP3676871B1 (en) | Three-dimensional resistive memory array and fabrication thereof | |
| US11737381B2 (en) | Resistive random access memory and method of forming the same | |
| CN104377302A (zh) | 具有电阻可变膜的存储单元及其制造方法 | |
| CN113540099A (zh) | 存储器器件及其制造方法 | |
| US9960349B2 (en) | Resistive random-access memory structure and method for fabricating the same | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| CN114078901A (zh) | 电阻式存储装置以及其制作方法 | |
| CN110176471A (zh) | 交叉点阵列器件及其制造方法 | |
| CN117202670A (zh) | 一种半导体结构及其制备方法 | |
| CN114068808A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111584495A (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN108550696B (zh) | 相变化记忆体 | |
| TWI786760B (zh) | 半導體裝置及其製造方法 | |
| CN110349965B (zh) | 一种三维存储器与形成三维存储器的方法 | |
| US20230130346A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240130254A1 (en) | Semiconductor device and method for forming the same | |
| CN117440693A (zh) | 一种半导体结构及其制备方法 | |
| CN117835699A (zh) | 电阻式存储器装置以及其制作方法 | |
| CN117715440A (zh) | 一种半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |