CN117835699A - 电阻式存储器装置以及其制作方法 - Google Patents

Abstract

本发明公开一种电阻式存储器装置以及其制作方法，其中该电阻式存储器装置包括一介电层、一通孔连接结构、一堆叠结构以及一绝缘结构。通孔连接结构设置在介电层中，而堆叠结构设置在通孔连接结构与介电层上。绝缘结构在一垂直方向上贯穿堆叠结构且将堆叠结构划分成一第一存储单元以及一第二存储单元。第一存储单元包括一第一底电极，第二存储单元包括一第二底电极，第一底电极与第二底电极通过绝缘结构而彼此分离，且通孔连接结构与第一底电极以及第二底电极电连接。

Description

电阻式存储器装置以及其制作方法

技术领域

本发明涉及一种电阻式存储器装置以及其制作方法，尤其是涉及一种包括绝缘结构的电阻式存储器装置以及其制作方法。

背景技术

半导体存储器为电脑或电子产品中用于存储数据或数据的半导体元件，其可概分为易失性存储器(volatile)与非易失性(non-volatile)存储器。易失性存储器是指当操作的电源中断后，所存储的数据便会消失的电脑存储器，而相对地，非易失性存储器则具有不因电源供应中断而造成存储数据遗失的特性。电阻式随机存取存储器(resistive RAM，RRAM)为一种非易失性存储器，其具有低操作电压、低耗电以及高写入速度等特性而被视为可被应用于许多电子装置中的存储器结构。

发明内容

本发明提供了一种电阻式存储器装置以及其制作方法，利用绝缘结构贯穿堆叠结构而将堆叠结构划分成两个互相分隔的存储单元，由此达到缩小单一个存储单元的尺寸大小、提升存储单元的密度或/及提升操作效率(operation efficiency)的效果。

本发明的一实施例提供一种电阻式存储器装置，包括一介电层、一通孔连接结构、一堆叠结构以及一绝缘结构。通孔连接结构设置在介电层中，而堆叠结构设置在通孔连接结构与介电层上。绝缘结构在垂直方向上贯穿堆叠结构且将堆叠结构划分成一第一存储单元以及一第二存储单元。第一存储单元包括一第一底电极，第二存储单元包括一第二底电极，第一底电极与第二底电极通过绝缘结构而彼此分离，且通孔连接结构与第一底电极以及第二底电极电连接。

本发明的一实施例提供一种电阻式存储器装置的制作方法，包括下列步骤。在一介电层中形成一通孔连接结构，并在通孔连接结构与介电层上形成一堆叠结构。形成一绝缘结构，绝缘结构在一垂直方向上贯穿堆叠结构且将堆叠结构划分成一第一存储单元以及一第二存储单元。第一存储单元包括一第一底电极，第二存储单元包括一第二底电极，第一底电极与第二底电极通过绝缘结构而彼此分离，且通孔连接结构与第一底电极以及第二底电极电连接。

附图说明

图1为本发明第一实施例的电阻式存储器装置的示意图；

图2为本发明一实施例的电阻式存储器装置的俯视示意图；

图3至图10为本发明第一实施例的电阻式存储器装置的制作方法示意图，其中

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7为图6之后的状况示意图；

图8为图7之后的状况示意图；

图9为图8之后的状况示意图；

图10为图9之后的状况示意图。

图11为本发明第二实施例的电阻式存储器装置的示意图；

图12与图13为本发明第二实施例的电阻式存储器装置的制作方法示意图，其中图13绘示了图12之后的状况示意图。

符号说明

10:介电层

12:导线

14:介电层

16:介电层

16T:上表面

18:通孔连接结构

18B:底表面

18T:上表面

20:第一导电层

20A:第一底电极

20B:第二底电极

22:可变电阻材料

22A:第一可变电阻层

22B:第二可变电阻层

24:阻障层

24A:第一阻障层

24B:第二阻障层

26:第二导电层

26A:第一上电极

26B:第二上电极

28:盖层

28A:第一盖层

28B:第二盖层

30:绝缘材料

30B:底表面

30S:绝缘结构

30T:上表面

40:堆叠结构

40A:第一存储单元

40B:第二存储单元

40T:上表面

42:间隙子结构

44:介电层

80:图案化掩模层

91:平坦化制作工艺

92:图案化制作工艺

101:电阻式存储器装置

102:电阻式存储器装置

BS:底表面

D1:方向

D2:方向

D3:方向

SE:接缝

TR:沟槽

具体实施方式

以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。

在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。

用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。

说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，是用以修饰权利要求的元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。

用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。当“蚀刻”一材料时，该材料的至少一部分在蚀刻结束后可被保留。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而包括蚀刻。

在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。

请参阅图1。图1所绘示为本发明第一实施例的电阻式存储器装置101的示意图。如图1所示，电阻式存储器装置101包括一介电层16、一通孔(via)连接结构18、一堆叠结构40以及一绝缘结构30S。通孔连接结构18设置在介电层16中，而堆叠结构40设置在通孔连接结构18与介电层16上。绝缘结构30S在一垂直方向(例如图1中所示的方向D1)上贯穿堆叠结构40且将堆叠结构40划分成一第一存储单元(memory cell unit)40A以及一第二存储单元40B。第一存储单元40A包括一第一底电极20A，第二存储单元40B包括一第二底电极20B，第一底电极20A与第二底电极20B通过绝缘结构30S而彼此分离，且通孔连接结构18与第一底电极20A以及第二底电极20B电连接。利用绝缘结构30S将堆叠结构40划分成两个互相分隔的存储单元，可缩小单一个存储单元的尺寸大小，故可提升存储单元的设置密度。

在一些实施例中，电阻式存储器装置101可还包括一介电层10、一导线12以及一介电层14。导线12可设置在介电层10中，介电层14可设置在介电层16与介电层10之间，且通孔连接结构18可在方向D1上贯穿位于导线12上的介电层16与介电层14。通孔连接结构18的一底表面18B可与导线12接触而形成电连接，而通孔连接结构18的一上表面18T可与介电层16的一上表面16T大体上共平面，但并不以此为限。值得说明的是，在本文中所述的特定物件的上表面可包括此物件在方向D1上的最上(topmost)表面，而特定物件的底表面可包括此物件在方向D1上的最底(bottommost)表面，但并不以此为限。在一些实施例中，介电层10、介电层14以及介电层16可分别包括氧化硅、氮化硅、氮掺杂碳化物(nitrogen dopedcarbide，NDC)、氮碳化硅、氟硅玻璃(fluorosilicate glass，FSG)或其他适合的介电材料，而通孔连接结构18与导线12可包括一低电阻材料以及一阻障层，但并不以此为限。上述的低电阻材料可包括电阻率相对较低的材料例如铜、铝、钨等，而上述的阻障层可包括氮化钛、氮化钽或其他适合的导电阻障材料，但并不以此为限。在一些实施例中，介电层10可设置于一基底(未绘示)上，而此基底可包括半导体基底例如硅基底、硅锗半导体基底、硅覆绝缘(silicon-on-insulator,SOI)基底或其他适合材料所形成的基底。此外，在形成介电层10之前，可于上述的基底上形成元件(例如晶体管)或/及电路(未绘示)，而导线12可向下电连接至基底上的元件或/及电路，但并不以此为限。在一些实施例中，电阻式存储器装置101的制作方法可与半导体制作工艺中的后段(back end of line，BEOL)制作工艺整合，上述的介电层10、介电层14以及介电层16可被视为于后段制作工艺中形成的层间介电层，而上述的导线12与通孔连接结构18可被视为后段制作工艺中形成的互连结构的一部分，但并不以此为限。

在一些实施例中，上述的垂直方向(例如方向D1)可被视为介电层10或/及介电层16的厚度方向，介电层10可在方向D1上具有相对的上表面与底表面，而上述的介电层16、通孔连接结构18、堆叠结构40以及绝缘结构30S可设置在介电层10的上表面的一侧。与方向D1大体上正交的水平方向(例如图1中所示的方向D2、方向D3以及其他与方向D1正交的方向)可大体上与介电层10的上表面或/及底表面平行，但并不以此为限。在本文中所述在垂直方向(例如方向D1)上相对较高的位置或/及部件与介电层10的底表面之间在方向D1上的距离可大于在方向D1上相对较低的位置或/及部件与介电层10的底表面之间在方向D1上的距离，各部件的下部或底部可比此部件的上部或顶部在方向D1上更接近介电层10的底表面，在某个部件之上的另一部件可被视为在方向D1上相对较远离介电层10的底表面，而在某个部件之下的另一部件可被视为在方向D1上相对较接近介电层10的底表面。

在一些实施例中，堆叠结构40可包括一第一导电层20、一可变电阻(variableresistance)材料22以及一第二导电层26在方向D1上堆叠设置。第一导电层20可设置在介电层16与通孔连接结构18上，可变电阻材料22与第二导电层26可在方向D1上设置在第一导电层20之上，而可变电阻材料22可在方向D1上位于第一导电层20与第二导电层26之间。第一导电层20与第二导电层26可分别包括导电材料，例如铂、钨、银、铜、钛、钽、上述材料的合金、上述材料的导电氮化物或其他适合的导电材料，而可变电阻材料22可包括金属氧化物例如过渡金属氧化物(transition metal oxide)、钙钛矿氧化物(perovskite oxide)或其他适合的可变电阻材料。绝缘结构30S可在方向D1上贯穿第二导电层26、可变电阻材料22以及第一导电层20而将第二导电层26、可变电阻材料22以及第一导电层20分别划分成互相分隔的两个部分。

在一些实施例中，第一存储单元40A可还包括一第一上电极26A与一第一可变电阻层22A，而第二存储单元40B可还包括一第二上电极26B与一第二可变电阻层22B。第一上电极26A与第一可变电阻层22A可在方向D1上设置在第一底电极20A之上，而第一可变电阻层22A可在方向D1上设置在第一底电极20A与第一上电极26A之间。第二上电极26B与第二可变电阻层22B可在方向D1上设置在第二底电极20B之上，而第二可变电阻层22B可在方向D1上设置在第二底电极20B与第二上电极26B之间。在一些实施例中，第一底电极20A可为第一导电层20的一第一部分，第二底电极20B可为第一导电层20的一第二部分，而第一导电层20的第一部分与第二部分可通过绝缘结构30S而彼此分离，故第一底电极20A与第二底电极20B可具有相同的材料组成以及大体上相等的厚度，但并不以此为限。在一些实施例中，第一可变电阻层22A可为可变电阻材料22的一第一部分，第二可变电阻层22B可为可变电阻材料22的一第二部分，而可变电阻材料22的第一部分与第二部分可通过绝缘结构30S而彼此分离，故第一可变电阻层22A与第二可变电阻层22B可具有相同的材料组成以及大体上相等的厚度，但并不以此为限。在一些实施例中，第一上电极26A可为第二导电层26的一第一部分，第二上电极26B可为第二导电层26的一第二部分，而第二导电层26的第一部分与第二部分可通过绝缘结构30S而彼此分离，故第一上电极26A与第二上电极26B可具有相同的材料组成以及大体上相等的厚度，但并不以此为限。

在各存储单元中，各可变电阻层可被视为电阻式存储单元中的开关介质(switching medium)，通过对堆叠结构中的上电极与底电极施加适合的电压，可改变电阻式存储单元的电阻值，使电阻式存储单元可于高电阻状态(high resistance state，HRS)与低电阻状态(low resistance state，LRS)之间进行切换，从而实现存储数据、读取数据以及重置等存储器装置的操作模式。此外，利用绝缘结构30S将堆叠结构40划分成两个互相分隔的第一存储单元40A与第二存储单元40B，可缩小单一个存储单元的尺寸大小而提升存储单元的设置密度，而通过缩小存储单元的尺寸大小还可相对缩短单一个存储单元的操作时间，例如可缩小对存储单元施加偏压以形成导通路径而达到低电阻状态的所需时间(forming time)，故可达到提升操作效率(operation efficiency)的效果。

在一些实施例中，堆叠结构40可还包括一阻障层24以及一盖层28。阻障层24可在方向D1上设置在可变电阻材料22与第二导电层26之间，用以阻挡或/及降低第二导电层26或其他材料进入可变电阻材料22而影响可变电阻材料22的材料特性，而盖层28可设置在第二导电层26上。阻障层24可包括铱(iridium)或其他适合的阻障材料，而盖层28可包括氧化物绝缘材料(例如氧化硅)或其他适合的绝缘材料。在一些实施例中，第一存储单元40A可还包括一第一阻障层24A以及一第一盖层28A，而第二存储单元40B可还包括一第二阻障层24B以及一第二盖层28B。第一阻障层24A可在方向D1上设置在第一可变电阻层22A与第一上电极26A之间，第二阻障层24B可在方向D1上设置在第二可变电阻层22B与第二上电极26B之间，第一盖层28A可设置在第一上电极26A上，而第二盖层28B可设置在第二上电极26B上。在一些实施例中，第一阻障层24A与第二阻障层24B可为阻障层24中通过绝缘结构30S而彼此分离的两个部分，故第一阻障层24A与第二阻障层24B可具有相同的材料组成以及大体上相等的厚度，但并不以此为限。在一些实施例中，第一盖层28A与第二盖层28B可为盖层28中通过绝缘结构30S而彼此分离的两个部分，故第一盖层28A与第二盖层28B可具有相同的材料组成以及大体上相等的厚度，但并不以此为限。值得说明的是，本发明的堆叠结构40并不以上述的状况为限而可视设计需要而在堆叠结构40中设置其他材料层，而相对地，也可视设计需要而在各存储单元中设置其他的材料层。

在一些实施例中，第一存储单元40A与第二存储单元40B可分别位于绝缘结构30S在一水平方向(例如方向D3)上的两相对侧，且绝缘结构30S可分别直接接触第一存储单元40A与第二存储单元40B。换句话说，绝缘结构30S的一侧边可与第一存储单元40A中的第一盖层28A、第一上电极26A、第一阻障层24A、第一可变电阻层22A以及第一底电极20A直接连接，而绝缘结构30S的另一侧边可与第二存储单元40B中的第二盖层28B、第二上电极26B、第二阻障层24B、第二可变电阻层22B以及第二底电极20B直接连接。第一存储单元40A与第二存储单元40B可通过绝缘结构30S而彼此分离，故第一存储单元40A中的任一部件均未与第二存储单元40B中的任一部件直接相连。此外，绝缘结构30S可包括单层或多层的绝缘材料，例如氮化物绝缘材料(例如氮化硅)或其他适合的绝缘材料(例如低介电常数的介电材料)。在一些实施例中，绝缘结构30S的至少一部分可在方向D1上设置在通孔连接结构18上，且绝缘结构30S的一底表面30B可在方向D1上低于通孔连接结构18的上表面18T，由此避免第一底电极20A与第二底电极直接相连或/及加强在第一存储单元40A与第二存储单元40B之间的隔离效果，但并不以此为限。此外，电阻式存储器装置101可还包括一间隙子结构42设置在堆叠结构40的侧壁上，而间隙子结构42可包括单层或多层的介电材料，例如氮化硅、氮碳化硅或其他适合的介电材料。

请参阅图1与图2。图2所绘示为本发明一实施例的电阻式存储器装置的俯视示意图。如图2与图1所示，在一些实施例中，电阻式存储器装置可包括多个堆叠结构40以阵列方式排列设置，而各堆叠结构40可在方向D1上设置在对应的通孔连接结构18上。各绝缘结构30S可沿方向D2延伸，各堆叠结构40可被对应的绝缘结构30S划分成互相分离的第一存储单元40A以及第二存储单元40B，且各堆叠结构40以及对应的绝缘结构30S在方向D1上的投影面积可大于各通孔连接结构18在方向D1上的投影面积，但并不以此为限。此外，各堆叠结构40与对应的绝缘结构30S可被对应的间隙子结构42在水平方向(例如方向D2、方向D3或/及与方向D1正交的其他方向)上围绕，而绝缘结构30S可与间隙子结构42直接连接。换句话说，间隙子结构42还可设置在对应的绝缘结构30S在方向D2上的两相对侧壁上，但并不以此为限。值得说明的是，图2中所示的结构或/及排列方式也可视设计需要应用在本发明的其他实施例中。

请参阅图1以及图3至图10。图3至图10所绘示为本发明第一实施例的电阻式存储器装置的制作方法示意图，其中图4绘示了图3之后的状况示意图，图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，图7绘示了图6之后的状况示意图，图8绘示了图7之后的状况示意图，图9绘示了图8之后的状况示意图，图10绘示了图9之后的状况示意图，而图1可被视为绘示了图10之后的状况示意图，但并不以此为限。如图1所示，本实施例的电阻式存储器装置101的制作方法可包括下列步骤。在介电层16中形成通孔连接结构18，在通孔连接结构18与介电层16上形成堆叠结构40，并形成绝缘结构30S。绝缘结构30S在方向D1上贯穿堆叠结构40且将堆叠结构40划分成第一存储单元40A以及第二存储单元40B。第一存储单元40A包括第一底电极20A，第二存储单元40B包括第二底电极20B，第一底电极20A与第二底电极20B通过绝缘结构30S而彼此分离，且通孔连接结构18与第一底电极20A以及第二底电极20B电连接。

进一步说明，本实施例的电阻式存储器装置的制作方法可包括但并不限于下列步骤。如图3所示，可在介电层10中形成导线12之后，在介电层10与导线12上形成介电层14与介电层16。然后，如图4所示，形成通孔连接结构18在方向D1上贯穿位于导线12上的介电层16与介电层14而与导线12接触并形成电连接。在一些实施例中，可在贯穿介电层16与介电层14的开孔中填入导电材料并进行平坦化制作工艺以移除位于开孔之外的导电材料而形成通孔连接结构18，故通孔连接结构18的上表面18T与介电层16的上表面16T可大体上共平面，但并不以此为限。之后，如图5所示，在通孔连接结构18与介电层16上形成第一导电层20，在第一导电层20上形成可变电阻材料22，并在可变电阻材料22上形成第二导电层26。在一些实施例中，可在形成第二导电层26之前，先在可变电阻材料22上形成阻障层24，而第二导电层26可形成在阻障层24上。此外，还可在第二导电层26上形成盖层28，但并不以此为限。然后，如图6所示，可形成沟槽TR，而沟槽TR可在方向D1上贯穿盖层28、第二导电层26、阻障层24、可变电阻材料22以及第一导电层20。在一些实施例中，通孔连接结构18的一部分可被形成沟槽TR的步骤(例如但并不限于蚀刻制作工艺)移除，故沟槽TR的一底表面BS可在方向D1上低于通孔连接结构18的上表面18T，但并不以此为限。之后，如图7所示，可形成一绝缘材料30，绝缘材料30的一部分可形成在沟槽TR中，且绝缘材料30的另一部分可形成在沟槽TR之外。绝缘材料30可包括氮化物绝缘材料(例如氮化硅)或其他适合的绝缘材料。接着，如图7至图8所示，可对绝缘材料30进行一平坦化制作工艺91，用以移除形成在沟槽TR之外的绝缘材料30，而位于沟槽TR中的绝缘材料30的上表面以及盖层28的上表面可因此大体上共平面，但并不以此为限。

之后，如图8至图10所示，可在盖层28与绝缘材料30上形成一图案化掩模层80，并以图案化掩模层80为蚀刻掩模对绝缘材料30、盖层28、第二导电层26、阻障层24、可变电阻材料22以及第一导电层20进行一图案化制作工艺92。图案化掩模层80可包括光致抗蚀剂或其他适合的掩模材料，而图案化制作工艺92可包括一个或多个蚀刻步骤，用以分别对不同的材料进行蚀刻，但并不以此为限。盖层28、第二导电层26、阻障层24、可变电阻材料22以及第一导电层20可被图案化制作工艺92图案化而成为堆叠结构40，而形成在沟槽TR中的绝缘材料30可被图案化制作工艺92图案化而成为绝缘结构30S。如图9与图2所示，在一些实施例中，在方向D2上相邻设置的绝缘结构30S在上述的图案化制作工艺之前可为形成在沿方向D2延伸的同一个沟槽TR中的绝缘材料30，而上述的图案化制作工艺可用以将未被图案化掩模层80覆盖的绝缘材料30移除而形成绝缘结构30S，但并不以此为限。换句话说，在一些实施例中，上述图8中所示的平坦化制作工艺91可在上述图10中所示的图案化制作工艺92之前进行，但并不以此为限。在一些实施例中，也可视设计需要在形成绝缘结构30S之后才进行图案化制作工艺92而形成堆叠结构40。此外，通过上述制作方法，可形成堆叠结构40以及在方向D1上贯穿堆叠结构40且将堆叠结构40划分成互相分隔的第一存储单元40A与第二存储单元40B的绝缘结构30S，而绝缘结构30S的上表面30T与堆叠结构40的上表面40T可大体上共平面，但并不以此为限。值得说明的是，在本实施例中，形成绝缘结构30S的方法以及形成堆叠结构40的方法可包括但并不限于上述图3至图10所示的步骤。换句话说，可视设计需要而使用其他方法形成如图1中所示的绝缘结构30S与堆叠结构40。如图10与图1所示，在图案化制作工艺92之后，可将图案化掩模层80移除，并在堆叠结构40的侧壁上形成间隙子结构42，进而形成如图1中所示的电阻式存储器装置101。

下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。

请参阅图11。图11所绘示为本发明第二实施例的电阻式存储器装置102的示意图。如图11所示，在电阻式存储器装置102中，堆叠结构40可在电阻式存储器装置102的剖视图(例如图11)中具有上窄下宽的梯形结构，而绝缘结构30S可在电阻式存储器装置102的剖视图中具有上宽下窄的倒梯形结构。此外，绝缘结构30S中可具有一接缝SE，而接缝SE中可能具有空气间隙(air gap)，但并不此为限。在一些实施例中，电阻式存储器装置102可还包括一介电层44设置在介电层16上并在水平方向上围绕间隙子结构42、堆叠结构40以及绝缘结构30S，而介电层44可包括氧化硅、氮化硅或其他适合的介电材料。值得说明的是，本实施例中的堆叠结构40的形状、绝缘结构30S的形状或/及绝缘结构30S中的接缝SE可视设计需要应用在本发明的其他实施例中。

请参阅图11至图13。图12与图13所绘示为本发明第二实施例的电阻式存储器装置的制作方法示意图，其中图13绘示了图12之后的状况示意图，而图11可被视为绘示了图13之后的状况示意图，但并不以此为限。图11所示的电阻式存储器装置102的制作方法可包括但并不限于下列步骤。如图12所示，可在介电层16与通孔连接结构18上形成堆叠结构40、间隙子结构42以及介电层44，而堆叠结构40可通过如上述图10中所示的图案化制作工艺92形成，但并不以此为限。然后，如图13所示，形成在方向D1上贯穿堆叠结构40的沟槽TR，并形成绝缘材料30填入沟槽TR中。沟槽TR可在剖视图中具有上宽下窄的倒梯形形状，绝缘材料30的一部分可形成在沟槽TR中，且绝缘材料30的另一部分可形成在沟槽TR之外。在一些实施例中，绝缘材料30可通过原子层沉积(atomic layer deposition，ALD)制作工艺形成或其他适合的成膜方式形成，而当绝缘材料30是以ALD制作工艺形成时，接缝SE可受制作工艺特性影响而形成在绝缘材料30中，但并不以此为限。之后，可通过如上述图8中所示的平坦化制作工艺91将形成在沟槽TR之外的绝缘材料30移除而形成图11中所示的绝缘结构30S。换句话说，在一些实施例中，堆叠结构40可在绝缘结构30S之前形成，而对绝缘材料30进行的平坦化制作工艺可在用以形成堆叠结构40的图案化制作工艺之后进行。

综上所述，在本发明的电阻式存储器装置以及其制作方法中，可利用绝缘结构贯穿堆叠结构而将堆叠结构划分成两个互相分隔的存储单元，由此达到缩小单一个存储单元的尺寸大小、提升电阻式存储器装置中存储单元的设置密度或/及提升电阻式存储器装置的操作效率等效果。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种电阻式存储器装置，包括：

介电层；

通孔连接结构，设置在该介电层中；

堆叠结构，设置在该通孔连接结构与该介电层上；以及

绝缘结构，在垂直方向上贯穿该堆叠结构且将该堆叠结构划分成第一存储单元以及第二存储单元，其中该第一存储单元包括第一底电极，该第二存储单元包括第二底电极，该第一底电极与该第二底电极通过该绝缘结构而彼此分离，且该通孔连接结构与该第一底电极以及该第二底电极电连接。

2.如权利要求1所述的电阻式存储器装置，其中该堆叠结构包括第一导电层，该第一底电极为该第一导电层的第一部分，且该第二底电极为该第一导电层的第二部分。

3.如权利要求2所述的电阻式存储器装置，其中该堆叠结构还包括：

第二导电层，在该垂直方向上设置在该第一导电层之上；以及

可变电阻(variable resistance)材料，在该垂直方向上设置在该第一导电层与该第二导电层之间，其中该绝缘结构在该垂直方向上贯穿该第二导电层、该可变电阻材料以及该第一导电层。

4.如权利要求3所述的电阻式存储器装置，其中该第一存储单元还包括第一上电极与第一可变电阻层，该第二存储单元还包括第二上电极与第二可变电阻层，该第一可变电阻层在该垂直方向上设置在该第一底电极与该第一上电极之间，且该第二可变电阻层在该垂直方向上设置在该第二底电极与该第二上电极之间。

5.如权利要求4所述的电阻式存储器装置，其中该第一可变电阻层为该可变电阻材料的第一部分，该第二可变电阻层为该可变电阻材料的第二部分，且该可变电阻材料的该第一部分与该可变电阻材料的该第二部分通过该绝缘结构而彼此分离。

6.如权利要求4所述的电阻式存储器装置，其中该第一上电极为该第二导电层的第一部分，该第二上电极为该第二导电层的第二部分，且该第二导电层的该第一部分与该第二导电层的该第二部分通过该绝缘结构而彼此分离。

7.如权利要求4所述的电阻式存储器装置，其中该绝缘结构与该第一底电极、该第二底电极、该第一可变电阻层、该第二可变电阻层、该第一上电极、该第二上电极以及该通孔连接结构直接连接。

8.如权利要求1所述的电阻式存储器装置，其中该绝缘结构在该垂直方向上设置在该通孔连接结构上，且该绝缘结构的底表面在该垂直方向上低于该通孔连接结构的上表面。

9.如权利要求1所述的电阻式存储器装置，还包括：

间隙子结构，设置在该堆叠结构的侧壁上。

10.如权利要求9所述的电阻式存储器装置，其中该间隙子结构在与该垂直方向正交的方向上围绕该堆叠结构，且该绝缘结构与该间隙子结构直接连接。

11.一种电阻式存储器装置的制作方法，包括：

在介电层中形成通孔连接结构；

在该通孔连接结构与该介电层上形成堆叠结构；以及

形成绝缘结构，该绝缘结构在垂直方向上贯穿该堆叠结构且将该堆叠结构划分成第一存储单元以及第二存储单元，其中该第一存储单元包括第一底电极，该第二存储单元包括第二底电极，该第一底电极与该第二底电极通过该绝缘结构而彼此分离，且该通孔连接结构与该第一底电极以及该第二底电极电连接。

12.如权利要求11所述的电阻式存储器装置的制作方法，其中形成该堆叠结构的方法包括：

在该通孔连接结构与该介电层上形成第一导电层：

在该第一导电层上形成可变电阻(variable resistance)材料；

在该可变电阻材料上形成第二导电层；以及

对该第二导电层、该可变电阻材料以及该第一导电层进行图案化制作工艺，其中该第二导电层、该可变电阻材料以及该第一导电层被该图案化制作工艺图案化而成为该堆叠结构的至少一部分。

13.如权利要求12所述的电阻式存储器装置的制作方法，其中形成该绝缘结构的方法包括：

形成沟槽，该沟槽在该垂直方向上贯穿该第二导电层、该可变电阻材料以及该第一导电层；

形成绝缘材料，其中该绝缘材料的一部分形成在该沟槽中，且该绝缘材料的另一部分形成在该沟槽之外；以及

对该绝缘材料进行平坦化制作工艺，其中形成在该沟槽之外的该绝缘材料被该平坦化制作工艺移除。

14.如权利要求13所述的电阻式存储器装置的制作方法，其中该通孔连接结构的一部分被形成该沟槽的步骤移除，且该绝缘结构的底表面在该垂直方向上低于该通孔连接结构的上表面。

15.如权利要求13所述的电阻式存储器装置的制作方法，其中该平坦化制作工艺是在该图案化制作工艺之前进行，且形成在该沟槽中的该绝缘材料被该图案化制作工艺图案化而成为该绝缘结构。

16.如权利要求12所述的电阻式存储器装置的制作方法，其中该第一底电极为该第一导电层的第一部分，且该第二底电极为该第一导电层的第二部分。

17.如权利要求12所述的电阻式存储器装置的制作方法，其中该第一存储单元还包括第一上电极与第一可变电阻层，该第二存储单元还包括第二上电极与第二可变电阻层，该第一可变电阻层在该垂直方向上设置在该第一底电极与该第一上电极之间，且该第二可变电阻层在该垂直方向上设置在该第二底电极与该第二上电极之间。

18.如权利要求17所述的电阻式存储器装置的制作方法，其中该第一可变电阻层为该可变电阻材料的第一部分，该第二可变电阻层为该可变电阻材料的第二部分，且该可变电阻材料的该第一部分与该可变电阻材料的该第二部分通过该绝缘结构而彼此分离。

19.如权利要求17所述的电阻式存储器装置的制作方法，其中该第一上电极为该第二导电层的第一部分，该第二上电极为该第二导电层的第二部分，且该第二导电层的该第一部分与该第二导电层的该第二部分通过该绝缘结构而彼此分离。

20.如权利要求11所述的电阻式存储器装置的制作方法，还包括：

在该堆叠结构的侧壁上形成间隙子结构，其中该绝缘结构与该间隙子结构直接连接。