CN104766925A - 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 - Google Patents

通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 Download PDF

Info

Publication number
CN104766925A
CN104766925A CN201410206669.6A CN201410206669A CN104766925A CN 104766925 A CN104766925 A CN 104766925A CN 201410206669 A CN201410206669 A CN 201410206669A CN 104766925 A CN104766925 A CN 104766925A
Authority
CN
China
Prior art keywords
layer
variable resistor
rram
dielectric layer
metal cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410206669.6A
Other languages
English (en)
Other versions
CN104766925B (zh
Inventor
廖钰文
朱文定
翁烔城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104766925A publication Critical patent/CN104766925A/zh
Application granted granted Critical
Publication of CN104766925B publication Critical patent/CN104766925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

本发明涉及一种阻变式随机存取存储器(RRAM)器件结构，其中，在沉积HK HfO电阻转换层之前沉积Ti金属覆盖层。这里，覆盖层位于HK HfO层的下方，从而不会在RRAM顶电极蚀刻期间造成损伤。覆盖层的外侧壁与HfO层的侧壁基本对齐，从而在将来的蚀刻步骤中可能发生的任何损伤将会发生在远离HK HfO层中的氧空位细丝(导电细丝)的覆盖层的外侧壁处。因此，本发明中的这种结构改善了数据保持。本发明公开了通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持。

Description

通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
相关申请的交叉引用 
本申请要求2014年1月7日提交的、标题为“improvement of RRAM retention by depositing Ti capping layer before HK HfO”的美国临时专利申请61/924,504的优先权，其全部内容结合于此作为参考。 
背景技术
非易失性存储器用在各种商业和军事电子器件和装置中。阻变式随机存取存储器(RRAM)因为其结构简单和所涉及的与CMOS逻辑兼容的工艺技术而成为下一代非易失性存储器技术的最具前景的候选者。每个RRAM单元都包括夹置在顶电极和底电极之间的金属氧化物材料。这种金属氧化物材料具有可变的电阻，其电阻值与存储在RRAM单元中的数据状态对应。 
发明内容
根据本发明的一个方面，提供了一种阻变式随机存取存储器(RRAM)器件，包括：可变电阻介电层，具有上表面和下表面；阴极，设置在可变电阻介电层的上方并且与上表面邻接；金属覆盖层，设置在可变电阻介电层的下方并且与下表面邻接；以及阳极，设置在金属覆盖层的下方。 
优选地，该RRAM器件还包括：一对侧壁间隔件，横向设置在阴极的外侧壁周围，阴极具有在其外侧壁之间测得的第一宽度；其中，可变电阻介电层和金属覆盖层都具有在它们各自的外侧壁之间测得的第二宽度，第二宽度大于第一宽度。 
优选地，侧壁间隔件包括SiN(氮化硅)。 
优选地，金属覆盖层的外侧壁与设置在阴极下方并且位于可变电阻介电层内的导电细丝区域间隔开。 
优选地，该RRAM器件还包括：与金属覆盖层的外侧壁邻接的氧化区 域。 
优选地，阴极具有与侧壁间隔件的相应内侧壁直接邻接的外侧壁而在阴极和侧壁间隔件之间没有氧化区域，并且阴极的外侧壁被设置在接近可变电阻介电层的中心区域的位置处。 
优选地，可变电阻介电层、金属覆盖层以及阳极的外侧壁基本上相互对齐。 
优选地，阴极包括位于TiN(氮化钛)层之上的TaN(氮化钽)层；阳极包括TaN层；可变电阻介电层包括HfOx(氧化铪)；以及金属覆盖层包括Ti(钛)或Ta(钽)或Hf(铪)。 
优选地，阳极的厚度约是200埃；金属覆盖层的厚度约是100埃；可变电阻介电层的厚度约是50埃；阴极的TiN层的厚度约是100埃；以及阴极的TaN层的厚度约是250埃。 
优选地，该RRAM器件还包括：半导体基底区域，包括设置在极低k介电层中的金属互连结构；介电保护层，具有位于金属互连结构之上的开口区域，介电保护层的开口区域的侧壁终止在金属互连结构之上。 
根据本发明的另一方面，提供了一种RRAM器件的阻变式随机存取存储器(RRAM)堆叠件，包括：底电极，包括TaN；Ti(钛)金属覆盖层，设置在底电极的上方；HK-HfO(高k的氧化铪)可变电阻介电层，设置在Ti金属覆盖层的上方；以及顶电极，包括位于TiN(氮化钛)层上方的TaN(氮化钽)层。 
优选地，该RRAM器件还包括：一对侧壁间隔件，横向设置在顶电极的外侧壁周围，顶电极具有在其外侧壁之间测得的第一宽度；其中，HK-HfO可变电阻介电层和Ti金属覆盖层都具有在它们各自的外侧壁之间测得的第二宽度，第二宽度大于第一宽度。 
优选地，该RRAM器件还包括：半导体主体，具有在水平方向上被沟道区分隔开的源极区和漏极区；栅极结构，连接至沟道区；第一接触件和第二接触件，分别设置在源极和漏极区之上；第一金属互连件，设置在漏极区之上，位于第二接触件的下方并且与第二接触件电连接；以及RRAM堆叠件，形成在第一金属互连件之上。 
优选地，栅极结构包括形成在将栅电极与沟道区电隔离开的栅介电质上方的多晶硅栅电极。 
优选地，一个或多个金属接触件和一个或多个金属接触通孔存在于源极区和第一接触件之间以及漏极区和第二接触件之间。 
优选地，源极区连接至位线，漏极区连接至源线，并且栅电极连接至存储器阵列的字线。 
根据本发明的又一方面，提供了一种用于形成阻变式随机存取存储器(RRAM)堆叠件的方法，包括：提供包括设置在低k介电层中的金属互连结构的半导体基底表面；形成具有位于金属互连结构之上的开口区域的介电保护层，介电保护层的开口区域的侧壁在金属互连结构之上终止；在介电保护层之上沉积阳极层，阳极层通过介电保护层中的开口与金属互连结构接触；在阳极层之上沉积金属覆盖层；在金属覆盖层之上沉积可变电阻介电层；以及在可变电阻介电层之上沉积阴极层。 
优选地，该方法还包括：在阴极层上形成掩模，掩模覆盖阴极层的一部分，而暴露出阴极层的其他区域；执行第一蚀刻以去除阴极层的暴露部分并且由此形成阴极结构；以及在阴极结构的外侧壁周围形成侧壁间隔件，侧壁间隔件和阴极结构覆盖可变电阻介电层的一部分，而暴露出可变电阻介电层的其他部分。 
优选地，该方法还包括：在保持侧壁间隔件和阴极结构处于原位的同时，执行第二蚀刻以去除可变电阻介电层的暴露部分以及该暴露部分下方的阳极和金属覆盖层的部分，从而形成阳极结构；其中，第二蚀刻在介电保护层处停止。 
优选地，该方法还包括：形成覆盖RRAM堆叠件的介电保护层和绝缘层；形成连接阴极的接触通孔；以及形成将RRAM堆叠件连接至源线的金属接触件。 
附图说明
本发明的各个方面最好在阅读以下详细描述时结合附图来理解。应该注意的是，根据工业的标准实践，各个部件并未按照比例绘制。实际上，为了清楚 讨论，各个部件的尺寸可随意增大或减小。 
图1示出了根据本发明的一些实施例的RRAM堆叠件的截面图。 
图2示出了根据本发明的在HK(高k)的HfO(氧化铪)介电层之前形成Ti覆盖层以形成RRAM堆叠件的方法的一些实施例的流程图。 
图3示出了根据本发明的用于形成RRAM堆叠件的分步方法的一些实施例的流程图。 
图4至图10示出了根据本发明的在HK HfO介电层下面形成Ti覆盖层以形成RRAM堆叠件的分步方法的截面图的实施例。 
图11示出了根据本发明的具有RRAM堆叠件的RRAM器件的一些实施例的截面图，RRAM堆叠件具有形成在HK HfO下面的Ti覆盖层。 
具体实施方式
为了实现所提供的主题的不同特征，下面的公开提供了许多不同的实施例或者实例。下面描述了组件和结构的特定的实例以简化本发明。当然，这些仅仅是实例而并不意在限制。例如，下文中在第二结构上方形成第一结构可包括第一和第二结构直接接触形成的实施例，也可包括在第一和第二结构之间形成附加部件使得第一和第二结构可以不直接接触的实施例。此外，本发明在不同的实例中会重复参考数字和/或字母。这种重复只是为了简化和清楚，但其本身并不表明所讨论的不同实施例和/或配置之间的关系。 
传统的RRAM单元包括上(阳极)电极和下(阴极)电极以及位于两个电极之间的可变电阻介电层。上电极由双极开关层和金属覆盖层构成，这两个层共用在上电极的外侧壁之间测得的上电极宽度。可变电阻介电层和下电极具有小于上电极宽度的下电极宽度。在向RRAM单元进行写操作时，“置位”电压可施加在上和下电极两端以将可变电阻介电层从第一电阻率变成第二电阻率。类似地，“复位”电压可施加在电极两端以将可变电阻介电层从第二电阻率变回第一电阻率。因此，在第一和第二电阻状态分别对应逻辑“1”和逻辑“0”状态(反之亦然)的实例中，“置位”和“复位”电压可用于在RRAM单元中存储数据。 
据认为，这种电阻切换发生的机制与排列在可变电阻介电层中的选择性导 电细丝有关。这些选择性导电细丝最初是在RRAM制作工艺结束时，形成电压施加在阳极和阴极电极两端时形成的。这种形成电压产生高电场，其将氧原子从可变电阻介电层的晶格中撞击出，从而形成局部的氧空位。这些局部的氧空位趋向于对齐以形成相对恒定并且在上和下电极之间延伸的“细丝”。在写操作中，这些细丝的电阻可通过用氧原子“填充”它们或者通过将氧原子从它们中“剥夺”的方式发生改变。例如，当施加第一电压(例如，“置位”电压)时，金属覆盖层的氧原子被耗尽并且被注入到细丝中以提供第一电阻率；然而，当施加第二电压(例如，“复位”电压)时，将氧原子从细丝中剥夺并且注入到金属覆盖层中以提供第二电阻率。无论确切的机制是什么，都可以相信的是，氧分子在可作为储氧库的金属覆盖层和细丝之间的运动在很大程度上决定了RRAM单元的“置位”和“复位”电阻。 
可惜的是，在传统的RRAM制作工艺中，用于形成相对窄的上电极结构的蚀刻会至少部分地氧化金属覆盖层的外侧壁。在接下来的热步骤(例如，烘烤或退火)中，不愿看到的是，氧气会从部分被氧化的金属覆盖层中扩散以与细丝中的氧空位重新组合。对于一些RRAM单元而言，这能够有效地将一些细丝“钉”在两个可变电阻状态之一，从而这些RRAM单元就会出现数据保持的问题。 
相应地，本发明涉及一种RRAM单元的新结构，其中，阳极结构(包括金属覆盖层)设置在可变电阻介电层下方，并且成为相对宽的底电极的一部分。通过这种方式，金属覆盖层将会形成在可变电阻介电层下(即，阳极现在形成在可变电阻介电层下方)，因此当蚀刻顶电极时，金属覆盖层将不会受到氧化。进一步地，因为金属覆盖层成为相对宽的底部电极的一部分，所以任何金属覆盖层的侧壁氧化都会发生在远离可变电阻介电层中的细丝区域的安全距离处。因此，“置位”和“复位”电阻之间的电阻的有效变化得到很好的定义，区分高电阻和低电阻状态将会更加简单。 
图1示出了根据本发明的一些实施例的RRAM堆叠件100的截面图。RRAM堆叠件100包括上(阴极)电极114和下(阳极)电极105以及位于二者之间的可变电阻介电层110。可变电阻介电层110包括形成细丝的细丝区域107。在一些实施例中，可变电阻介电层110包括HK(高k)HfO(氧化铪)。 
RRAM堆叠件100堆叠在半导体工件103上方，该半导体工件103包括两侧都具有极低k介电区102的导电金属区101。在半导体工件103的正上方堆叠着具有位于金属区101之上的开口区的介电保护层104，其中介电保护层104的侧壁在金属区101的上方达到最高。在介电保护层104上堆叠着通过介电保护层104中的开口与导电金属区101邻接的阳极106。在一些实施例中，阳极106包括过渡氮化物层。将金属覆盖层108设置在阳极106上。在一些实施例中，金属覆盖层108包括Ti、Ta(钽)或Hf(铪)并且作为储氧库。可变电阻介电层110与金属覆盖层108的整个顶面邻接。可变电阻介电层110、金属覆盖层108以及阳极106具有相互对齐的垂直侧壁。阴极114堆叠在可变电阻介电层110上，并且位于可变电阻介电层的限定的中心区域处。阴极114具有在其外侧壁之间测得的第一宽度w1，而可变电阻介电层110和金属覆盖层108都具有在各自的外侧壁之间测得的第二宽度w2。在一些实施例中，第二宽度w2大于第一宽度。在一个实施例中，阴极114包括第一过渡氮化物层112和堆叠在第一过渡氮化物层112顶部的第二过渡氮化物层113。将一对侧壁间隔件118a和118b分别设置在阴极114的两侧。间隔件118a和118b还堆叠在可变电阻介电层110的两个端部之上。阴极114具有与侧壁间隔件118a和118b的相应的内侧壁直接邻接的外侧壁。将抗反射层116设置在顶电极114上。抗反射层116和阴极114具有相互对齐的垂直侧壁。 
如在下文中将被更具体地理解，不同于传统方法，在一些实施例中可包括Ti的金属覆盖层108在可变电阻介电层110之前沉积。换句话说，阳极106和阴极114相对于传统的方法已被倒转，并且金属覆盖层108现在成为底电极105的一部分。因为可变电阻介电层110和金属覆盖层108外侧壁基本上相互对齐，所以这种结构将易于氧化的金属覆盖层108的外侧壁布置在远离可变电阻介电层110的细丝区域107的位置处。因而，可能发生在金属覆盖层108外侧壁处的任何氧化将不会对可变电阻介电层110的细丝造成损害，从而能够改善数据的保持。 
图2示出了根据本发明的形成具有在HK HfO(氧化铪)之前形成的Ti覆盖层的RRAM堆叠件的方法的一些实施例的流程图200。尽管下面将公开的方法200作为一系列动作或事件进行说明和描述，但是应该理解的是，这些 动作或事件的示出顺序并不以限制的意义进行解释。例如，一些动作可与除了本发明所示和/或所述以外的其他动作或事件以不同的顺序发生和/或同时发生。此外，并不是所有示出的动作都需要去执行这里所描述的一个或多个方面或实施例。另外，这里所描述的一个或多个动作可以在一个或多个独立的动作和/或阶段中执行。 
在步骤202中，提供包含设置在极低k介电层中的金属互连结构的半导体基底表面。在一些实施例中，金属互连结构包括铜。 
在步骤204中，在半导体基底表面上形成具有开口区的介电保护层。在一些实施例中，介电保护层包括SiC。 
在步骤206中，在介电保护层上形成阳极层。在一些实施例中，阳极包括TaN。 
在步骤208中，在阳极上形成金属覆盖层。在一些实施例中，金属覆盖层包括Ti。 
在步骤210中，在金属覆盖层上形成可变电阻介电层。在一些实施例中，可变电阻介电层包含氧化铪(HfO)。 
在步骤212中，在可变电阻介电层上形成阴极层。在一些实施例中，阴极包含其上具有第二过渡氮化物层的第一过渡氮化物层。在一些实施例中，过渡氮化物层包括TaN和TiN。例如，第一过渡氮化物层可以是TaN，而第二覆盖过渡氮化物层可以是TiN。 
图3示出了根据本发明的用于形成RRAM堆叠件的分步方法300的一些实施例的流程图。尽管下面将公开的方法300作为一系列动作或事件进行说明和描述，但是应该理解的是，这些动作或事件示出的顺序并不以限制的意义进行解释。例如，一些动作可与除了本发明所示和/或所述以外的其他动作或事件以不同的顺序发生和/或同时发生。此外，并不是所有描述的动作都需要去执行这里所描述的一个或多个方面或实施例。另外，这里所描述的一个或多个动作可以在一个或多个独立的动作和/或阶段中执行。 
在步骤302中，在其顶部具有介电保护层的半导体基底区上方形成包含阳极、金属覆盖层、可变电阻介电层和阴极的基底材料的水平堆叠件。 
在步骤304中，在阴极层上方形成掩模。掩模覆盖阴极层的一部分，而使 阴极的其他区域暴露。 
在步骤306中，执行第一蚀刻以去除阴极层的暴露部分从而形成阴极结构。在一些实施例中，第一蚀刻包括包含氯基(Cl2/BCl2)或氟基(CF4/CHF3/CH2/SF6)的蚀刻剂的干蚀刻。 
在步骤308中，在阴极的外侧壁周围形成侧壁间隔件。侧壁间隔件和阴极结构覆盖可变电阻介电层的一部分，而使可变电阻介电层的其他部分暴露。在一些实施例中，阴极包含位于TiN上方的TaN，而侧壁间隔件材料包含SiN(氮化硅)。 
在步骤310中，执行第二蚀刻以去除可变电阻介电层中的暴露部分。在阴极结构和侧壁间隔件保留在原位的同时，执行第二蚀刻去除可变电阻介电层以及下面的金属覆盖层和阳极的暴露的部分。第二蚀刻在介电保护层处终止。在一些实施例中，阳极包括TaN。在一些实施例中，第二蚀刻包括包含氯基(Cl2/BCl2)或氟基(CF4/CHF3/CH2/SF6)的蚀刻剂的干蚀刻。 
在步骤312中，在阴极结构上形成在置位操作中进一步连接至源极线而在复位操作中连接至位线的金属接触件。 
图4至图10示出了根据本发明的在HK HfO下面形成Ti覆盖层以形成RRAM堆叠件的分步方法的截面图的实施例。 
图4示出了具有位于半导体工件403上方的介电保护层404的半导体主体的截面图400。半导体工件403包含设置在极低k介电区402中的金属互连结构401。在一些实施例中，金属互连结构401包含铜(Cu)，而极低k介电区402包含多孔二氧化硅、氟化硅玻璃、聚酰亚胺、聚降冰片烯、苯并环丁烯或者PTFE。介电保护层404具有利用掩模光刻步骤形成的朝向中心的开口。这个开口将金属互连结构401的一部分暴露出来。在一些实施例中，介电保护层404包括SiC。 
图5示出了处理中的半导体主体在接下来的阶段中的截面图500，在该截面图中，将阳极502设置在图形400中的结构上。阳极502通过介电保护层404中的开口与金属互连结构401接触，这随后会使RRAM堆叠件连接至装置的其他部分。 
图6示出了处理中的半导体主体在接下来的阶段中的截面图600，其中形 成基底材料的水平堆叠件。包含阳极502、金属覆盖层602、可变电阻介电层604、阴极608以及抗反射层610的材料的堆叠件形成在半导体基底区域403上。在一些实施例中，阳极502包括TaN，金属覆盖层602包括Ti，可变电阻介电层604包括HfO，阴极608包括包含TiN的第一过渡氮化物层606和位于第一过渡氮化物层606上方的包含TaN的第二过渡氮化层607，以及抗反射层610包括SiON。 
图7示出了处理中的半导体主体在接下来的阶段中的截面图700，其中阴极掩模(未示出)已经形成在水平堆叠件600上方，并且执行第一蚀刻。在第一蚀刻之后，包含阴极608的阴极结构和抗反射层610形成在可变电阻介电层604的中心处，而使可变电阻介电层的两侧暴露。 
图8A示出了在阴极结构的两侧上分别形成间隔件802a和802b之后的截面图800a。在一些实施例中，间隔件材料包含氮化硅(SiN)。典型地，间隔件802a和802b通过去除阴极掩模并在工件上方沉积间隔件材料的共形层而形成。然后蚀刻该沉积层以从工件上方去除间隔件材料在垂向上均匀的深度，从而将间隔件802a和802b保留在原位。 
图8B示出了在对图8A的半导体主体执行第二蚀刻之后的截面图800b。在将侧壁间隔件802a和802b以及阴极结构保留在原位的同时，执行第二蚀刻将会去除可变电阻介电层604的暴露部分以及其下方的阳极502和覆盖层602的部分，以形成阳极结构。第二蚀刻在介电保护层404处停止，使得阳极结构覆盖介电保护层404的一部分而使其他部分暴露。可见氧化区域804与金属覆盖层602的外侧壁邻接。 
图9示出在整个RRAM结构上方沉积介电保护层902以及绝缘层904之后的截面图900。在一些实施例中，绝缘层904包含SiON。这些层绝缘和保护每个RRAM单元都不受电流泄漏和电荷扩散的影响。进一步地，在绝缘层904上方和周围形成层间介电质906。形成用于顶电极接触通孔(TEVA)的蚀刻区域908，该区域延伸至阴极内。 
图10示出了在形成TEVA908和顶部金属接触件1002之后的截面图1000。在一些实施例中，阴极层的厚度约是220埃，金属覆盖层的厚度约是100埃，可变介电层的厚度约是50埃，阳极TiN层的厚度约是100埃，阳极TaN层的 厚度约是250埃。 
图11示出了根据本发明的具有RRAM堆叠件的RRAM器件的一些实施例的截面图1100，其中，RRAM堆叠件具有在HK HfO下面形成的Ti覆盖层。多个这样的RRAM器件形成被配置为存储数据的存储器阵列。图11包括传统的平面MOSFET选择晶体管1101，从而在向存储器单元操作提供足够的驱动电流的同时抑制潜行路径泄漏(即，防止用于特定存储器单元的电流流经邻近的存储器单元)。选择晶体管1101包括包含在半导体主体1102内并且在水平方向上被沟道区1105分隔开的源极区1104和漏极区1106。栅电极1108设置在半导体主体1102上位于沟道区1105上方的位置处。在一些实施例中，栅电极1108包括多晶硅但也可以是金属。栅电极1108通过在半导体主体1102的表面上方横向延伸的栅氧化层或栅绝缘层1107与源极1104和漏极1106分隔开。漏极1106经由第一金属互连件1112a连接至数据存储元件或RRAM堆叠件1120。源极1104经由第一金属接触件1112b连接。栅电极连接至字线1114a，源极通过第一金属接触件1112b连接至位线1114b，RRAM堆叠件1120经由第二金属接触件1112g进一步连接至包含在上金属层中的电源线1114c。可以利用字线和位线选择性地存取期望的RRAM器件以进行读、写和擦除操作。帮助RRAM存储器器件与外部电路连接的一个或多个金属接触件(包括1112c、1112d、1112e和1112f)和金属接触通孔(包括1110a、1110b、1110c、1110d、1110e以及1110f等)可以位于漏极1106和第二金属接触件1112g之间，以及位于源极1104和第一金属接触件1112b之间。在一些实施例中，金属接触件包括铜(Cu)。 
RRAM单元1120包括夹置在阴极1122和阳极1123之间的可变电阻介电层1121。金属覆盖层(未示出)位于可变电阻介电层1121和阳极1123之间。顶电极通孔(TEVA)1124将存储器单元1120的阴极1122连接至第二金属接触件1112g，而底电极通孔(BEVA)1125将RRAM单元1120的阳极1123连接至第一金属互连件1112a。 
应该理解的是，尽管在讨论本发明所述的方法的各个方面时，在整篇文档中参考了示例性结构，但是，那些方法并不受所示的相应结构的限制。相反，这些方法(和结构)被认为是相互独立的，并且能够单独成立，在不考虑图中 示出的任何特定的方面的情况下进行实施。另外，本发明所述的层可以以任何适当的方式(诸如，旋涂法、溅射法、生长和/或沉积技术等)形成。 
而且，基于对说明书和附图的阅读和/或理解，所属技术领域的技术人员可以想到等同替代和/或修改。这里的公开包括所有这样的修改和替换并且通常不由此受到限制。例如，尽管这里所提供的附图被说明和描述为具有特定的掺杂类型，但是应理解，可使用所属技术领域的技术人员能够想到的可替换的掺杂类型。 
此外，虽然已公开了关于多个实现之一的特定的特征或方面，但是这样的特征或方面可根据需要与其他实现的其他一个或多个特征和/或方面结合。而且，就这里所使用的术语“包括”，“具有”，“带有”和/或它们的变形而言，这样的术语在含义上有包含的意义—类似于“包括”。而且，“示例性的”仅仅表示一个实例但并不是最优的。还应该理解的是，出于简化和易于理解的目的，这里所描述的特征、层和/或元件以相对于彼此的特定的尺寸和/或方向示出，而实际的尺寸和/或方向可能与这里所描述的大体上不同。 
本发明涉及阻变式随机存取存储器(RRAM)器件，其具有在可变电阻介电层沉积之前沉积的金属覆盖层。这种结构将使得可变电阻介电层的外侧壁与金属覆盖层的外侧壁基本对齐，这将会阻止金属覆盖层在蚀刻阴极或者可变电阻介电层上方的电极层的过程中其侧壁受到损伤或者部分氧化。因此，易于氧化的金属覆盖层的侧壁上发生的任何损伤都将远离可变电阻介电层的细丝区域，从而不会影响数据的保持。 
在一些实施例中，本发明涉及一种阻变式随机存取存储器(RRAM)器件，包括：具有顶面和底面的可变电阻介电层；设置在可变电阻介电层上方并且与其顶面邻接的阴极；设置在可变电阻介电层下方并且与其底面邻接的金属覆盖层；以及设置在金属覆盖层下方的阳极。 
在另一个实施例中，本发明涉及一种RRAM器件的阻变式随机存取存储器(RRAM)堆叠件，包括：包含TaN的底电极；布置在底电极上方的Ti(钛)金属覆盖层；布置在Ti金属覆盖层上方的HK-HfO(高k氧化铪)可变电阻介电层；以及包含位于TiN(氮化钛)层上方的TaN(氮化钽)层的顶电极。 
在又一个实施例中，本发明涉及一种用于形成阻变式随机存取存储器 (RRAM)堆叠件的方法，包括：提供包括设置在低k介电层中间的金属互连结构的半导体基底表面；形成具有位于金属互连结构之上的开口区域的介电保护层，其中介电保护层的开口区域的侧壁在金属互连结构之上终止；在介电保护层上沉积RRAM顶电极层，该RRAM顶电极层通过介电保护层中的开口与金属互连结构接触；在RRAM顶电极层上沉积金属覆盖层；在金属覆盖层上沉积可变电阻介电层；以及在可变电阻介电层上沉积RRAM底电极层。 
上面概括了几个实施例的特征，从而所属技术领域的技术人员能够更好的理解本发明的各个方面。所属技术领域的技术人员应该想到，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。所属技术领域的技术人员还应该意识到这样地等效构造并没有偏离本发明的范围和精神，并且在不偏离本发明的精神和范围的情况下可以进行各种改变、替换和变化。 

Claims (10)

1.一种阻变式随机存取存储器(RRAM)器件，包括：
可变电阻介电层，具有上表面和下表面；
阴极，设置在所述可变电阻介电层的上方并且与所述上表面邻接；
金属覆盖层，设置在所述可变电阻介电层的下方并且与所述下表面邻接；以及
阳极，设置在所述金属覆盖层的下方。
2.根据权利要求1所述的RRAM器件，还包括：
一对侧壁间隔件，横向设置在所述阴极的外侧壁周围，所述阴极具有在其外侧壁之间测得的第一宽度；
其中，所述可变电阻介电层和所述金属覆盖层都具有在它们各自的外侧壁之间测得的第二宽度，所述第二宽度大于所述第一宽度。
3.根据权利要求2所述的RRAM器件，其中，所述侧壁间隔件包括SiN(氮化硅)。
4.根据权利要求2所述的RRAM器件，其中，所述金属覆盖层的外侧壁与设置在所述阴极下方并且位于所述可变电阻介电层内的导电细丝区域间隔开。
5.根据权利要求2所述的RRAM器件，还包括：
与所述金属覆盖层的外侧壁邻接的氧化区域。
6.根据权利要求2所述的RRAM器件，其中，所述阴极具有与所述侧壁间隔件的相应内侧壁直接邻接的外侧壁而在所述阴极和所述侧壁间隔件之间没有氧化区域，并且所述阴极的外侧壁被设置在接近所述可变电阻介电层的中心区域的位置处。
7.根据权利要求2所述的RRAM器件，其中，所述可变电阻介电层、所述金属覆盖层以及所述阳极的外侧壁基本上相互对齐。
8.根据权利要求1所述的RRAM器件，其中：
所述阴极包括位于TiN(氮化钛)层之上的TaN(氮化钽)层；
所述阳极包括TaN层；
所述可变电阻介电层包括HfOx(氧化铪)；以及
所述金属覆盖层包括Ti(钛)或Ta(钽)或Hf(铪)。
9.一种RRAM器件的阻变式随机存取存储器(RRAM)堆叠件，包括：
底电极，包括TaN；
Ti(钛)金属覆盖层，设置在所述底电极的上方；
HK-HfO(高k的氧化铪)可变电阻介电层，设置在所述Ti金属覆盖层的上方；以及
顶电极，包括位于TiN(氮化钛)层上方的TaN(氮化钽)层。
10.一种用于形成阻变式随机存取存储器(RRAM)堆叠件的方法，包括：
提供包括设置在低k介电层中的金属互连结构的半导体基底表面；
形成具有位于所述金属互连结构之上的开口区域的介电保护层，所述介电保护层的开口区域的侧壁在所述金属互连结构之上终止；
在所述介电保护层之上沉积阳极层，所述阳极层通过所述介电保护层中的开口与所述金属互连结构接触；
在所述阳极层之上沉积金属覆盖层；
在所述金属覆盖层之上沉积可变电阻介电层；以及
在所述可变电阻介电层之上沉积阴极层。
CN201410206669.6A 2014-01-07 2014-05-15 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 Active CN104766925B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461924504P 2014-01-07 2014-01-07
US61/924,504 2014-01-07
US14/196,416 US9385316B2 (en) 2014-01-07 2014-03-04 RRAM retention by depositing Ti capping layer before HK HfO
US14/196,416 2014-03-04

Publications (2)

Publication Number Publication Date
CN104766925A true CN104766925A (zh) 2015-07-08
CN104766925B CN104766925B (zh) 2018-04-20

Family

ID=53495855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410206669.6A Active CN104766925B (zh) 2014-01-07 2014-05-15 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持

Country Status (4)

Country Link
US (1) US9385316B2 (zh)
CN (1) CN104766925B (zh)
DE (1) DE102014119172A1 (zh)
TW (1) TWI573304B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108123031A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110854266A (zh) * 2019-11-27 2020-02-28 上海华力微电子有限公司 阻变存储器及其形成方法
CN110957343A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 集成芯片和形成集成芯片的方法
TWI751442B (zh) * 2018-10-30 2022-01-01 台灣積體電路製造股份有限公司 積體電路晶片及其製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6489480B2 (ja) * 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
US9972779B2 (en) * 2015-12-14 2018-05-15 Winbond Electronics Corp. Resistive random access memory
US10593877B2 (en) 2015-12-14 2020-03-17 Winbond Electronics Corp. Resistive random access memory
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
WO2018004588A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Approaches for fabricating back end of line (beol)-compatible rram devices and the resulting structures
WO2018009154A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices with extended switching layer and methods of fabrication
WO2018056963A1 (en) * 2016-09-21 2018-03-29 Intel Corporation Conductive bridge random access memory (cbram) devices with graded conductivity electrolyte layer
WO2018063320A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer
TWI681541B (zh) * 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
WO2018089936A1 (en) * 2016-11-14 2018-05-17 Rambus Inc. Rram process intergration scheme and cell structure with reduced masking operations
US9954166B1 (en) * 2016-11-28 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory device with a composite top electrode
WO2018101956A1 (en) * 2016-12-02 2018-06-07 Intel Corporation Self-aligned electrode nano-contacts for non-volatile random access memory (ram) bit cells
US10164182B1 (en) * 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
WO2019066851A1 (en) * 2017-09-28 2019-04-04 Intel Corporation RESISTIVE LIVE MEMORY DEVICE AND METHODS OF MANUFACTURE
US10276791B1 (en) * 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10854811B2 (en) * 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
TWI702744B (zh) * 2018-04-30 2020-08-21 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其製造方法
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10916697B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US10720580B2 (en) * 2018-10-22 2020-07-21 Globalfoundries Singapore Pte. Ltd. RRAM device and method of fabrication thereof
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN110635032B (zh) * 2019-09-26 2023-06-13 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法
CN111312895A (zh) * 2020-02-21 2020-06-19 上海华力微电子有限公司 阻变存储器及阻变存储器的制造方法
US11411181B2 (en) 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
CN1744299A (zh) * 2003-12-08 2006-03-08 夏普株式会社 非对称区域存储单元
CN100502082C (zh) * 2005-11-22 2009-06-17 旺宏电子股份有限公司 存储单元器件及其制造方法
CN102347445A (zh) * 2010-07-29 2012-02-08 夏普株式会社 非易失性半导体存储装置
CN102446548A (zh) * 2010-09-30 2012-05-09 夏普株式会社 非易失性半导体存储器设备
CN102576709A (zh) * 2010-08-17 2012-07-11 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102630340A (zh) * 2010-11-12 2012-08-08 松下电器产业株式会社 非易失性半导体存储元件的制造方法
US20120313069A1 (en) * 2011-06-09 2012-12-13 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7169637B2 (en) 2004-07-01 2007-01-30 Sharp Laboratories Of America, Inc. One mask Pt/PCMO/Pt stack etching process for RRAM applications
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US7407858B2 (en) 2006-04-11 2008-08-05 Sharp Laboratories Of America, Inc. Resistance random access memory devices and method of fabrication
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7876597B2 (en) * 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
KR101435001B1 (ko) * 2007-12-20 2014-08-29 삼성전자주식회사 상변화 메모리 및 그 제조 방법
US8445385B2 (en) 2008-04-11 2013-05-21 Sandisk 3D Llc Methods for etching carbon nano-tube films for use in non-volatile memories
US8058871B2 (en) * 2008-07-08 2011-11-15 Magic Technologies, Inc. MTJ based magnetic field sensor with ESD shunt trace
US7795606B2 (en) 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US7965538B2 (en) 2009-07-13 2011-06-21 Seagate Technology Llc Active protection device for resistive random access memory (RRAM) formation
US7940548B2 (en) 2009-07-13 2011-05-10 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
JP2011199035A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US9214628B2 (en) * 2010-12-03 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US8824183B2 (en) * 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
KR20120096332A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 상변화 랜덤 억세스 메모리 소자를 포함하는 임베디드 반도체 장치 및 그 제조 방법
US8921155B2 (en) 2011-04-12 2014-12-30 Freescale Semiconductor, Inc. Resistive random access memory (RAM) cell and method for forming
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US9166163B2 (en) * 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
JP2013084850A (ja) * 2011-10-12 2013-05-09 Elpida Memory Inc 半導体装置及びその製造方法
TW201320079A (zh) * 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US8963114B2 (en) 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
US9007803B2 (en) * 2013-07-09 2015-04-14 GlobalFoundries, Inc. Integrated circuits with programmable electrical connections and methods for fabricating the same
KR102025256B1 (ko) * 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9040952B2 (en) * 2013-10-02 2015-05-26 SK Hynix Inc. Semiconductor device and method of fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
CN1744299A (zh) * 2003-12-08 2006-03-08 夏普株式会社 非对称区域存储单元
CN100502082C (zh) * 2005-11-22 2009-06-17 旺宏电子股份有限公司 存储单元器件及其制造方法
CN102347445A (zh) * 2010-07-29 2012-02-08 夏普株式会社 非易失性半导体存储装置
CN102576709A (zh) * 2010-08-17 2012-07-11 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102446548A (zh) * 2010-09-30 2012-05-09 夏普株式会社 非易失性半导体存储器设备
CN102630340A (zh) * 2010-11-12 2012-08-08 松下电器产业株式会社 非易失性半导体存储元件的制造方法
US20120313069A1 (en) * 2011-06-09 2012-12-13 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H.-S.PHILIP WONG ET AL.: "Metal-Oxide RRAM", 《PROCEEDING OF THE IEEE》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108123031A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109560194B (zh) * 2017-09-25 2023-04-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110957343A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 集成芯片和形成集成芯片的方法
TWI751442B (zh) * 2018-10-30 2022-01-01 台灣積體電路製造股份有限公司 積體電路晶片及其製造方法
CN110854266A (zh) * 2019-11-27 2020-02-28 上海华力微电子有限公司 阻变存储器及其形成方法

Also Published As

Publication number Publication date
TWI573304B (zh) 2017-03-01
US9385316B2 (en) 2016-07-05
DE102014119172A1 (de) 2015-07-09
US20150194602A1 (en) 2015-07-09
CN104766925B (zh) 2018-04-20
TW201539816A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
CN104766925A (zh) 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN107221545B (zh) 三维电阻式存储器及其制造方法
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
US10211257B2 (en) High density resistive random access memory (RRAM)
KR101052875B1 (ko) 저항성 램 소자의 제조방법
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
US9331124B2 (en) Variable resistance memory device and method of manufacturing the same
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
CN104900804A (zh) 具有导电蚀刻停止层的rram单元结构
US8916847B2 (en) Variable resistance memory device and method for fabricating the same
US9054304B2 (en) Resistive memory device capable of preventing disturbance and method for manufacturing the same
US11632888B2 (en) RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same
US8779405B2 (en) Field focusing features in a ReRAM cell
KR101860946B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
US9114980B2 (en) Field focusing features in a ReRAM cell
KR101133392B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
CN110176471A (zh) 交叉点阵列器件及其制造方法
KR20060122268A (ko) 상변환 기억 소자 및 그의 제조방법
US9583706B2 (en) Semiconductor apparatus and method for fabricating the same
CN117835699A (zh) 电阻式存储器装置以及其制作方法
CN114583047A (zh) 存储器器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant