CN110854266A - 阻变存储器及其形成方法 - Google Patents

阻变存储器及其形成方法 Download PDF

Info

Publication number
CN110854266A
CN110854266A CN201911183890.3A CN201911183890A CN110854266A CN 110854266 A CN110854266 A CN 110854266A CN 201911183890 A CN201911183890 A CN 201911183890A CN 110854266 A CN110854266 A CN 110854266A
Authority
CN
China
Prior art keywords
layer
bottom electrode
random access
forming
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911183890.3A
Other languages
English (en)
Inventor
田伟思
邹荣
官郭沁
王奇伟
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911183890.3A priority Critical patent/CN110854266A/zh
Publication of CN110854266A publication Critical patent/CN110854266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种阻变存储器及其形成方法，在本发明提供的阻变存储器及其形成方法中，通过在所述底部电极表面形成插层以避免对阻变材料层造成过氧化，从而提高器件的可靠性，以及使所述阻变材料层通过所述插层与所述底部电极连接以提高器件的可靠性。

Description

阻变存储器及其形成方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种阻变存储器及其形成方法。
背景技术
随着逻辑工艺的进一步微缩，特别是进入40nm工艺节点后，现有的带电可擦写可编程读写存储器(EEPROM)或者或非(NOR)闪存(FLASH)与以高介电常数栅介质层加金属栅(HKMG)结构和鳍式场效应晶体管(FinFET)为代表的先进逻辑工艺的集成难度进一步增大，其高昂的制造成本以及退化的器件性能无法为实际应用所接受，微缩化遇到瓶颈，使得国际上对NOR FLASH的研发长期停留在了55nm节点；另一方面，嵌入式应用对于功耗非常敏感，传统的嵌入式Flash擦写电压高达10V以上，且不能随工艺节点的微缩而降低，需要有额外的高压电路模块，因此限制了其在低功耗场合的应用。
阻变存储器(RRAM)是一种新型的存储技术，具有简单的两端结构，其工作机理是，在外加电压的作用下，器件通过形成和断裂导电通道，实现高阻态和低阻态间的可逆转变，从而用来存储数据。它具有可微缩性好，易三维堆叠等特点，国际半导体技术路线图指出，阻变存储器是最具商业化潜力的新型存储技术之一。阻变存储器的阻变材料包括氧化钽，氧化钽中具有两种导电性不同的氧化物，使得阻变存储器件的耐久性好，但在阻变存储器中，由于导电细丝的形成与断裂存在一定的随机性，使得器件一致性较差。在阻变材料的氧化制备过程中，容易出现过氧化，导致与阻变材料连接的材料层也会被氧化，使得阻变存储器件在使阻变材料产生第一次阻态变化的加压操作过程中，会产生两次阻态变化(Forming)的现象。存在会降低器件的可靠性的问题，以及阻变材料层存在与底部电极结合不紧密的问题。
发明内容
本发明的目的在于提供一种阻变存储器及其形成方法，以避免阻变存储器在加工过程中的过氧化而引起的器件可靠性能低的问题。
为解决上述技术问题，本发明提供一种阻变存储器的形成方法，包括：
提供衬底，所述衬底中形成有底部电极，并且所述底部电极的表面露出于所述衬底表面；
在所述底部电极的表面形成插层；
在所述插层的表面形成电阻转变层；
在所述电阻转变层的表面形成顶部电极。
可选的，在所述的阻变存储器的形成方法中，通过沉积的方法在所述底部电极的表面形成所述插层。
可选的，在所述的阻变存储器的形成方法中，所述插层的材料与所述底部电极的材料相同。
可选的，在所述的阻变存储器的形成方法中，所述插层和所述底部电极的材料为氮化钽。
可选的，在所述的阻变存储器的形成方法中，所述电阻转变层包括阻变材料层和位于所述阻变材料层上的阻挡层，所述阻变材料层覆盖所述插层的表面。
可选的，在所述的阻变存储器的形成方法中，所述阻变材料层的材料为氧化钽。
可选的，在所述的阻变存储器的形成方法中，所述阻挡层的材料为钽。
可选的，在所述的阻变存储器的形成方法中，所述阻变存储器的形成方法还包括：在所述底部电极的表面形成插层之前，对所述底部电极进行还原处理。
基于同一构思，本发明还提供一种阻变存储器的结构，所述阻变存储器包括：
衬底，所述半导体衬底中形成有底部电极；
所述底部电极上形成有插层；
所述插层上形成有电阻转变层；
所述电阻转变层上形成有顶部电极。
可选的，在所述的阻变存储器的结构中，所述电阻转变层包括覆盖所述插层的阻变材料层和覆盖所述阻变材料层的阻挡层。
在本发明提供的阻变存储器及其形成方法中，通过在所述底部电极表面形成插层以避免阻变材料层造成过氧化，从而提高器件的可靠性，以及使所述阻变材料层通过所述插层与所述底部电极连接以提高器件的可靠性。
附图说明
图1是本发明实施例提供的阻变存储器的形成方法的流程示意图；
图2是本发明实施例提供的阻变存储器的结构示意图；
其中，附图标记如下：
110-衬底；120-底部电极；130-插层；140-电阻转变层；141-阻变材料层；142-阻挡层；150-顶部电极。
具体实施方式
以下结合附图和具体实施例对本发明提出的阻变存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种阻变存储器及其形成方法，在本发明提供的阻变存储器及其形成方法中，通过在所述底部电极表面形成插层以避免阻变材料层造成过氧化，从而提高器件的可靠性，以及使所述阻变材料层通过所述插层与所述底部电极连接以提高器件的可靠性。
请参考图1，其为本发明实施例提供的阻变存储器的形成方法的流程示意图。如图1所示，本发明提供一种阻变存储器的形成方法，包括以下步骤：
步骤S1：提供衬底，所述衬底中形成有底部电极，并且所述底部电极的表面露出于所述衬底表面；
步骤S2：在所述底部电极的表面形成插层；
步骤S3：在所述插层的表面形成电阻转变层；
步骤S4：在所述电阻转变层的表面形成顶部电极。
接着，请具体参考图2，其为本发明实施例提供的阻变存储器的结构示意图。如图2所示，在步骤S1中，提供衬底110，所述衬底中形成有底部电极120，并且所述底部电极120的表面露出于所述衬底110的表面。在本申请实施例中，所述底部电极120的表面与所述衬底110的表面齐平。具体的，所述衬底110的表面可以形成一开口，所述底部电极110位于所述开口中。在所述衬底110中形成开口后，进行底部电极材料的填充，然后进行平坦化工艺和/或回蚀工艺以去除开口外部多余的底部电极材料，以形成所述底部电极110。优选的，所述底部电极120的材料为氮化钽(TaN)，所述衬底110的材料可以为低介电常数材料(Low-k)、二氧化硅、氮化硅和氮氧化硅中的其中一种或者多种组合。
在步骤S2中，可以通过沉积的方法在所述底部电极110的表面形成所述插层130，具体的，可以通过物理气相沉积的方法，在所述底部电极110的表面沉积材料以形成所述插层130。通过所述插层130的过渡，能够保护所述底部电极120，避免所述阻变材料层造成过氧化。本发明实施例优选的，在所述底部电极110的表面沉积氮化钽(TaN)以形成所述插层130，以使所述插层130具有较高的耐氧化性，不易氧化。由此，能够避免所述阻变存储器在氧化工艺过程中的过氧化。进一步的，所述插层130的材料与所述底部电极120的材料相同，以使所述插层130与所述底部电极120能够紧密结合，从而提高器件的性能。
在步骤S3中，在所述插层的表面形成电阻转变层140；其中，所述电阻转变层140包括阻变材料层141和位于所述阻变材料层141上的阻挡层142；优选的，所述阻变材料层141采用的材料为氧化钽，所述阻挡层142的材料为钽(Ta)，能够使所述阻变材料层141具有较强的抗腐蚀性，以避免在后续工艺中的刻蚀伤害。具体的，所述氧化钽中的氧为通过氧离子注入工艺注入到钽层中，通过所述氧离子注入工艺使所述氧化钽层具有氧的深度和浓度被控制的结构。氧的深度通过所述氧离子注入的注入能量控制，氧的浓度通过所述氧离子注入的注入浓度控制，通过对氧的深度和浓度的控制改善所述阻变存储器的性能。具体的，在本发明提供的实施例中，所述电阻转变层140形成的方法包括，进行氧离子注入将氧注入到钽材料层中以形成氧化钽层，从而形成阻变材料层141，由位于所述阻变材料层141表面的未注入氧的钽层142形成所述阻挡层142。
在步骤S4中，在所述电阻转变层140的表面形成顶部电极150，所述电阻转变层140和所述顶部电极150形成叠加结构，所述顶部电极150与所述阻挡层142连接。优选的，所述顶部电极150所采用的材料是氮化钛(TiN)。
在本发明的实施例中，所述阻变存储器的形成方法还包括：在所述底部电极120的表面形成所述插层130之前，对所述底部电极120进行还原处理，以利于所述底部电极与后续形成的所述插层能够紧密结合，以及避免所述阻变存储器在后续的氧化工艺中造成所述底部电极120的氧化，从而提高所述阻变存储器的性能。优选的，可以采用氢气对所述底部电极120进行还原处理。
请继续参考图2，基于同一发明构思，本发明还提供一种阻变存储器，所述阻变存储器包括：衬底110，所述衬底110中形成有底部电极120；可选的，所述衬底由金属材料和介质材料组成，或者所述衬底中形成有金属层，在所述金属层的两侧和底部形成有介质层，所述介质层用于隔离衬底中的金属层；优选的，所述金属材料可以采用铜材料。
在所述底部电极110上形成有插层130，所述插层130覆盖所述底部电极10的表面或者所述插层130与所述底部电极110连接。在本发明的实施例中，优选的，可以采用沉积的工艺在所述底部电极110的表面沉积材料以形成所述插层130。具体的，可以在所述底部电极110的表面沉积氮化钽(TaN)以形成所述插层130，采用所述氮化钽(TaN)材料形成的所述插层130，具有较高的耐氧化性，不易氧化。因此，能够避免所述阻变存储器在氧化工艺中的过氧化。优选的，在本发明提供的实施例中，所述插层130与所述底部电极120采用的材料相同，以增加所述插层130与所述底部电极120之间的紧密连接。
所述插层130上形成有电阻转变层140；所述电阻转变层140包括覆盖所述插层130的阻变材料层141和覆盖所述阻变材料层的阻挡层142。优选的，所述阻变材料层141的材料为氧化钽，所述阻挡层142的材料为钽。
所述电阻转变层140上形成有顶部电极150。
综上可见，在本发明提供的阻变存储器及其形成方法中，通过在所述底部电极表面形成插层以避免阻变材料层造成过氧化，从而提高器件的可靠性，以及使所述阻变材料层通过所述插层与所述底部电极连接以提高器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种阻变存储器的形成方法，其特征在于，所述方法包括：
提供衬底，所述衬底中形成有底部电极，并且所述底部电极的表面露出于所述衬底表面；
在所述底部电极的表面形成插层；
在所述插层的表面形成电阻转变层；以及，
在所述电阻转变层的表面形成顶部电极。
2.如权利要求1所述的阻变存储器的形成方法，其特征在于，通过沉积的方法在所述底部电极的表面形成所述插层。
3.如权利要求1所述的阻变存储器的形成方法，其特征在于，所述插层的材料与所述底部电极的材料相同。
4.如权利要求3所述的阻变存储器的形成方法，其特征在于，所述插层和所述底部电极的材料为氮化钽。
5.如权利要求1所述的阻变存储器的形成方法，其特征在于，所述电阻转变层包括阻变材料层和位于所述阻变材料层上的阻挡层，所述阻变材料层覆盖所述插层的表面。
6.如权利要求5所述的阻变存储器的形成方法，其特征在于，所述阻变材料层的材料为氧化钽。
7.如权利要求5所述的阻变存储器的形成方法，其特征在于，所述阻挡层的材料为钽。
8.如权利要求1所述的阻变存储器的形成方法，其特征在于，所述阻变存储器的形成方法还包括：在所述底部电极的表面形成插层之前，对所述底部电极进行还原处理。
9.一种阻变存储器，其特征在于，所述阻变存储器包括：
衬底，所述衬底中形成有底部电极；
所述底部电极上形成有插层；
所述插层上形成有电阻转变层；
所述电阻转变层上形成有顶部电极。
10.如权利要求9所述的阻变存储器，其特征在于，所述电阻转变层包括覆盖所述插层的阻变材料层和覆盖所述阻变材料层的阻挡层。
CN201911183890.3A 2019-11-27 2019-11-27 阻变存储器及其形成方法 Pending CN110854266A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911183890.3A CN110854266A (zh) 2019-11-27 2019-11-27 阻变存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911183890.3A CN110854266A (zh) 2019-11-27 2019-11-27 阻变存储器及其形成方法

Publications (1)

Publication Number Publication Date
CN110854266A true CN110854266A (zh) 2020-02-28

Family

ID=69605313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911183890.3A Pending CN110854266A (zh) 2019-11-27 2019-11-27 阻变存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN110854266A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854267A (zh) * 2019-12-09 2020-02-28 上海华力微电子有限公司 阻变存储器及其制造方法
CN113363380A (zh) * 2021-05-28 2021-09-07 上海华力微电子有限公司 阻变存储器及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246494A (ja) * 1996-03-01 1997-09-19 Texas Instr Japan Ltd 誘電体キャパシタと誘電体メモリ装置、及びこれらの製造方法
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN109119532A (zh) * 2017-06-26 2019-01-01 台湾积体电路制造股份有限公司 电阻式随机存取存储器装置
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
CN110459676A (zh) * 2019-08-29 2019-11-15 上海华力微电子有限公司 阻变存储器的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246494A (ja) * 1996-03-01 1997-09-19 Texas Instr Japan Ltd 誘電体キャパシタと誘電体メモリ装置、及びこれらの製造方法
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN109119532A (zh) * 2017-06-26 2019-01-01 台湾积体电路制造股份有限公司 电阻式随机存取存储器装置
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
CN110459676A (zh) * 2019-08-29 2019-11-15 上海华力微电子有限公司 阻变存储器的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854267A (zh) * 2019-12-09 2020-02-28 上海华力微电子有限公司 阻变存储器及其制造方法
CN110854267B (zh) * 2019-12-09 2023-09-22 上海华力微电子有限公司 阻变存储器及其制造方法
CN113363380A (zh) * 2021-05-28 2021-09-07 上海华力微电子有限公司 阻变存储器及其形成方法

Similar Documents

Publication Publication Date Title
CN103247632B (zh) 半导体器件及其制造方法
TWI573304B (zh) 電阻式隨機存取記憶體裝置及電阻式隨機存取記憶體堆疊之形成方法
US11502254B2 (en) Resistive random access memory device and methods of fabrication
CN110957343B (zh) 集成芯片和形成集成芯片的方法
CN102484113B (zh) 半导体存储装置及其制造方法
CN102484114B (zh) 非易失性半导体存储装置及其制造方法
US20160064664A1 (en) High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)
TWI453896B (zh) 電阻式記憶胞及其操作方法，以及電阻式記憶體及其操作方法與製造方法
TW201742235A (zh) 鐵電裝置及形成鐵電裝置之方法
US8673692B2 (en) Charging controlled RRAM device, and methods of making same
US20080247215A1 (en) Resistive switching element
US10276636B2 (en) Electronic device and method for fabricating the same
US20150249204A1 (en) Electronic device and method for fabricating the same
CN105097864B (zh) 具电阻性元件的非易失性存储器与其制作方法
US11716913B2 (en) Data storage structure for improving memory cell reliability
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
CN110854266A (zh) 阻变存储器及其形成方法
US9209391B2 (en) Electronic memory device having an electrode made of a soluble material
US20220059580A1 (en) Data storage element and manufacturing method thereof
US10811602B2 (en) Tungsten oxide RRAM with barrier free structure
CN1992233A (zh) 具有垂直分裂栅结构的闪存装置及其制造方法
KR101050781B1 (ko) 상변화 기억 소자 및 그의 제조방법
CN105702630B (zh) 半导体结构及其形成方法
CN103943775A (zh) 电阻式存储元件
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination