TW201742235A - 鐵電裝置及形成鐵電裝置之方法 - Google Patents

鐵電裝置及形成鐵電裝置之方法 Download PDF

Info

Publication number
TW201742235A
TW201742235A TW106103645A TW106103645A TW201742235A TW 201742235 A TW201742235 A TW 201742235A TW 106103645 A TW106103645 A TW 106103645A TW 106103645 A TW106103645 A TW 106103645A TW 201742235 A TW201742235 A TW 201742235A
Authority
TW
Taiwan
Prior art keywords
ferroelectric
electrode
semiconductor
oxide
semiconductor material
Prior art date
Application number
TW106103645A
Other languages
English (en)
Other versions
TWI661538B (zh
Inventor
亞許尼塔 A 查文
拉瑪納生 甘地
貝絲 R 曲克
杜拉 維斯哈克 尼爾摩 拉瑪斯瓦米
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201742235A publication Critical patent/TW201742235A/zh
Application granted granted Critical
Publication of TWI661538B publication Critical patent/TWI661538B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

某些實施例包含一種鐵電裝置,該鐵電裝置包括毗鄰一電極之鐵電材料。該裝置包含沿著該鐵電材料最接近該電極之一表面之一含半導體材料區域。與該鐵電材料之一其餘部分相比,該含半導體材料區域具有一較高半導體材料濃度。舉例而言,該裝置可為一電晶體或一電容器。該裝置可併入至一記憶體陣列中。某些實施例包含一種形成一鐵電電容器之方法。在一第一電極上方形成一含氧化物鐵電材料。在該含氧化物鐵電材料上方形成一第二電極。毗鄰該第二電極而形成該含氧化物鐵電材料之一富半導體材料部分。

Description

鐵電裝置及形成鐵電裝置之方法
鐵電裝置(例如,電容器及電晶體)及形成鐵電裝置之方法。
記憶體係一種類型之積體電路,且用於電腦系統中以供儲存資料。記憶體可製作於個別記憶體單元之一或多個陣列中。可使用數位線(其亦可被稱為位元元線、資料線、感測線或資料/感測線)及存取線(其亦可被稱為字線)來對記憶體單元進行寫入或讀取。該等數位線可沿著陣列之各行以導電方式將記憶體單元互連,且該等存取線可沿著陣列之各列以導電方式將記憶體單元互連。可透過一數位線及一存取線之組合而將每一記憶體單元唯一地定址。 記憶體單元可為揮發性的或非揮發性的。非揮發性記憶體單元可儲存資料達延長之時間段(包含當電腦被關斷時)。揮發性記憶體消散且因此在諸多例項中需要每秒多次地進行再新/重新寫入。無論如何,記憶體單元經組態以按照至少兩種不同可選擇狀態來留存或儲存記憶體。在一個二進位元系統中,該等狀態被視為一「0」或一「1」。在其他系統中,至少某些個別記憶體單元可經組態以儲存兩個以上位準或狀態之資訊。 一電容器係可用於一記憶體單元中的一種類型之電子元件。一電容器具有兩個藉由電絕緣材料而分離之電導體。能量(如一電場)可以靜電方式儲存於此材料內。一種類型之電容器係一鐵電電容器,該鐵電電容器具有作為絕緣材料之至少部分之鐵電材料。鐵電材料藉由具有兩個穩定極化狀態而表徵且藉此可包括一記憶體單元之可程式化材料。鐵電材料之極化狀態可藉由施加適合程式化電壓而改變並在移除該程式化電壓之後(至少達一時間)保持。每一極化狀態具有一彼此不同的儲存電荷之電容,且理想地,該電容可用以在不反轉該極化狀態之情況下寫入(亦即,儲存)並讀取一記憶體狀態,直至期望此極化狀態被反轉為止。較不合意地係,在某些具有鐵電電容器之記憶體中,讀取記憶體狀態之行為可使極化反轉。因此,在判定極化狀態之後,旋即傳導記憶體單元之一重新寫入以在其判定之後立即使該記憶體單元進入預讀取狀態。無論如何,由於形成一鐵電電容器之一部分之鐵電材料之雙穩態特性,因此理想地併入該電容器之一記憶體單元係非揮發性的。一種類型之記憶體單元具有與一鐵電電容器串聯地電耦合之一選擇裝置。 一場效應電晶體係可用於一記憶體單元中的另一類型之電子元件。此等電晶體包括其間具有一半導電通道區域之一對導電源極/汲極區域。一導電閘極毗鄰該通道區域且藉由一薄閘極絕緣體材料而與該通道區域分離。將一適合電壓施加至閘極允許電流自源極/汲極區域中之一者穿過通道區域而流動至另一者。當將該電壓自該閘極移除時,在很大程度上防止電流流動穿過該通道區域。場效應電晶體亦可包含額外結構,舉例而言,作為閘極構造之一部分之可逆可程式化電荷儲存區域。除場效應電晶體(舉例而言,雙極電晶體)之外的電晶體可另外或交替地用於記憶體單元中。 電晶體之一種類型係其中閘極構造之至少某些部分包括鐵電材料之一鐵電場效應電晶體(FeFET)。此外,此等材料藉由兩個穩定極化狀態表徵。場效應電晶體中之此等不同狀態可藉由針對電晶體之不同臨限值電壓(Vt)而表徵或藉由針對一選定操作電壓之不同通道導電性而表徵。可藉由施加適合程式化電壓而改變鐵電材料之極化狀態,且此導致高通道電導率或低通道電導率中之一者。由鐵電極化狀態調用之高電導率及低電導率在移除程式化閘極電壓之後(至少達一時間)保持。可藉由施加並不干擾鐵電極化之一小汲極電壓而讀取通道電導率之狀態。 電容器及電晶體可用於除記憶體電路之外的電路中。除鐵電電容器及電晶體外或除鐵電電容器及電晶體以外,亦可在積體電路中利用其他類型之鐵電裝置。
某些實施例包含鐵電裝置,該等鐵電裝置具有毗鄰一電極之鐵電材料;且包括沿著最接近該電極的該鐵電材料之一表面之一含半導體材料區域。該鐵電材料可為電絕緣的。與該鐵電材料之一其餘部分相比,該含半導體材料區域具有一較高半導體材料濃度。該等鐵電裝置可為(舉例而言)鐵電電容器、鐵電電晶體等。 參考圖1、圖1A及圖1B而闡述實例性裝置。 參考圖1,圖解說明一鐵電裝置10之一部分。裝置10包括位元於鐵電材料16上方之一電極14。該鐵電材料可包括一或多種氧化物,且可在裝置10之製作期間發生之一問題係氧空位可沿著電極14與鐵電材料16之間的一介面而被引入。此等氧空位可(舉例而言)由於在於鐵電材料上方形成電極14期間引入之缺陷而產生。在某些實施例中,沿著鐵電材料16之一上部區域提供一富半導體區域18。該富半導體區域可包括(舉例而言)矽、鍺等中之一或多者。用一虛線19圖解性地圖解說明該富半導體區域之一下部邊界。在某些實施例中,該富半導體區域可為極薄的;且可藉由自電極14向下擴散半導體材料或使半導體材料擴散穿過電極14 (如在圖2及圖4之實例性方法中所闡述)或者自一含半導體層向下擴散半導體材料(如在圖3之一實例性方法中所闡述)而形成。鐵電材料16可為電絕緣的。 在某些實施例中,富半導體區域18可被視為沿著鐵電材料16最接近電極14之一表面之一含半導體材料區域。 富半導體區域可減輕與鐵電材料之上部區域中之氧空位相關聯之缺陷,且可藉此相對於缺少富半導體區域之常見裝置而改良鐵電裝置10之效能。對該等缺陷之此減輕可藉由將半導體引入至空位中及/或穿過其他機構而發生。鐵電裝置10相對於常見裝置之經改良效能可由經改良殘留極化作用、經改良耐久性、經改良印存/留存性等中之一或多者表明。 電極14包括電極材料20。此電極材料可為任何適合材料;且在某些實施例中可包括選自由W、WN、TiN、TiCN、TiAlN、TiAlCN、Ti-W、Ru-TiN、TiOCN、RuO、RuTiON、TaN、TaAlN、TaON及TaOCN等組成之群組之一或多種材料,或基本上由該一或多種材料組成,或係由該一或多種材料組成,其中該等分子式指示主要成分而非特定化學計量。該電極材料可包含基本金屬、兩個或兩個以上基本金屬之合金、導電金屬化合物及/或任何其他適合材料。儘管該電極經圖解說明以包括一單個均質材料,但在其他實施例中,該電極可包括兩種或兩種以上離散單獨材料。 鐵電材料16可為任何適合材料。在某些實施例中,鐵電材料16可包括選自由過渡金屬氧化物、鋯、氧化鋯、鉿、氧化鉿、鈦酸鉛鋯、氧化鉭及鈦酸鋇鍶組成之群組之一或多種材料,或基本上由該一或多種材料組成,或係由該一或多種材料組成;且該鐵電材料中含有包括矽、鋁、鑭、釔、鉺、鈣、鎂、鈮、鍶及一稀土元素中之一或多者之摻雜劑。儘管鐵電材料經圖解說明以包括一單個均質材料,但在其他實施例中,該鐵電材料可包括兩種或兩種以上離散單獨材料。 裝置10可對應於若干個鐵電裝置中之任一者。圖1A及圖1B分別圖解說明一實例性鐵電電容器10a及一實例性鐵電電晶體10b,包括上文參考圖1之裝置10而闡述之各種區域。 參考圖1A,鐵電電容器10a包括位於鐵電材料16之一側上之電極14及位於該鐵電材料之另一側上之另一電極22。電極22及14可分別被稱為第一電極及第二電極。 電極22包括電極材料24。此電極材料可包括上文相對於電極14之電極材料20而闡述之組合物中之任一者。在某些實施例中,電極22及14可包括彼此相同之組合物,且在其他實施例中,可包括相對於彼此不同之組合物。 在所圖解說明之實施例中,一富半導體區域18係僅沿著與電極14及22中之一者之一介面的,而非沿著與該等電極中之每一者之介面皆存在富半導體區域。然而,可在一特定應用期望之情況下沿著電極22及14中之兩者形成富半導體區域。 參考圖1B,鐵電電晶體10b包括作為位元於鐵電材料16上面之電極14 (如一閘極),且包括位於該鐵電材料下面之半導體材料26。電極材料20可被視為閘極材料,且在某些實施例中,該閘極材料可為相對於圖1B之剖面向頁面內外延伸之一字線之一區域。 源極/汲極區域28及30延伸至位於鐵電材料之相對側上之半導體材料26中,且一通道區域32在該鐵電材料下方且在該等源極/汲極區域之間延伸。一單獨閘極介電質並未在鐵電材料16與通道區域32之間進行展示,但可在特定應用期望之情況下提供此單獨閘極介電質。 半導體材料26可包括任何適合材料,且在某些實施例中可包括單晶矽。源極/汲極區域28及30可為延伸至半導體材料26中的經導電摻雜之區域。 在某些實施例中,材料26可被視為支撐鐵電電晶體10b之一半導體基板。圖1A之鐵電電容器10a亦可由一半導體基板(圖1A中未展示)支撐。術語「半導體基板」意指包括半導電材料之任何構造,該等半導電材料包含(但並不限於)諸如一半導電晶圓之塊體半導電材料(單獨的或者處於包括其他材料之組合件中)以及半導電材料層(單獨的或者處於包括其他材料之組合件中)。術語「基板」係指任何支撐結構,包含(但並不限於)上文所闡述之半導體基板。在某些應用中,一半導體基板可含有與積體電路製作相關聯之一或多種材料。此等材料可包含(舉例而言)耐火金屬材料、障壁材料、擴散材料、絕緣體材料等中之一或多者。 某些實施例包含形成鐵電裝置之方法。參考圖2至圖4而闡述形成鐵電電容器之實例性方法。可利用對此等方法之修改來形成其他鐵電裝置,舉例而言,諸如鐵電電晶體。 參考圖2,一電容器構造10c包括位於一對相對電極22與14之間的鐵電材料16。頂部電極14經展示以包括穿過其分散之半導體材料,其中此經分散半導體材料係藉由點畫而圖解性地圖解說明。舉例而言,電極14可包括基本上由含有鈦、矽、鎢、鉿、鉭、釕及氮中之一或多者之一組合物組成或由該組合物組成。此組合物可由(舉例而言)化學式TiSiN、WSiN、HfSiN、WSi、TaSiN、RuSi中之一或多者來表示,其中該等分子式指示組合物之主要成分,而非指示特定化學計量。 鐵電材料可為一含氧材料;且可(舉例而言)包括上文參考圖1而闡述之組合物中之一或多者。舉例而言,在某些實施例中,含氧化物鐵電材料可包括基本上由氧化鉿及氧化鋯中之一者或兩者組成或由氧化鉿及氧化鋯中之一者或兩者組成;適當地經摻雜以具有所要鐵電性質。該含氧化物鐵電材料可為電絕緣的。 將構造10c轉換成包括富半導體區域18之一構造10d,如用箭頭31圖解性地圖解說明。此轉換可包括熱處理或其他適當處理以致使半導體材料自電極14遷移至鐵電材料16之一上部部分中且藉此將此上部部分轉換成富半導體區域18。在其中上部電極14包括TiSiN、WSiN、HfSiN、WSi、TaSiN或RuSi之實施例中,且富半導體區域18富集有矽。在其他實施例中,上部電極可包括其他半導體材料;舉例而言,諸如鍺或鍺與矽之一組合。在此等其他實施例中,富半導體區域可富集有矽、鍺或其他適合半導體材料中之一或多者。 由箭頭31指示之轉換可隨著於形成電極14之後發生之一處理(舉例而言,熱處理)而發生,如所圖解說明。另一選擇係,此轉換可在形成電極14期間發生。舉例而言,電極14可沈積有包括半導體材料之一混合物,且在此沈積期間半導體材料中之某些半導體材料可擴散至鐵電材料16之一上部部分中以形成富半導體區域18。 在某些實施例中,圖2之構造10d可被視為包括位於一對電極22與14之間的一含氧化物鐵電材料16,並包括毗鄰電極14且直接抵靠電極14的該含氧化物鐵電材料之一富半導體材料部分。此富半導體材料部分可包括任何適合半導體材料;且在某些實施例中可包括矽及鍺中之一者或兩者。在某些實例性實施例中,區域18可為鐵電材料之一富矽區域,且電極14可包括金屬及矽。在某些實例性實施例中,電極14可包括鈦及矽;且在某些實例性實施例中,可包括鈦、矽及氮。在某些實例性實施例中,電極14可包括釕及矽;鉭及矽;鉭、氮及矽;或矽與上文參考圖1而闡述之電極材料之任何其他組合。 參考圖3,一電容器構造10e包括位於一對相對電極22及14之間的鐵電材料16,且包括位於頂部電極14與鐵電材料16之間的一層半導體材料40。 藉由點畫而圖解性地圖解說明層40內之半導體材料。此半導體材料可包括任何適合半導體材料;且在某些實施例中可包括矽及鍺中之一者或兩者。 層40可為極薄的,且在某些實施例中可具有自約一個單層至小於或等於約100Å之一範圍內之一厚度。可藉助任何適合處理而形成此層,包含(舉例而言)原子層沈積、化學汽相沈積等。在某些實施例中,藉由以下各項而形成構造10e:在電極22上方沈積鐵電材料16;然後在鐵電材料16上方沈積含半導體層40;及最終在層40上方沈積電極14之材料。 鐵電材料可為一含氧材料;且可(舉例而言)包括上文參考圖1而闡述之組合物中之一或多者。舉例而言,在某些實施例中,含氧化物鐵電材料可包括基本上由氧化鉿及氧化鋯中之一者或兩者組成或由氧化鉿及氧化鋯中之一者或兩者組成;適當地經摻雜以具有所要鐵電性質。 將構造10e轉換成包括富半導體區域18之一構造10f,如藉助箭頭33所圖解性地圖解說明。此轉換可包括熱處理或其他適當處理以致使半導體材料自層40遷移至鐵電材料16之一上部部分中且藉此將此上部部分轉換成富半導體區域18。在某些實施例中,層40可包括矽及鍺中之一者或兩者,且富半導體區域18可因此富集有矽及鍺中之一者或兩者。 由箭頭33指示之轉換可隨著於形成層40及電極14之後發生之一處理(舉例而言,熱處理)而發生,如所圖解說明。另一選擇係,此轉換可在形成層40期間及/或在形成電極14期間發生;或可在形成層40之後且在形成電極14之前發生。 在某些實施例中,圖3之構造10f可被視為包括位於一鐵電材料16與一電極14之間的一含半導體層40,且包括沿著此層之一富半導體材料部分18。此富半導體材料部分可包括任何適合半導體材料;且在某些實施例中可包括矽及鍺中之一者或兩者。層40可包括任何適合厚度,舉例而言,諸如自約一個單層至小於或等於約30Å之一範圍內之一厚度。在某些實例性實施例中,區域18可為鐵電材料之一富矽區域,且層40可包括基本上由矽組成或由矽組成。在某些實例性實施例中,電極14可包括金屬、金屬氮化物、鈦、氮化鈦、釕、鉭、氮化鉭或上文參考圖1而闡述之電極材料中之任何其他電極材料。 儘管圖3之構造10f經展示為包括位元於富半導體區域18上方之層40,但在其他實施例中,層40之一整體可經消耗以形成富半導體區域18使得並無原始層40保留於構造10f中。 參考圖4,一電容器構造10g包括位於一對相對電極22及14之間的鐵電材料16,且包括位於頂部電極14與鐵電材料16相對之一側上的一層半導體材料42。 藉由點畫而圖解性地圖解說明層42內之半導體材料。此半導體材料可包括任何適合半導體材料;且在某些實施例中可包括矽及鍺中之一者或兩者。 層42可為任何適合厚度,且在某些實施例中可具有自約5Å至小於或等於約500Å或者自約5Å至小於或等於約30Å之一範圍內之一厚度。可藉助任何適合處理而形成此層,包含(舉例而言)原子層沈積、化學汽相沈積等。在某些實施例中,藉由以下各項而形成構造10g:在電極22上方沈積鐵電材料16;然後在材料16上方沈積電極14之材料;及最終在電極14上方沈積含半導體層42。 鐵電材料可為一含氧材料;且可(舉例而言)包括上文參考圖1而闡述之組合物中之一或多者。舉例而言,在某些實施例中,含氧化物鐵電材料可包括基本上由氧化鉿及氧化鋯中之一者或兩者組成或由氧化鉿及氧化鋯中之一者或兩者組成;適當地經摻雜以具有所要鐵電性質。 將構造10g轉換成包括富半導體區域18之一構造10h,如用箭頭35圖解性地圖解說明。此轉換可包括熱處理或其他適當處理以致使半導體材料自層42遷移穿過電極14且遷移至鐵電材料16之一上部部分中。此藉此將材料16之此上部部分轉換成富半導體區域18。在某些實施例中,層42可包括矽及鍺中之一者或兩者,且富半導體區域18可因此富集有矽及鍺中之一者或兩者。 半導體材料自層42遷移穿過電極14致使半導體材料將分散穿過電極14。在某些實施例中,電極14可在構造10g中由金屬氮化物(舉例而言,氮化鈦)組成,且可在構造10h中包括矽、金屬及氮(舉例而言,可為TiSiN、WSiN、HfSiN、WSi、TaSiN、RuSi等,其中該等分子式指示成分且並非特定化學計量)。電極14可保持相對薄的以使半導體材料能夠自層42全部擴散至鐵電材料16,且在某些實施例中可具有自約5Å至約100Å之一範圍內之一厚度。電極材料之厚度可多少取決於電極材料之密度,其中雖然仍能夠使半導體材料之所要擴散穿過電極材料,但與比緻密電極材料相比,較不緻密之電極材料係適合為較厚的。 藉由箭頭35指示之轉換可隨著在形成層42之後發生之一處理(舉例而言,熱處理)而發生,如所圖解說明。另一選擇係,此轉換可在形成層42期間發生。 在某些實施例中,圖4之構造10h可被視為包括位於電極14相對於鐵電材料16之一相對側上之一含半導體材料層42,包括分散穿過電極14的層42之半導體材料,且包括位於電極14與鐵電材料16之其餘部分之間的一富半導體材料部分18內的層42之半導體材料。層42之半導體材料可包括任何適合半導體材料;且在某些實施例中可包括矽及鍺中之一者或兩者。在某些實例性實施例中,區域18可為鐵電材料之一富矽區域。層42可包括任何適合厚度,舉例而言,諸如約5Å至小於或等於約1000Å、約5Å至小於或等於約500Å或者約5Å至小於或等於約100Å之一範圍內之一厚度。在某些實例性實施例中,區域18可為直接抵靠電極14之一側的鐵電材料之一富矽區域;且層42可包括基本上由矽組成或由矽組成並直接抵靠電極14之一相對側。在某些實例性實施例中,構造10h之電極14可包括矽結合金屬、金屬氮化物、鈦、氮化鈦、釕、鉭、氮化鉭或上文參考圖1而闡述之電極材料中之任何其他電極材料。 在某些實施例中,類似於圖4之處理之處理可包括穿過電極14而植入或以其他方式浸入半導體材料,且此處理可或可不在電極14之頂部上形成層42。 圖2至圖4之方法圖解說明形成鐵電電容器之實例性實施例,其中:在一第一電極22上方形成含氧化物鐵電材料16;在該含氧化物鐵電材料上方形成一第二電極14;及毗鄰第二電極14而形成該鐵電材料之一富半導體材料部分18。在某些實施例中,可在形成第二電極14之前形成富半導體材料部分18 (舉例而言,此可在圖3之實施例中發生);且在其他實施例中,可在形成第二電極期間或在形成第二電極之後形成富半導體材料部分18 (舉例而言,此可在圖2至圖4之實施例中之任一者中發生)。 某些實施例包含含有鐵電裝置之記憶體陣列。參考圖5及圖6闡述實例性記憶體陣列。 參考圖5,一記憶體陣列50之一部分經展示以包括一鐵電電容器10a。該記憶體陣列之所圖解說明部分包括一電晶體裝置52,該電晶體裝置具有連接至一字線(WL) 56之一閘極54。源極/汲極區域58及60位元於該閘極之相對側上,且一通道區域62在該等源極/汲極區域之間且在該閘極下方延伸。閘極藉由閘極介電質64而與通道區域間隔開。源極/汲極區域58與一位元元線(BL) 66電耦合,且源極/汲極區域60與鐵電電容器10a電耦合。該鐵電電容器可為一資料儲存裝置(亦即,記憶體單元),且可表示大量用於記憶體陣列內的實質上相同之記憶體單元。術語「實質上相同」指示記憶體單元在合理製作及量測公差內係相同的。 參考圖6,一記憶體陣列70之一部分經展示以包括一鐵電電晶體10b。該鐵電電晶體之一閘極與一字線(WL) 72電耦合,且源極/汲極區域28與一位元元線(BL) 74電耦合。該電晶體可為一資料儲存裝置(記憶體單元),且可表示大量用於記憶體陣列內的實質上相同之記憶體單元。 上文所論述之裝置可併入至電子系統中。此等電子系統可用於(舉例而言)記憶體模組、裝置驅動程式、電力模組、通信資料機、處理器模組及特殊應用模組中,且可包含多層、多晶片模組。該等電子系統可為一寬廣範圍之系統(舉例而言,諸如相機、無線裝置、顯示器、晶片集、機上盒、遊戲、照明設備、運載工具、時鐘、電視、蜂巢式電話、個人電腦、汽車、工業控制系統、飛機等)中之任一者。 除非另有規定,否則本文中所闡述之各種材料、物質、組合物等可藉助現在已知或者尚有待於開發之任何適合方法(包含(舉例而言)原子層沈積(ALD)、化學汽相沈積(CVD)、物理汽相沈積(PVD)等)來形成。 術語「介電」及「電絕緣」兩者皆可用以闡述具有絕緣電性質之材料。在本發明中該兩個術語皆被視為同義的。在某些例項中對術語「介電」之利用及在其他例項中對術語「電絕緣」之利用可能係為了在本發明內提供語言變化,從而在以下申請專利範圍內簡化前置基礎,且並非用以指示任何顯著化學或電差異。 圖式中之各種實施例之特定定向係僅出於說明性目的,且可在某些應用中相對於所展示定向而旋轉該等實施例。本文中所提供之說明及所附申請專利範圍係關於在各種特徵之間具有所闡述關係之任何結構,而不管該等結構是處於該等圖式之特定定向中還是相對於此定向而被旋轉。 隨附圖解說明之剖面圖僅展示剖面之平面內之特徵,且為了簡化該等圖式,並未展示該等剖面之該等平面後面之材料。 當一結構在上文中被稱為「位元於另一結構上」或「抵靠另一結構」時,其可直接位元於該另一結構上或亦可存在介入結構。相比而言,當一結構被稱為「直接位元於另一結構上」或「直接抵靠另一結構」時,不存在任何介入結構。當一結構被稱為「連接至另一結構」或「耦合至另一結構」時,其可直接連接或耦合至該另一結構,或可存在介入結構。相比而言,當一結構被稱為「直接連接至另一結構」或「直接耦合至另一結構」時,不存在任何介入結構。 某些實施例包含一種鐵電裝置,該鐵電裝置包括毗鄰一電極之鐵電材料,且包括沿著該鐵電材料最接近該電極之一表面之一含半導體材料區域。與該鐵電材料之一其餘部分相比,該含半導體材料區域具有一較高半導體材料濃度。 某些實施例包含一種鐵電電容器,該鐵電電容器在一對電極之間包括含氧化物絕緣鐵電材料,且包括毗鄰該等電極中之一者的該含氧化物鐵電材料之一富半導體材料部分。 某些實施例包含一種鐵電電容器,該鐵電電容器包括:一第一電極;一絕緣鐵電材料,其位於該第一電極上方;及一第二電極,其位於該鐵電材料上方且直接抵靠該鐵電材料。該第二電極包括金屬及矽。該鐵電材料之一富矽區域直接抵靠該第二電極。 某些實施例包含一種鐵電電容器,該鐵電電容器包括:一第一電極;一鐵電材料,其位於該第一電極上方;一含矽層,其位於該鐵電材料上方且直接抵靠該鐵電材料;及一第二電極,其位於該含矽層上方且直接抵靠該含矽層。該第二電極包括金屬。 某些實施例包含一種鐵電電容器,該鐵電電容器包括:一第一電極;一絕緣鐵電材料,其位於該第一電極上方;及一第二電極,其位於該鐵電材料上方且直接抵靠該鐵電材料。該第二電極包括金屬及矽,且具有自約5Å至約100Å之一範圍內之一厚度。一含矽材料位於該第二電極上方且直接抵靠該第二電極。該鐵電材料之一富矽區域直接抵靠該第二電極。 某些實施例包含一種形成一鐵電電容器之方法。一含氧化物鐵電材料形成於一第一電極上方。在該含氧化物鐵電材料上方形成一第二電極。毗鄰該第二電極而形成該含氧化物鐵電材料之一富半導體材料部分。 按照條例,已在語言上關於結構及方法特徵較特定或較不特定地闡述本文中所揭示之標的物。然而,應理解,由於本文中所揭示之方法包括實例性實施例,因此申請專利範圍並不限於所展示及所闡述之特定特徵。因此,申請專利範圍是由字面措辭來提供完整範疇,且根據等效內容之教義適當地予以解釋。
10‧‧‧鐵電裝置/裝置
10a‧‧‧實例性鐵電電容器/鐵電電容器
10b‧‧‧實例性鐵電電晶體/鐵電電晶體
10c‧‧‧電容器構造/構造
10d‧‧‧構造
10e‧‧‧電容器構造/構造
10f‧‧‧構造
10g‧‧‧電容器構造/構造
10h‧‧‧構造
14‧‧‧電極/相對電極/頂部電極/上部電極/第二電極
16‧‧‧鐵電材料/含氧化物鐵電材料/材料
18‧‧‧富半導體區域/區域/富半導體材料部分
19‧‧‧虛線
20‧‧‧電極材料
22‧‧‧電極/相對電極/第一電極
24‧‧‧電極材料
26‧‧‧半導體材料/材料
28‧‧‧源極/汲極區域
30‧‧‧源極/汲極區域
31‧‧‧箭頭
32‧‧‧通道區域
33‧‧‧箭頭
35‧‧‧箭頭
40‧‧‧層/含半導體層/半導體材料/原始層
42‧‧‧層/含半導體層/含半導體材料層/半導體材料
50‧‧‧記憶體陣列
52‧‧‧電晶體裝置
54‧‧‧閘極
56‧‧‧字線
58‧‧‧源極/汲極區域
60‧‧‧源極/汲極區域
62‧‧‧通道區域
64‧‧‧閘極介電質
66‧‧‧位元線
70‧‧‧記憶體陣列
72‧‧‧字線
74‧‧‧位元線
圖1係一實例性實施例鐵電裝置之一部分之 圖解性剖面圖。 圖1A係包括圖1之部分之一實例性實施例鐵電電容器之一圖解性剖面圖。 圖1B係包括圖1之部分之一實例性實施例鐵電電晶體之一圖解性剖面圖。 圖2展示在形成一實例性實施例鐵電電容器之一實例性實施例方法之處理階段處之一實例性實施例鐵電構造。 圖3展示在形成一實例性實施例鐵電電容器之一實例性實施例方法之處理階段處之一實例性實施例鐵電構造。 圖4展示在形成一實例性實施例鐵電電容器之一實例性實施例方法之處理階段處之一實例性實施例鐵電構造。 圖5展示包括一實例性實施例鐵電電容器之一實例性實施例記憶體陣列之一部分。 圖6展示包括一實例性實施例鐵電電晶體之一實例性實施例記憶體陣列之一部分。
10‧‧‧鐵電裝置/裝置
14‧‧‧電極/相對電極/頂部電極/上部電極/第二電極
16‧‧‧鐵電材料/含氧化物鐵電材料/材料
18‧‧‧富半導體區域/區域/富半導體材料部分
19‧‧‧虛線
20‧‧‧電極材料

Claims (41)

  1. 一種鐵電裝置,其包括: 鐵電材料,其毗鄰一電極;及 一含半導體材料區域,其沿著該鐵電材料最接近該電極之一表面;與該鐵電材料之一其餘部分相比,該含半導體材料區域具有一較高半導體材料濃度。
  2. 如請求項1之鐵電裝置,其中該鐵電材料係電絕緣的。
  3. 如請求項2之鐵電裝置,其中該半導體材料包括矽。
  4. 如請求項2之鐵電裝置,其中該半導體材料包括鍺。
  5. 如請求項2之鐵電裝置,其中該半導體材料包括矽及鍺。
  6. 如請求項2之鐵電裝置,其包括位元於該電極與該鐵電材料之間的一層該半導體材料,且其中該含半導體材料區域係沿著該層。
  7. 如請求項2之鐵電裝置,其包括遍及該電極而分散之該半導體材料,且其中該含半導體材料區域直接抵靠該電極。
  8. 如請求項7之鐵電裝置,其進一步包括位元於該電極與該鐵電材料相對之一側上的一層該半導體材料。
  9. 如請求項2之鐵電裝置,其係一電容器,且其中該電極係相對於彼此位於該鐵電材料之相對側上之一對電極中之一者。
  10. 一種記憶體陣列,其包括如請求項8之電容器來作為複數個實質上相同之電容器中之一者。
  11. 如請求項2之鐵電裝置,其係一電晶體,且其中該電極係一電晶體閘極。
  12. 一種記憶體陣列,其包括如請求項11之電晶體來作為複數個實質上相同之電晶體中之一者。
  13. 一種鐵電電容器,其包括: 含氧化物絕緣鐵電材料,其位於一對電極之間;及 該含氧化物絕緣鐵電材料之一富半導體材料部分,其毗鄰該等電極中之一者。
  14. 如請求項13之鐵電電容器,其中該半導體材料包括矽。
  15. 如請求項13之鐵電電容器,其中該半導體材料包括鍺。
  16. 如請求項13之鐵電電容器,其中該半導體材料包括矽及鍺。
  17. 如請求項13之鐵電電容器,其包括位於該電極與該含氧化物絕緣鐵電材料之間的一層該半導體材料,且其中該富半導體材料部分係沿著該層。
  18. 如請求項13之鐵電電容器,其包括遍及該等電極中之一者而分散之該半導體材料,且其中該富半導體材料部分直接抵靠該電極。
  19. 如請求項18之鐵電電容器,其進一步包括位於該等電極中之該一者與該含氧化物絕緣鐵電材料相對之一側上的一層該半導體材料。
  20. 如請求項13之鐵電電容器,其中該含氧化物絕緣鐵電材料包括過渡金屬氧化物、氧化鋯、氧化鉿、鈦酸鉛鋯、氧化鉭及鈦酸鋇鍶中之一或多者;且該含氧化物絕緣鐵電材料中具有選自由矽、鋁、鑭、釔、鉺、鈣、鎂、鈮、鍶、一稀土元素及其混合物組成之群組之摻雜劑。
  21. 一種鐵電電容器,其包括: 一第一電極; 一絕緣鐵電材料,其位於該第一電極上方; 一第二電極,其位於該絕緣鐵電材料上方且直接抵靠該絕緣鐵電材料;該第二電極包括金屬及矽;及 該絕緣鐵電材料之一富矽區域,其直接抵靠該第二電極。
  22. 如請求項21之鐵電電容器,其中該第二電極包括矽連同鈦、鉭、鉿、鎢及釕中之一或多者。
  23. 如請求項22之鐵電電容器,其中該第二電極亦包括氮。
  24. 如請求項21之鐵電電容器,其中該絕緣鐵電材料包括氧化鉿及氧化鋯中之一者或兩者。
  25. 一種鐵電電容器,其包括: 一第一電極; 一鐵電材料,其位於該第一電極上方; 一含矽層,其位於該鐵電材料上方且直接抵靠該鐵電材料;及 一第二電極,其位於該含矽層上方且直接抵靠該含矽層;該第二電極包括金屬。
  26. 如請求項25之鐵電電容器,其中該鐵電材料係電絕緣的。
  27. 如請求項26之鐵電電容器,其中該含矽層具有自至少約1個單層至小於或等於約100Å之一範圍內之一厚度。
  28. 如請求項26之鐵電電容器,其中該第二電極包括至少一個金屬氮化物。
  29. 如請求項26之鐵電電容器,其中該第二電極包括氮化鉿、氮化鎢、氮化釕、氮化鈦及氮化鉭中之一或多者。
  30. 一種鐵電電容器,其包括: 一第一電極; 一絕緣鐵電材料,其位於該第一電極上方; 第二電極,其位於該絕緣鐵電材料上方且直接抵靠該絕緣鐵電材料;該第二電極包括金屬及矽,該第二電極具有自約5Å至約100Å之一範圍內之一厚度; 一含矽材料,其位於該第二電極上方且直接抵靠該第二電極;及 該絕緣鐵電材料之一富矽區域,其直接抵靠該第二電極。
  31. 如請求項30之鐵電電容器,其中該第二電極包括至少一個金屬氮化物。
  32. 如請求項30之鐵電電容器,其中該第二電極包括氮化鈦及氮化鉭中之一者或兩者。
  33. 如請求項30之鐵電電容器,其中該含矽材料由矽組成。
  34. 如請求項33之鐵電電容器,其中該含矽材料具有自至少約5Å至小於或等於約500Å之一範圍內之一厚度。
  35. 一種形成一鐵電電容器之方法,其包括: 在一第一電極上方形成一含氧化物鐵電材料;及 在該含氧化物鐵電材料上方形成一第二電極;及 毗鄰該第二電極而形成該含氧化物鐵電材料之一富半導體材料部分。
  36. 如請求項35之方法,其中該半導體材料包括矽及鍺中之一者或兩者。
  37. 如請求項35之方法,其中在形成該第二電極之前形成該含氧化物鐵電材料之該富半導體材料部分。
  38. 如請求項37之方法,其中利用在形成該第二電極之前提供於該含氧化物鐵電材料上方的一層該半導體材料來形成該含氧化物鐵電材料之該富半導體材料部分。
  39. 如請求項35之方法,其中在形成該第二電極之後形成該含氧化物鐵電材料之該富半導體材料部分。
  40. 如請求項39之方法,其中該第二電極經形成以包括穿過其而分散之該半導體材料,且其中半導體材料自該第二電極遷移以形成該富半導體材料部分。
  41. 如請求項39之方法,其進一步包括在該第二電極與該含氧化物鐵電材料相對之一側上形成一層該半導體材料,且使半導體材料自該層擴散穿過該第二電極以形成該富半導體材料部分。
TW106103645A 2016-05-25 2017-02-03 鐵電裝置及形成鐵電裝置之方法 TWI661538B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/164,749 US20170345831A1 (en) 2016-05-25 2016-05-25 Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US15/164,749 2016-05-25

Publications (2)

Publication Number Publication Date
TW201742235A true TW201742235A (zh) 2017-12-01
TWI661538B TWI661538B (zh) 2019-06-01

Family

ID=60412845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103645A TWI661538B (zh) 2016-05-25 2017-02-03 鐵電裝置及形成鐵電裝置之方法

Country Status (7)

Country Link
US (2) US20170345831A1 (zh)
EP (1) EP3479413A4 (zh)
JP (1) JP6780026B2 (zh)
KR (1) KR102185788B1 (zh)
CN (1) CN109196654B (zh)
TW (1) TWI661538B (zh)
WO (1) WO2017204863A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
TWI734236B (zh) * 2018-11-13 2021-07-21 美商美光科技公司 具異質結構主動區之鐵電電晶體之集成組件

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111303A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US10734531B2 (en) 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
US11923404B2 (en) * 2018-04-02 2024-03-05 Lam Research Corporation Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers
KR20200021276A (ko) 2018-08-20 2020-02-28 삼성전자주식회사 전자 소자 및 그 제조방법
US10702940B2 (en) 2018-08-20 2020-07-07 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
KR20210033346A (ko) 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20210081180A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11903218B2 (en) 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US11843037B2 (en) 2021-03-19 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11737283B1 (en) 2021-11-01 2023-08-22 Kepler Computing Inc. Method of forming a stack of non-planar capacitors including capacitors with non-linear polar material and linear dielectric for common mode compensation in a memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
CN116847660A (zh) * 2022-03-22 2023-10-03 华为技术有限公司 一种铁电材料、铁电存储单元、存储器及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745278A (en) * 1986-10-23 1988-05-17 Varo, Inc. Capacitive bolometer with improved responsivity
KR960004462B1 (ko) * 1992-08-07 1996-04-06 삼성전자주식회사 반도체 장치의 커패시터 제조방법
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
AU1649797A (en) * 1997-03-13 1998-09-17 Christopher John Ball Self-watering plant guard
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US8253183B2 (en) * 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
JP3932356B2 (ja) * 2002-07-22 2007-06-20 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法
US6774446B2 (en) * 2002-10-31 2004-08-10 Hewlett-Packard Development Company, L.P. Efficient spin-injection into semiconductors
WO2004109749A2 (en) * 2003-06-11 2004-12-16 Yeda Research And Development Company Ltd. Pyroelectric compound and method of its preparation
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
JP5054936B2 (ja) * 2005-06-22 2012-10-24 パナソニック株式会社 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
KR101096203B1 (ko) * 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
US8637413B2 (en) * 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
JP6008365B2 (ja) * 2012-09-05 2016-10-19 新電元工業株式会社 充電装置
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP5902111B2 (ja) * 2013-03-06 2016-04-13 株式会社東芝 半導体記憶装置
KR101609178B1 (ko) * 2013-09-16 2016-04-07 엔에이치엔엔터테인먼트 주식회사 사용자의 이동경로에 기반하여 보상을 제공하는 서비스 방법 및 시스템
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US9147689B1 (en) * 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US9768181B2 (en) * 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US9412600B2 (en) 2014-08-28 2016-08-09 Globalfoundries Inc. Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
US11515396B2 (en) 2017-12-15 2022-11-29 Micron Technology, Inc. Ferroelectric assemblies and methods of forming ferroelectric assemblies
US11769816B2 (en) 2017-12-15 2023-09-26 Micron Technology, Inc. Ferroelectric assemblies and methods of forming ferroelectric assemblies
TWI734236B (zh) * 2018-11-13 2021-07-21 美商美光科技公司 具異質結構主動區之鐵電電晶體之集成組件

Also Published As

Publication number Publication date
CN109196654A (zh) 2019-01-11
JP6780026B2 (ja) 2020-11-04
US20170345831A1 (en) 2017-11-30
TWI661538B (zh) 2019-06-01
EP3479413A4 (en) 2019-10-23
CN109196654B (zh) 2022-09-30
US20200227423A1 (en) 2020-07-16
EP3479413A1 (en) 2019-05-08
KR102185788B1 (ko) 2020-12-03
KR20180137580A (ko) 2018-12-27
WO2017204863A1 (en) 2017-11-30
JP2019517153A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
TWI661538B (zh) 鐵電裝置及形成鐵電裝置之方法
US11469250B2 (en) Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs; and methods of forming integrated assemblies
US20230043781A1 (en) Integrated Assemblies Containing Ferroelectric Transistors, and Methods of Forming Integrated Assemblies
US11955156B2 (en) Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US10784374B2 (en) Recessed transistors containing ferroelectric material
TWI662686B (zh) 集成記憶體、集成總成及形成記憶體陣列之方法
US20190326292A1 (en) Memory Cells and Memory Arrays
TW201730922A (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
TW201535679A (zh) 場效電晶體結構及記憶體陣列
KR20120135412A (ko) 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
TW202118015A (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
CN111033738A (zh) 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
US11502179B2 (en) Integrated assemblies containing ferroelectric transistors, and methods of forming integrated assemblies
Bhat et al. Capacitors including conductive TiO x N x