TW201535679A - 場效電晶體結構及記憶體陣列 - Google Patents

場效電晶體結構及記憶體陣列 Download PDF

Info

Publication number
TW201535679A
TW201535679A TW103143535A TW103143535A TW201535679A TW 201535679 A TW201535679 A TW 201535679A TW 103143535 A TW103143535 A TW 103143535A TW 103143535 A TW103143535 A TW 103143535A TW 201535679 A TW201535679 A TW 201535679A
Authority
TW
Taiwan
Prior art keywords
channel region
source
along
gate
drain
Prior art date
Application number
TW103143535A
Other languages
English (en)
Other versions
TWI539580B (zh
Inventor
Kamal M Karda
Chandra Mouli
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/152,664 external-priority patent/US9076686B1/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201535679A publication Critical patent/TW201535679A/zh
Application granted granted Critical
Publication of TWI539580B publication Critical patent/TWI539580B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭示一種電晶體，在一些實施例中，其包含具有一底部源極/汲極區、一第一絕緣材料、一導電閘極、一第二絕緣材料及一頂部源極/汲極區之一堆疊。該堆疊具有一垂直側壁，其中包括一底部部分沿著該底部源極/汲極區，一中間部分沿著該導電閘極，及一頂部部分沿著該頂部源極/汲極區。第三絕緣材料沿著該垂直側壁之該中間部分。一通道區材料沿著該第三絕緣材料。該通道區材料直接抵靠該垂直側壁之該頂部及該底部部分。該通道區材料具有處在自大於大約3Å至小於或等於大約10Å之一範圍內的一厚度；及/或具有自1單分子層至7單分子層之一厚度。

Description

場效電晶體結構及記憶體陣列 相關專利資料
本申請案係2014年1月10日申請之美國申請案序號14/152,664之一部分接續申請案。
本文所揭示之實施例關於場效電晶體結構且關於具有多個場效電晶體之記憶體陣列。
記憶體係一種積體電路，且在用於儲存資料之電腦系統中使用。可在個別記憶胞之一或多個陣列中製造記憶體。可使用數位線(其亦可被稱作位元線、資料線、感測線或資料/感測線)及存取線(其亦可被稱作字線)寫入或讀取記憶胞。數位線可沿著陣列之列與記憶胞導電互連，且存取線可沿著陣列之行與記憶胞導電互連。各記憶胞可透過一數位線及一存取線之組合唯一地定址。
記憶胞可係揮發性或非揮發性。非揮發性記憶胞可在延長時段內儲存資料，在一些實例中包含關閉電腦時。揮發性記憶體耗散且因此需要更新/重寫，在一些實例中每秒多次。無論如何，記憶胞經組態以容納或儲存記憶體於至少兩個不同可選狀態中。在一二進位系統中，該等狀態被視為一「0」或一「1」。在其他系統中，至少一些個別記憶胞可經組態以儲存多於兩個階層或狀態之資訊。
一場效電晶體係一種可在一記憶胞中使用之電子組件。此等電晶體包括其間具有一半導體通道區之一對導電源極/汲極區。一導電閘極鄰近通道區且藉由一薄閘極介電質與該通道區隔開。施加一合適之電壓至閘極允許電流自源極/汲極區域之一者流經通道區至另一者。當自閘極移除電壓時，極大程度上防止電流流經通道區。場效電晶體亦可包含額外結構(例如可逆可程式化電荷儲存區)作為閘極結構之部分。理想地，使通道區之長度盡可能地短以最大化電晶體在「導通」狀態中之操作速率且最大化電路密度。然而，在「關閉」狀態中實體通道長度短係不佳的，因為相較於長通道裝置，短通道裝置中源極/汲極區域之間的洩漏電流(Ioff)更大。亦需開發可按比例調整至覆蓋區越來越小且整合水準越來越高之垂直定向場效電晶體。
5-5‧‧‧線
6-6‧‧‧線
7-7‧‧‧線
9-9‧‧‧線
10‧‧‧基板斷片
10-10‧‧‧線
10a‧‧‧基板斷片
10b‧‧‧基板
10c‧‧‧基板
10d‧‧‧基板
10e‧‧‧基板
10f‧‧‧基板
10g‧‧‧垂直電晶體結構
10h‧‧‧垂直電晶體結構
10i‧‧‧垂直電晶體結構
10j‧‧‧垂直電晶體結構
10k‧‧‧垂直電晶體結構
12‧‧‧介電材料/絕緣材料/基座
12-12‧‧‧線
13-13‧‧‧線
14‧‧‧場效電晶體結構
14-14‧‧‧線
14a‧‧‧場效電晶體結構
14b‧‧‧場效電晶體結構
14c‧‧‧垂直場效電晶體結構
14d‧‧‧電晶體
14e‧‧‧電晶體
14f‧‧‧電晶體結構
16‧‧‧源極/汲極區
16a‧‧‧源極/汲極區
16c‧‧‧內部源極/汲極區
18‧‧‧源極/汲極區
18a‧‧‧源極/汲極區
18c‧‧‧外部源極/汲極區
18d‧‧‧外部源極/汲極
18e‧‧‧內部源極/汲極
19‧‧‧部分
20‧‧‧通道區/括弧區域
20a‧‧‧通道區
22‧‧‧通道區/通道材料/通道區材料/過渡金屬硫屬化物材料
22c‧‧‧過渡金屬硫屬化物材料
24‧‧‧中間閘極/閘極材料
24c‧‧‧中間閘極
24d‧‧‧中間閘極
24e‧‧‧中間閘極
25‧‧‧導電閘極
26‧‧‧中間部分
28‧‧‧相對側面
29‧‧‧相對側面
30‧‧‧導電材料
32‧‧‧閘極
32c‧‧‧內部閘極材料
32d‧‧‧內部閘極
32e‧‧‧內部閘極
33‧‧‧閘極
33c‧‧‧外部閘極材料
33d‧‧‧外部閘極
33e‧‧‧外部閘極
34‧‧‧部分
34c‧‧‧立面內部部分
34d‧‧‧介電材料
35‧‧‧部分
35c‧‧‧立面外部部分
36‧‧‧介電材料
36c‧‧‧介電質
36d‧‧‧介電材料
38‧‧‧閘極介電質/閘極介電材料
38c‧‧‧閘極介電質
39‧‧‧互連線
40‧‧‧相對側面
41‧‧‧相對側面
44‧‧‧橫向外部側壁
45‧‧‧導電接觸件
45c‧‧‧導電接觸件
46‧‧‧導電接觸件
46c‧‧‧導電接觸件
48‧‧‧絕緣核芯
60‧‧‧記憶體陣列/台座
60e‧‧‧記憶體陣列
60f‧‧‧記憶體陣列
62‧‧‧行或列
62e‧‧‧行或列
64‧‧‧介電材料
64e‧‧‧介電材料
64f‧‧‧介電材料
66‧‧‧堆疊
67‧‧‧第一絕緣材料
68‧‧‧第二絕緣材料
70‧‧‧垂直側壁
72‧‧‧垂直側壁
73‧‧‧底部部分
75‧‧‧回授偏壓閘極/中間部分
77‧‧‧頂部部分
78‧‧‧垂直面
80‧‧‧結構
82‧‧‧堆疊
84‧‧‧數位線/數位線材料
85‧‧‧源極/汲極材料
87‧‧‧源極/汲極材料
90‧‧‧柱
91‧‧‧平坦化表面
92‧‧‧間隙
100a‧‧‧電晶體
100b‧‧‧電晶體
100c‧‧‧電晶體
101a‧‧‧電路
101b‧‧‧電路
101c‧‧‧電路
110‧‧‧階層/層次
110a‧‧‧階層
110b‧‧‧階層
110c‧‧‧階層
圖1係根據本發明之一實施例，包括一場效電晶體之一基板斷片的一示意截面圖。
圖2係根據本發明之一實施例，包括一場效電晶體之一基板斷片的一示意截面圖。
圖3係根據本發明之一實施例，包括一場效電晶體之一基板斷片的一示意截面圖。
圖4係根據本發明之一實施例，包括一場效電晶體之一基板斷片的一示意截面圖。
圖5係透過圖4中之線5-5所得之一截面圖。
圖6係透過圖4中之線6-6所得之一截面圖。
圖7係透過圖4中之線7-7所得之一截面圖。
圖8係根據本發明之一實施例，包括記憶體陣列之一部分的一基板斷片之一示意截面圖。
圖9係透過圖8中之線9-9所得之一截面圖。
圖10係透過圖8中之線10-10所得之一截面圖。
圖11係根據本發明之一實施例，包括記憶體陣列之一部分的一基板斷片之一示意截面圖。
圖12係透過圖11中之線12-12所得之一截面圖。
圖13係透過圖11中之線13-13所得之一截面圖。
圖14係透過圖11中之線14-14所得之一截面圖。
圖15係根據本發明之一實施例，包括記憶體陣列之一部分的一基板斷片之一示意截面圖。
圖16至圖20係根據額外實例實施例之垂直電晶體結構之示意圖。
圖21至圖29係可用於製造包括實例實施例電晶體之積體電路之實例實施例處理階段的示意截面圖。
圖30係積體電路之多個階層之一實例實施例堆疊配置的一示意截面圖。
起始參考圖1描述根據本發明之一實施例的一實例場效電晶體結構。一實例基板斷片10包括其上形成有包括一場效電晶體結構14之各種材料的介電材料(即，絕緣材料)12。實例介電材料12係摻雜二氧化矽、無摻雜二氧化矽及氮化矽。其他部分或整體製作之積體電路的組件可形成為材料12之部分或可處於材料12之立面內部。基板斷片10可包括一半導體基板。在此文件之背景內容中，術語「半導體基板」或「半導電基板」經界定以意謂包括半導電材料之任意結構，包含但不限於，塊狀半導電材料(諸如一半導電晶圓)(單獨地或在其上包括有其他材料之總成上)及半導電材料層(單獨地或在其上包括有其他材料之總成上)。術語「基板」指代任意支撐結構，包含但不限於上文所描述之半導電基板。在一些實施例中，可將材料12用作一「基板」或一 「基座」之一實例。
本文所描述之材料及/或結構之任一者可係同質的或非同質的，且無論如何在其上覆之任意材料上可係連續或不連續。如本文所使用，例如若此等材料係非同質的，「不同成分」僅要求兩個所述之材料中彼此可直接抵靠的該等部分在化學上及/或物理上不同。若兩個所述之材料不彼此直接抵靠且若此等材料係非同質的，則「不同成分」僅要求兩個所述之材料中彼此最接近的該等部分在化學上及/或物理上不同。在此文件中，當所述之材料或結構相對於彼此至少存在一些實體接觸時，一材料或一結構係「直接抵靠」另一者。相比之下，未在前面註明「直接」的「在...上方」、「在...之上」及「抵靠」則包括「直接抵靠」以及其中介入(一或多個)材料或(一或多個)結構導致與所述之材料或結構相對於彼此無實體接觸之結構。此外，除非另有聲明，否則可使用任何合適之既有或仍待開發之技術形成各材料，其中實例包含原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入。
電晶體結構14包括兩個源極/汲極區16、18及其間之一通道區20。通道區20包括一通道材料22(其亦可被稱作一通道區材料)，其具有1單分子層至7單分子層之一厚度且具有介於源極/汲極區16與18之間的一實體長度(例如，標示為括弧區域20之長度)。在此文件中，將「厚度」界定為自緊鄰之成分不同的材料之一最近表面垂直地穿過一給定材料所得之平均直線距離。通道材料22可包括任何合適之成分或若干成分之組合。在一些實施例中，通道材料22可包括、基本上由或由過渡金屬硫屬化物組成；且因此可被稱作過渡金屬硫屬化物材料。該過渡金屬硫屬化物可(例如)包括、基本上由或由過渡金屬二硫屬化物(例如，MoS2、WS2、InS2、InSe2、MoSe2、WSe2等等)及/或過渡金屬三硫屬化物(例如，MoS3、WS3、InS3、InSe3、MoSe3、WSe3等等) 組成。在一實施例中，過渡金屬硫屬化物材料22之厚度不大於4單分子層，且在一實施例中其厚度不大於2單分子層。
在一實施例中且如所展示，源極/汲極區16及18亦包括具有1單分子層至7單分子層之一厚度的過渡金屬硫屬化物材料22(例如，材料22之一延伸部分19)。源極/汲極區16及18經展示為包括直接抵靠硫屬化物材料22之傳導(即導電)材料30。導電材料30可係導電性摻雜半導電材料、一或多個基本金屬、基本金屬之一合金及一導電金屬化合物之任何一者或多者。在材料12與30之間缺少過渡金屬硫屬化物材料22的情況下，導電材料可替代地延伸至介電材料12。進一步當硫屬化物材料22介於材料12與30之間時，各自之源極/汲極區可被視為構成直接抵靠材料30之材料22，其中材料30被視為至材料22之一導電接觸件，而其本身不一定被視為電晶體結構14之兩個源極/汲極區的部分。
在一實施例中，通道區20沒有導電率增強雜質且在一實施例中沒有可偵測導電性增強雜質。在此文件中，「沒有導電率增強雜質」意謂不多於1 x 1014原子/立方釐米。在一實施例中，源極/汲極區16及18沒有導電率增強雜質且在一實施例中沒有可偵測導電性增強雜質。在其中過渡金屬硫屬化物材料22包括各自之源極/汲極區之至少部分的一實施例中，此材料22沒有導電性增強雜質且在一實施例中沒有可偵測導電性增強雜質。
電晶體結構14包括操作上接近通道區20之一中間部分26且相對於其實體長度的一中間閘極24。在一實施例中且如所展示，中間部分26相對於通道區20居中。中間閘極24可被視為具有相對側面28及29。一對閘極32及33分別操作上接近通道區20之不同部分34及35，其中部分34及35各不同於部分26。在所描繪之實施例中，在側面28上閘極32與中間閘極24隔開且電隔離，且在側面29上閘極33與中間閘極24隔開且電隔離。橫向介於緊鄰之導電組件30、32、24、33及30之間的介電 材料36展示發生此電隔離。實例介電材料36與材料12係相同的。結構30、32、24及33之導電材料之間的介電材料36之一實例橫向厚度係自大約1奈米至15奈米。另外，閘極介電質38介於通道區20與中間閘極24、閘極32及閘極33之各者之間。閘極介電質38之一實例厚度係自大約1奈米至30奈米。
在一實施例中，閘極32及33可一起電耦合，例如如經由一互連線39概略地所展示。在一實施例中，中間閘極24具有與閘極32及33之至少一者之功函數不同的一功函數。閘極32及33相對於彼此可具有相同功函數或相對於彼此可具有不同功函數。在此文件之背景內容中，相同功函數意謂功函數中之一差值為零至不大於0.1eV，且不同功函數意謂功函數中之一差值為至少0.2eV。在一實施例中，中間閘極24、閘極32及閘極33具有相同功函數。在一實施例中，閘極32及33具有相同成分。在一實施例中，中間閘極24、閘極32及閘極33皆具有相同成分。在一實施例中，中間閘極24、閘極32及閘極33包括n型導電性摻雜半導電材料。在一此實施例中，中間閘極24之功函數大於閘極32及33之功函數(即，大至少0.2eV)。在一實施例中，中間閘極24、閘極32及33包括p型導電性摻雜半導電材料。在一此實施例中，中間閘極24之功函數小於閘極32及33之功函數(即，小至少0.2eV)。如閘極24、32及33之材料的一些實例，n+摻雜多晶矽及p+摻雜多晶矽(即，將各者摻雜為至少1 X 1020原子/立方釐米)分別具有大約4.0eV及5.1eV之功函數。TiN具有大約4.65eV之一功函數，其中W及WN具有範圍介於大約4.3eV與4.6eV之間的功函數。
圖2展示根據本發明之一替代實施例，相對於一基板斷片10a形成之一場效電晶體結構14a。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「a」指示一些結構差異。閘極32、24及33可被視為分別包括相對側面40及41，其中中間閘極24之該 等側面不同於相對中間閘極側面28及29。通道區20a在中間閘極24及閘極32、32對之相對側面40及41之各者上包括具有1單分子層至7單分子層之一厚度的過渡金屬硫屬化物材料22。閘極介電質38介於過渡金屬硫屬化物材料22與中間閘極24及閘極32、33對之相對側面40、41的各者之間。在一實施例中且如所展示，源極/汲極區16a及18a個別地包括過渡金屬硫屬化物材料22之兩個分隔部分19。導電材料30介於源極/汲極區16a、18a兩者內之部分19之間且與其等電耦合。再次，視材料30之成分，可將其視為源極/汲極區16a、18a之部分或介於被視為硫屬化物材料22之部分19的源極/汲極區之間的一導電互連件。作為一替代結構且類似於上文相對於圖1所描述之結構，沒有過渡金屬硫屬化物材料22可介於材料30與材料12(未展示)之間，且介於材料30與材料36(未展示)之間。
根據本發明之實施例的場效電晶體結構可具有任意所要之定向。圖1及圖2展示結構14及14a為水平定向。在替代實施例中，一場效電晶體結構可垂直定向或非垂直或非水平定向。在此文件中，垂直係大體上正交與水平之一方向，其中水平指代沿著在製造期間處理一基板所相對的一主要表面之一一般方向。進一步，本文所使用之垂直及水平大體上係獨立於基板在三維空間中之定向相對於彼此垂直的方向。另外，立面、上方及下方係參考垂直方向。進一步在此文件之背景內容中，一垂直定向電晶體的特徵在於在垂直方向上穿過通道區之主要電流流動。進一步在此文件之背景內容中，一水平定向之電晶體的特徵在於在水平方向上穿過通道之主要電流流動。
作為一實例，相對於圖3中之一基板10b展示一垂直定向場效電晶體結構14b。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「b」或使用不同數字指示一些結構差異。圖3之結構類似於圖2之結構，儘管可使用類似於圖1之一結構或其他結 構。圖3展示一垂直定向場效電晶體結構14b，其中閘極33包括與中間閘極24之材料向上隔開且與其電隔離之一外部閘極材料。閘極32包括與中間閘極24之材料向下隔開且電隔離之內部閘極材料。源極/汲極區18a可被視為一立面外部源極/汲極區且源極/汲極區16a可被視為一立面內部源極/汲極區。外部源極/汲極區18a及內部源極/汲極區16a可被視為包括一各自之橫向外部側壁44。在一實施例中，一導電接觸件45直接抵靠外部源極/汲極區18a之過渡金屬硫屬化物材料22之橫向外部側壁44。在一實施例中，一導電接觸件46直接抵靠內部源極/汲極區16a之過渡金屬硫屬化物材料22之橫向外部側壁44。導電接觸件45及46分別經展示為僅接觸各源極/汲極區之過渡金屬硫屬化物材料22的一橫向外部側壁。替代地或另外，導電接觸件可相對於源極/汲極區之一或二者直接抵靠(未展示)過渡金屬硫屬化物材料22之另一橫向外部側壁。
下一步參考展示一基板10c之圖4至圖7描述一替代實施例垂直場效電晶體結構14c。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「c」或使用不同數字指示一些結構差異。垂直電晶體結構14c包括一絕緣核芯48(即，電隔離)。絕緣核芯48之材料可係介電質，包含(例如)上文相對於材料12及36之成分所描述之材料的任一者。絕緣核芯48之材料可係半導電性或導電性，且(例如)可提供一電隔離功能給垂直電晶體結構14c上方及/或下方之電路組件(未展示)，例如保持在接地或一些其他電位上。
過渡金屬硫屬化物材料22c環繞絕緣核芯48且具有1單分子層至7單分子層之一橫向壁厚。一閘極介電質38c環繞過渡金屬硫屬化物材料22c。在一實施例中，絕緣核芯48、過渡金屬硫屬化物材料22c及閘極介電質38c各具有在水平截面上係環形的一各自之周界。
導電中間閘極24c在過渡金屬硫屬化物材料22c之一立面中間部分 處環繞閘極介電質38c。導電外部閘極材料33c在過渡金屬硫屬化物材料22c之一立面外部部分35c處環繞閘極介電質38c。外部閘極材料33c(例如藉由介電質36c)與中間閘極材料24c立面隔開且電隔離。導電內部閘極材料32c在過渡金屬硫屬化物材料22c之一立面內部部分34c處環繞閘極介電質38c。內部閘極材料32c(例如藉由介電質36c)與中間閘極材料24c立面隔開且電隔離。為簡潔起見，未相對於內部閘極材料32c展示一截面圖。此截面應看上去與圖6截面相同，但反之其中數字32c取代數字33c。
一立面外部源極/汲極區18c環繞絕緣核芯48且從外部閘極材料33c立面向外隔開且與其電隔離。一立面內部源極/汲極區16c環繞絕緣核芯48且從內部閘極材料32c立面向內隔開且與其電隔離。在一實施例中且如所展示，外部及內部源極/汲極區18c及16c分別包括具有1單分子層至7單分子層之厚度之一橫向壁厚的過渡金屬硫屬化物材料22c。在一實施例中，一導電接觸件直接抵靠外部源極/汲極區18c及內部源極/汲極區16c之至少一者的一橫向外部側壁，其中展示實例導電接觸件45c及46c。為簡潔起見，未相對於內部源極/汲極區16c展示一截面圖。此截面應看上去與圖7截面相同，但反之其中數字16c及46c分別取代數字18c及45c。可相對於參考圖4至圖7所描述之實施例應用上文相對於圖1至圖3實施例所描述之任意其他或額外屬性。
可將上文所描述之電晶體用作任意既有或仍待開發之積體電路之部分。進一步，且作為一實例，可將複數個上述之場效電晶體併入一陣列(諸如一記憶體陣列)內。相對於本文關於一陣列之結構描述，一子陣列(即，一全陣列之一部分)亦可被視為一陣列。在一實施例中，根據本發明之一記憶體陣列包括個別地包括一垂直場效電晶體之複數個記憶胞。該等個別電晶體包括一立面外部源極/汲極區、一立面內部源極/汲極區及立面介於外部與內部源極/汲極區之間的一通道 區。該通道區包括具有1單分子層至7單分子層之一橫向厚度的一過渡金屬硫屬化物材料且具有立面介於源極/汲極區之間的一實體長度。在一實施例中，立面外部及內部源極/汲極區包括具有1單分子層至7單分子層之一橫向壁厚的一過渡金屬硫屬化物材料。無論如何，一中間閘極橫向地接近通道區之一立面中間部分。一外部閘極處於中間閘極上方且橫向地接近通道區之一立面外部部分。該外部閘極與中間閘極立面隔開且電隔離。一內部閘極處於中間閘極下方且橫向地接近通道區之一立面內部部分。該內部閘極與中間閘極立面隔開且電隔離。閘極介電質橫向地介於a)通道區與b)中間閘極、外部閘極及內部閘極之間。理想地，貫穿記憶體陣列電晶體結構係相同的，但不一定如此。僅舉例而言，圖3之電晶體結構14b及圖4至圖7之電晶體結構14c僅係根據本發明，可在一記憶體及/或一電晶體陣列中使用的兩個實例垂直場效電晶體結構。
無論如何，a)陣列內外部閘極彼此電耦合及b)陣列內內部閘極彼此電耦合之至少一者。在一實施例中，陣列內外部閘極彼此電耦合且陣列內內部閘極彼此電耦合。在一實施例中，陣列內全部內部閘極與全部外部閘極電耦合。可使用上文相對於圖1至圖7實施例所描述之其他或額外屬性。
根據本發明之一實施例的一此實例記憶體陣列60之一部分相對於圖8至圖10中之一基板10d經展示，且其包括類似圖4至圖7之場效電晶體結構之複數個場效電晶體結構。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「d」或使用不同數字指示一些結構差異。實例陣列60具有互連於(即，電耦合於)處於行或列62中之複數個電晶體14d之間的中間閘極24d，該等中間閘極24d藉由合適之介電材料64彼此隔開。a)陣列內外部閘極33d彼此電耦合及b)陣列內內部閘極32d彼此電耦合之至少一者。外部閘極33d經展示貫穿 陣列60電耦合，例如係板狀。內部閘極32d經展示貫穿陣列60電耦合，例如係板狀。閘極33d及32d可彼此電耦合。介電材料36d及64經展示使各種組件絕緣。可使用上文相對於圖1至圖7所描述之其他或額外屬性。中間閘極24可互連於處於行或列中之陣列內以用作存取線。位元線(未展示)可與處於行或列之另一者中之複數個外部源極/汲極18d或複數個內部源極/汲極18e之一者互連以用作資料/感測線。電荷儲存裝置(未展示)(例如，電容器)可電耦合至複數個外部源極/汲極18d或複數個內部源極/汲極18e之另一者。
一替代實施例記憶體陣列60e相對於圖11至圖14中之一基板10e經展示，且其包括類似圖3之場效電晶體結構之複數個場效電晶體結構。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「e」或使用不同數字指示一些結構差異。實例陣列60e具有互連於(即，電耦合於)處於行或列62e中之複數個電晶體14e之間的中間閘極24e，該等中間閘極24e藉由介電材料64e彼此隔開。a)陣列內外部閘極33e彼此電耦合及b)陣列內內部閘極32e彼此電耦合之至少一者。外部閘極33e示意性地且概略地經展示為經由一互連線39(圖13)相對於彼此電耦合，且貫穿陣列全部該等外部閘極33e可彼此電耦合。同樣地可如此耦合內部閘極32e，且貫穿陣列閘極33e及33e可彼此電耦合。介電材料64e使各種組件絕緣。可使用上文相對於圖1至圖10之實施例所描述之其他或額外屬性。
一替代實施例記憶體陣列60f相對於圖15中之一基板10f經展示且描述，且其併入類似圖3之垂直場效電晶體結構之垂直場效電晶體結構且藉此相似於圖11至圖14之陣列60e。在適當的情況下已使用來自上文所描述之實施例之類似數字，其中使用後綴「f」或使用不同數字指示一些結構差異。電晶體結構14f彼此水平隔開，其中陣列60f包括處於介電材料64f內且介於水平緊鄰之電晶體結構14f之間的回授偏 壓閘極75。如所展示，回授偏壓閘極75可分別沿著立面外部閘極、立面內部閘極及中間閘極33e、32e及24e立面延伸。個別回授偏壓閘極75亦可如圖12及圖13中所展示之材料24e及33e般在平行於且介於材料24e及33e之線之間的線上縱向延伸。在一實施例中，陣列內之全部回授偏壓閘極75彼此電耦合。可使用上文相對於圖1至圖14實施例所描述之其他或額外屬性。
技工可提供額外電路(未展示)用於存取(例如，讀取自及/或寫入至)陣列內之記憶胞。此電路可包含將一較大之記憶體陣列形成為複數個單獨子陣列。將此段落至此文件之末尾中所使用之一「子陣列」界定為全記憶體陣列單元之一子集，該一子集之全記憶體陣列單元處於一連續區域內且可依賴於其中具有全記憶體陣列單元之其他者的其他子陣列啟動。子陣列可先後或反之相對於彼此獨立製造且操作。無論如何，可依任意方式操作根據本發明之實施例的一電晶體及一記憶體陣列。理想地，可靜電界定且動態改變根據本發明之一電晶體的有效通道長度。作為相對於一電晶體及/或一記憶體陣列之一實例，貫穿一給定子陣列之全部者，閘極33d/33e/33f可相對於彼此電耦合且可分別電耦合至陣列60、60e及60f中之閘極32d/32e/32f。在一子陣列之一「非作用」、「待命」或「關閉」狀態中，可使此等閘極偏壓使得其緊鄰之半導電過渡金屬硫屬化物材料22載子耗乏，藉此使得個別電晶體之有效通道長度更長(例如，洩漏電流更少)。在本發明之背景內容中，「載子耗乏」意謂少於或等於1 x 1015載子/立方釐米(即，電子或電洞)。在非作用、待命或關閉狀態中，可將中間閘極24d/24e/24f設置為0伏特或略呈負值。例如，全部「非作用」子陣列可使其等之閘極如此偏壓。此結構及操作可減少非作用、待命或關閉狀態中之功率消耗。
針對其中在一些時段內將相對於一「作用」子陣列中之記憶胞 發生讀取及/或寫入之該子陣列，可使閘極32、33偏壓以引發其緊鄰之過渡金屬硫屬化物材料中之高載子密度，藉此使得個別電晶體之有效通道長度更短。在此文件之背景內容中，「高載子密度」意謂至少1 x 1018載子/立方釐米。作用子陣列中之中間閘極24d/24e/24f可在一「導通」狀態(例如，電壓值非零)中正常操作以造成電流流經有效較短電晶體通道，或在一「關閉」狀態(例如，電壓值為零)中正常操作以排斥此電流流動(但針對洩漏)。當然，可使用替代操作方式。
在一些實施例中，認知製造垂直場效電晶體存在優勢，該等垂直場效電晶體具有在一電晶體之一「導通」狀態中厚度與導電層厚度大約相同之通道材料。特定言之，習知電晶體裝置在一通道區上頻繁使用相對厚的半導體材料，且該半導體材料之大部分係多餘的。在一「導通」狀態中，僅通道材料鄰近閘極之一部分實際承載電流。多餘通道材料可被視為浪費空間，且減小裝置之可擴縮性。相比之下，用於本文所描述之實施例中之薄通道材料22可形成為足以用於一「導通」狀態中所要之電流傳導的一厚度。在一些實施例中，通道材料可形成為自大約3Å至大約10Å之一厚度；及/或可形成為自1單分子層至7單分子層之一厚度。
圖16至圖20繪示實例實施例垂直電晶體結構10g至10k。
參考圖16，一電晶體結構包括一垂直定向堆疊66，該垂直定向堆疊66包括(依遞升順序)一底部源極/汲極區16、一第一絕緣材料67、一閘極材料24(用於一導電閘極25中)、一第二絕緣材料68及一頂部源極/汲極區18。絕緣材料67及68可包括彼此相同之成分，或可包括不同之成分；且在一些實施例中可包括與上文相對於絕緣材料36所描述相同之成分。
堆疊66由對應於絕緣材料12之一基座支撐。在所展示之實施例中，一間隙將該堆疊與該基座隔開以指示堆疊與基座之間可存在一或 多個介入材料。
堆疊具有處於彼此對立關係之垂直側壁70及72。垂直側壁具有沿著底部源極/汲極區16之底部部分73、沿著導電閘極25之中間部分75及沿著頂部源極/汲極區18之頂部部分77。
閘極介電質38(其可被稱作絕緣材料，且在一些實施例中可被稱作第三絕緣材料以使其自第一及第二絕緣材料67及68區分)沿著整個垂直側壁70/72之一中間部分75。如在圖18至圖20中所繪示，閘極介電質38亦可垂直地重疊絕緣區67及68之一或二者。
通道區材料22沿著閘極介電質38且藉由閘極介電質38與導電閘極25隔開。通道區材料直接抵靠側壁70/72之底部部分73的至少部分，且亦直接抵靠側壁70/72之頂部部分77的至少部分。本文所描述之垂直電晶體結構的一優勢可係即使當結構按比例調整至較小尺寸，源極/汲極區16及18之大表面仍可直接耦合至通道區材料22。特定言之，通道區22垂直地重疊源極/汲極區之側壁，且直接抵靠此等側壁。因此，即使藉由沿著所繪示之截面寬將本文所描述之裝置(例如，圖16至圖20中所展示之電晶體裝置)壓縮，通道區22與源極/汲極區之間的電耦合仍不受影響，因為通道區與源極/汲極區之間的垂直重疊面積可保持相同。通道材料可係任何合適之材料，包含(例如)過渡金屬硫屬化物、結晶半導體材料(例如，單晶矽、多晶矽等等)、或可以一實質上2維定向方式(即，於具有長與寬但厚度非常小之一定向)形成之任何材料。
在不同實施例中可改變通道區材料22與源極/汲極區之重疊量，但至少一些通道區材料將垂直地重疊源極/汲極區之各者且直接接觸源極/汲極區之各者。例如，圖18展示其中通道區材料22僅部分垂直地重疊源極/汲極區16及18之一實施例。
通道區材料22可包括上文所描述之成分的任一者(例如，可包 括、基本上由或由過渡金屬硫屬化物組成，該過渡金屬硫屬化物包括選擇自由硫化鉬、硒化鉬、硫化鎢、硒化鎢、硫化銦及硒化銦組成之群組的一或多個材料)，且亦可具有處在自大於大約3Å至小於或等於大約10Å之一範圍內的一厚度；及/或可具有自1單分子層至7單分子層之一厚度。
圖16之結構具有沿著側壁70及72兩者形成之通道材料22；且因此具有關於一垂直面78之鏡像對稱。在其他實施例中，通道材料可沿著側壁70/72之僅一者形成。例如，圖17展示其中通道材料22及介電質38沿著側壁72而非側壁70形成之一實施例。圖17之結構不具有關於垂直面78之鏡像對稱。在一些實施例中，圖17之結構可係較佳的，因為其可按比例調整至較小尺寸及/或相較於圖16之結構其製造更簡單。在其他實施例中，圖16中之對稱實施例可係較佳的，因為其閘極及源極/汲極區至通道區的電耦合較好及/或其製造更簡單。
可使用任意合適之處理形成由圖16至圖20舉例說明之電晶體結構。參考21至圖29描述實例處理。
參考圖21，一結構80經展示以包括基座12及該基座上之一堆疊82。該堆疊包含一數位線材料84、一源極/汲極材料85、一絕緣材料67、一導電閘極材料24、一絕緣材料68及一源極/汲極材料87。源極/汲極材料85及87可係彼此成分相同或彼此不同，且最終分別經圖案化為源極/汲極區16及18。源極/汲極材料可(例如)包括導電性摻雜半導體材料(例如，導電性摻雜矽及/或鍺)及/或金屬。
參考圖22，可將絕緣材料67、閘極材料24、絕緣材料68及/或源極/汲極材料87圖案化為藉由間隙92彼此分隔之柱90。可使用任意合適之處理實現此圖案化。例如，可在堆疊82上形成一遮罩(未展示)以界定柱之定位，且隨後可實施蝕刻以形成間隙92。可接著將遮罩移除以留有所繪示之圖22的結構。圖案化將材料87形成為源極/汲極區 18(至少沿著所繪示之圖22的截面；可使用未展示之其他處理使源極/汲極區沿著正交於所繪示之截面的一方向(即，相對於所繪示之圖的頁面內及外)彼此電隔離)。
參考圖23，閘極介電質38經形成以延伸至柱90上且介於其等之間。
參考圖24，各向異性地蝕刻閘極介電材料38以自沿著源極/汲極材料87之側壁移除閘極介電質38，同時沿著閘極材料24之側壁留有閘極介電材料。
參考圖25，在蝕刻穿過源極/汲極材料85期間，將柱90用作一遮罩。此將材料85圖案化為柱下方之台座60。該等台座可具有與材料67、24、68及87之側壁大約垂直地共延伸之側壁(如所展示)，可相對於其他側壁嵌入(在未展示之其他實施例中)，或從其他側壁向外橫向延伸(在未展示之其他實施例中)。圖案化將材料85形成為源極/汲極區16(至少沿著所繪示之圖25的截面；可使用未展示之其他處理使源極/汲極區沿著正交於所繪示之截面的一方向(即，相對於所繪示之圖的頁面內及外)彼此電隔離)。
參考圖26，通道區材料22形成於柱90上且介於其等之間；且絕緣材料36形成於通道區材料上。
參考圖27，可使用合適之處理(例如，化學機械拋光或其他平坦化)將材料22及36自材料87之一頂部表面上移除，且使用合適之處理(例如，實施一蝕刻同時使用一遮罩保護柱90及沿著柱之側壁的材料22及36區域)將材料22及36自間隙92內之數位線84區域上移除。圖27之結構具有沿著柱90之側壁形成之通道區材料22，且具有保持在數位線區域上且介於柱之間的間隙92。亦可沿著一字線方向(相對於圖27之截面圖的頁面內及外)圖案化通道材料22使得與個別電晶體相關聯之通道材料沿著此字線方向自與鄰近電晶體相關聯之通道材料絕緣。
參考圖28，額外絕緣材料36形成於間隙92內以填充間隙；且一平坦化表面91跨材料87、22及36形成。額外絕緣材料36可在一些實施例中被稱作第三絕緣材料，以使其自第一及第二絕緣材料67及68區分。
在一些實施例中，可處於或低於大約750℃的情況下使用處理形成材料22及36(其中術語「處於或低於大約750℃」意謂在沈積材料22及36期間，無一結構80之組件暴露於超過大約750℃之溫度下)。此處理可係有優勢的，因為可避免有害熱狀態。
圖28之結構包括複數個電晶體100a至電晶體100c。此等電晶體可代表形成於一陣列中之大量電晶體。數位線84可代表沿著陣列之列延伸之大量數位線，且閘極材料24可併入至沿著陣列之行延伸之字線中(延伸於相對於圖28之截面的頁面內或外)。
參考圖29，電晶體之源極/汲極區16經展示連接至電路101a至電路101c。在一些實施例中，電晶體用於一記憶體陣列中且電路101a至101c對應於電荷儲存裝置(例如電容器)，或對應於記憶胞(例如，相變記憶胞、導電橋接RAM(隨機存取記憶體)單元、其他類型之RRAM(電阻式隨機存取記憶體)單元、磁性RAM單元等等)。
圖29之結構的一優勢係此可易堆疊以形成三維架構。例如，圖29之結構經展示對應於積體電路之一階層(或層次)110。圖30展示多個階層110a至110c可依一積體電路架構層層堆疊。階層可彼此分隔開以示意性地繪示階層110a至階層110c之間可存在其他電路(包含其他階層或層次)。
術語「介電質」及「電隔離」兩者皆可用以描述具有絕緣電性質的材料。在本發明中，該等術語被視為同義。在一些實例中利用術語「介電質」且在其他實例中利用術語「電隔離」可將提供本發明內之語言變動以簡化隨後之申請專利範圍內的先行基礎，且不用以指示 任意顯著之化學或電性差異。
圖式中之各項實施例的特定定向僅為達闡釋之目的，且在一些申請案中可相對於所展示之定向旋轉實施例。本文所提供之描述及隨後之申請專利範圍關於各個特徵之間具有所描述之關係的任意結構，不論結構是否處於圖式之特定定向中或相對於此定向旋轉。
隨附圖解說明之截面圖僅展示截面之平面內的特徵，且不展示截面之平面後的材料以簡化圖式。
結論
在一些實施例中，一場效電晶體結構包括兩個源極/汲極區及其間之一通道區。通道區包括具有1單分子層至7單分子層之一厚度且具有介於源極/汲極區之間的一實體長度之一過渡金屬二硫屬化物材料。一中間閘極操作上接近通道區且相對於實體長度之一中間部分。一對閘極操作上接近通道區中不同於接近中間閘極之通道區部分的各自之部分。該對閘極可在中間閘極之相對側面上與中間閘極隔開且電隔離。閘極介電質介於a)通道區與b)中間閘極及閘極對之間。
在一些實施例中，一垂直場效電晶體結構包括一絕緣核芯。一過渡金屬二硫屬化物材料環繞該絕緣核芯且具有1單分子層至7單分子層之一橫向壁厚。一閘極介電質環繞過渡金屬二硫屬化物材料。導電中間閘極材料在過渡金屬二硫屬化物材料之一立面中間部分處環繞閘極介電質。導電外部閘極材料在過渡金屬二硫屬化物材料之一立面外部部分處環繞閘極介電質。外部閘極材料與中間閘極材料立面隔開且電隔離。導電內部閘極材料在過渡金屬二硫屬化物材料之一立面內部部分處環繞閘極介電質。內部閘極材料與中間閘極材料立面隔開且電隔離。一立面外部源極/汲極區環繞絕緣核芯且從外部閘極材料立面向外分隔且與其電隔離。一立面內部源極/汲極區環繞絕緣核芯且從內部閘極材料立面向內分隔且與其電隔離。
在一些實施例中，一垂直場效電晶體結構包括導電中間閘極材料。導電外部閘極材料與中間閘極材料向上隔開且與其電隔離。導電內部閘極材料與中間閘極材料向下隔開且與其電隔離。閘極介電質處於中間閘極材料、外部閘極材料及內部閘極材料之橫向地相對的外側面上。一對橫向地相對的通道處於閘極介電質之橫向地相對的外側面上且處於中間閘極材料、外部閘極材料及內部閘極材料之橫向地相對的外側面上。該對通道分別包括具有1單分子層至7單分子層之一橫向厚度的過渡金屬二硫屬化物材料。一立面內部源極/汲極區電耦合於通道中橫向地處於內部閘極材料之相對外側面上之該等部分且處於其等之立面內部。一立面外部源極/汲極區電耦合於通道中橫向地處於外部閘極材料之相對外側面上之該等部分且其等之立面外部。
在一些實施例中，一記憶體陣列包括個別地包括一垂直場效電晶體之複數個記憶胞。電晶體包括一立面外部源極/汲極區、一立面內部源極/汲極區及立面介於外部與內部源極/汲極區之間一通道區。該通道區包括具有1單分子層至7單分子層之一橫向厚度且具有立面介於源極/汲極區之間的一實體長度之一過渡金屬二硫屬化物材料。一中間閘極橫向地接近通道區之一立面中間部分。一外部閘極處於中間閘極上且橫向地接近通道區之一立面外部部分。外部閘極與中間閘極立面隔開且電隔離。一內部閘極處於中間閘極下方且橫向地接近通道區之一立面內部部分。內部閘極與中間閘極立面隔開且電隔離。閘極介電質橫向地介於a)通道區與b)中間閘極、外部閘極及內部閘極之間。a)陣列內外部閘極彼此電耦合及b)陣列內內部閘極彼此電耦合之至少一者。
在一些實施例中，一垂直場效電晶體結構包含一垂直定向堆疊，該垂直定向堆疊包括(依遞升順序)一底部源極/汲極區、一第一絕緣材料、一導電閘極、一第二絕緣材料及一頂部源極/汲極區。該堆 疊具有一垂直側壁。該垂直側壁具有沿著底部源極/汲極區之一底部部分、沿著導電閘極之一中間部分及沿著頂部源極/汲極區之一頂部部分。第三絕緣材料沿著整個該垂直側壁之一中間部分。一通道區材料沿著第三絕緣材料且藉由第三絕緣材料與導電閘極隔開。通道區材料直接抵靠垂直側壁之底部部分的至少部分，且直接抵靠垂直側壁之頂部部分的至少部分。通道區材料具有處在自大於大約3Å至小於或等於大約10Å之一範圍內的一厚度。
在一些實施例中，一垂直場效電晶體結構包括一底部源極/汲極區、處於底部源極/汲極區之正上方的一導電閘極及處於導電閘極之正上方的一頂部源極/汲極區。絕緣材料沿著導電閘極之一側壁。通道區材料沿著絕緣材料且藉由絕緣材料與導電閘極隔開。通道區材料至少部分沿著底部源極/汲極區之一側壁延伸且至少部分沿著頂部源極/汲極區之一側壁延伸。通道區材料具有1單分子層至7單分子層之一厚度。
在一些實施例中，形成電晶體之一方法包括形成一堆疊，該堆疊包括(依一遞升順序)數位線材料、第一源極/汲極區材料、第一絕緣材料、閘極材料、第二絕緣材料及第二源極/汲極材料。將第一絕緣材料、閘極材料、第二絕緣材料及第二源極/汲極材料圖案化為柱。沿著柱之側壁形成閘極介電材料。閘極介電材料沿著閘極材料且非沿著第二源極/汲極材料。在蝕刻穿過汲極區材料期間將柱用作一遮罩。蝕刻將汲極區材料形成為柱下方之台座。沿著柱及台座之側壁形成通道區材料。柱與台座之間的數位線材料區域上留有間隙。通道區材料具有自1單分子層至7單分子層之一厚度。使用第三絕緣材料填充間隙。平坦化跨第二源極/汲極材料、通道區材料及第三絕緣材料之一頂部表面。
10g‧‧‧垂直電晶體結構
12‧‧‧介電材料/絕緣材料/基座
16‧‧‧源極/汲極區
18‧‧‧源極/汲極區
22‧‧‧通道區/通道材料/通道區材料/過渡金屬硫屬化物材料
24‧‧‧中間閘極/閘極材料
25‧‧‧導電閘極
36‧‧‧介電材料
38‧‧‧閘極介電質/閘極介電材料
66‧‧‧堆疊
67‧‧‧第一絕緣材料
68‧‧‧第二絕緣材料
70‧‧‧垂直側壁
72‧‧‧垂直側壁
73‧‧‧底部部分
75‧‧‧回授偏壓閘極/中間部分
77‧‧‧頂部部分
78‧‧‧垂直面

Claims (29)

  1. 一種垂直場效電晶體結構，其包括：一垂直定向堆疊，其依遞升順序包括一底部源極/汲極區、一第一絕緣材料、一導電閘極、一第二絕緣材料及一頂部源極/汲極區；該堆疊具有一垂直側壁；該垂直側壁具有沿著該底部源極/汲極區之一底部部分、沿著該導電閘極之一中間部分及沿著該頂部源極/汲極區之一頂部部分；第三絕緣材料，其沿著整個該垂直側壁之一中間部分；一通道區材料，其沿著該第三絕緣材料且藉由該第三絕緣材料與該導電閘極隔開；該通道區材料直接抵靠該垂直側壁之該底部部分的至少部分，且直接抵靠該垂直側壁之該頂部部分的至少部分；且該通道區材料具有處在大於大約3Å至小於或等於大約10Å之一範圍內的一厚度。
  2. 如請求項1之結構，其中該通道區材料包括結晶半導體材料。
  3. 如請求項1之結構，其中該通道區材料包括過渡金屬硫屬化物。
  4. 如請求項1之結構，其中該通道區材料包括過渡金屬二硫屬化物及/或過渡金屬三硫屬化物。
  5. 如請求項1之結構，其中該通道區材料包括選擇自由硫化鉬、硒化鉬、硫化鎢、硒化鎢、硫化銦及硒化銦組成之群組的一或多個硫屬化物。
  6. 如請求項1之結構，其中該垂直側壁係一第一垂直側壁，且該堆疊具有處於與該第一垂直側壁相對之關係的一第二垂直側壁；且其中該結構具有穿過該堆疊之一中心沿著一垂直面的鏡像對 稱使得該通道區材料及該第三絕緣材料亦沿著該第二垂直側壁。
  7. 如請求項1之結構，其中該垂直側壁係一第一垂直側壁，且該堆疊具有處於與該第一垂直側壁相對之關係的一第二垂直側壁；且其中該結構不具有穿過該堆疊之一中心沿著一垂直面的鏡像對稱。
  8. 如請求項1之結構，其中該通道區材料僅部分沿著該垂直側壁之該頂部及該底部部分之一或二者延伸。
  9. 如請求項1之結構，其中該通道區材料整體沿著該垂直側壁之該頂部及該底部部分之至少一者延伸。
  10. 如請求項1之結構，其中該通道區材料整體沿著該垂直側壁之該頂部及該底部部分兩者延伸。
  11. 如請求項1之結構，其中該第三絕緣材料沿著該第一絕緣材料延伸。
  12. 如請求項1之結構，其中該第三絕緣材料沿著該第二絕緣材料延伸。
  13. 一種垂直場效電晶體結構，其包括：一底部源極/汲極區；一導電閘極，其處於該底部源極/汲極區之正上方；一頂部源極/汲極區，其處於該導電閘極之正上方；絕緣材料，其沿著該導電閘極之一側壁；通道區材料，其沿著該絕緣材料且藉由該絕緣材料與該導電閘極隔開；該通道區材料至少部分沿著該底部源極/汲極區之一側壁延伸且至少部分沿著該頂部源極/汲極區之一側壁延伸；且該通道區材料具有自1單分子層至7單分子層之一厚度。
  14. 如請求項13之結構，其中該通道區材料包括過渡金屬硫屬化 物。
  15. 如請求項13之結構，其中該通道區材料包括過渡金屬二硫屬化物及/或過渡金屬三硫屬化物。
  16. 如請求項13之結構，其中該通道區材料包括選擇自由硫化鉬、硒化鉬、硫化鎢、硒化鎢、硫化銦及硒化銦組成之該群組的一或多個硫屬化物。
  17. 如請求項13之結構，其具有沿著一垂直面之鏡像對稱使得該通道區材料及該絕緣材料沿著該結構之兩個相對側面。
  18. 如請求項13之結構，其不具有沿著一垂直面之鏡像對稱。
  19. 如請求項13之結構，其中該通道區材料整體沿著該底部源極/汲極區之該側壁延伸。
  20. 如請求項13之結構，其中該通道區材料整體沿著該頂部源極/汲極區之該側壁延伸。
  21. 如請求項13之結構，其中該通道區材料整體沿著該頂部及該底部源極/汲極區之該等側壁延伸。
  22. 一種形成電晶體之方法，其包括：形成一堆疊，該堆疊依一遞升順序包括數位線材料、第一源極/汲極區材料、第一絕緣材料、閘極材料、第二絕緣材料及第二源極/汲極材料；將該第一絕緣材料、該閘極材料、該第二絕緣材料及該第二源極/汲極材料圖案化為柱；沿著該等柱之側壁形成閘極介電材料，該閘極介電材料沿著該閘極材料且非沿著該第二源極/汲極材料；在一蝕刻穿過該汲極區材料期間將該等柱用作一遮罩；該蝕刻將該汲極區材料形成為該等柱下方之台座；沿著該等柱之側壁及該等台座形成通道區材料，且在該等柱 與該等台座之間的該數位線材料區域上留有間隙，該通道區材料具有自1單分子層至7單分子層之一厚度；及使用第三絕緣材料填充該等間隙且平坦化跨該第二源極/汲極材料、該通道區材料及該第三絕緣材料之一頂部表面。
  23. 如請求項22之方法，其中該等柱內之閘極材料沿著一字線方向延伸，且進一步包括沿著該字線方向圖案化該通道材料。
  24. 如請求項22之方法，其中該通道區材料包括過渡金屬硫屬化物。
  25. 如請求項22之方法，其中該通道區材料包括過渡金屬二硫屬化物及/或過渡金屬三硫屬化物。
  26. 如請求項22之方法，其中該通道區材料包括選擇自由硫化鉬、硒化鉬、硫化鎢、硒化鎢、硫化銦及硒化銦組成之該群組的一或多個硫屬化物。
  27. 如請求項22之方法，其中該通道區材料在小於或等於大約750℃之一溫度下沈積。
  28. 如請求項22之方法，其中在圖案化為該等柱期間將該頂部源極/汲極材料圖案化為頂部源極/汲極區，且進一步包括形成電耦合至該頂部源極/汲極區之記憶胞。
  29. 如請求項22之方法，其中在圖案化為該等柱期間將該頂部源極/汲極材料圖案化為頂部源極/汲極區，且進一步包括形成電耦合至該頂部源極/汲極區之電荷儲存裝置。
TW103143535A 2014-01-10 2014-12-12 場效電晶體結構及記憶體陣列 TWI539580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/152,664 US9076686B1 (en) 2014-01-10 2014-01-10 Field effect transistor constructions and memory arrays
US14/519,021 US9276134B2 (en) 2014-01-10 2014-10-20 Field effect transistor constructions and memory arrays

Publications (2)

Publication Number Publication Date
TW201535679A true TW201535679A (zh) 2015-09-16
TWI539580B TWI539580B (zh) 2016-06-21

Family

ID=53522062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143535A TWI539580B (zh) 2014-01-10 2014-12-12 場效電晶體結構及記憶體陣列

Country Status (7)

Country Link
US (2) US9276134B2 (zh)
EP (1) EP3092660B1 (zh)
JP (1) JP6280229B2 (zh)
KR (1) KR101840157B1 (zh)
CN (1) CN105981177B (zh)
TW (1) TWI539580B (zh)
WO (1) WO2015105599A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152509B2 (en) 2018-10-09 2021-10-19 Micron Technology, Inc. Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9276134B2 (en) * 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US10026751B2 (en) 2015-10-02 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at higher metal routing layers and methods of manufacturing the same
US9754933B2 (en) 2015-12-30 2017-09-05 International Business Machines Corporation Large area diode co-integrated with vertical field-effect-transistors
US9490335B1 (en) 2015-12-30 2016-11-08 International Business Machines Corporation Extra gate device for nanosheet
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US10854591B2 (en) 2016-11-04 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
US10424728B2 (en) * 2017-08-25 2019-09-24 Micron Technology, Inc. Self-selecting memory cell with dielectric barrier
US10424596B2 (en) * 2017-12-22 2019-09-24 Micron Technology, Inc. Conductive structures and assemblies having vertically-stacked memory cells over conductive structures
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10410925B2 (en) 2017-12-29 2019-09-10 Micron Technology, Inc. Methods of forming integrated assemblies
US10297290B1 (en) * 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
US10615165B1 (en) * 2018-10-04 2020-04-07 Micron Technology, Inc. Methods of forming integrated assemblies
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
US11670588B2 (en) * 2019-01-09 2023-06-06 Intel Corporation Selectable vias for back end of line interconnects
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
TWI707438B (zh) * 2019-07-19 2020-10-11 力晶積成電子製造股份有限公司 電路架構
JP2021048224A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 不揮発性記憶装置
US11217589B2 (en) * 2019-10-04 2022-01-04 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US11164907B2 (en) 2020-03-11 2021-11-02 International Business Machines Corporation Resistive random access memory integrated with stacked vertical transistors
EP3882978A1 (en) * 2020-03-16 2021-09-22 Samsung Electronics Co., Ltd. Vertical type transistor, inverter including the same, and vertical type semiconductor device including the same
WO2022000344A1 (zh) * 2020-06-30 2022-01-06 华为技术有限公司 存储器及其制造方法
US11527623B2 (en) * 2020-07-28 2022-12-13 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11777036B2 (en) 2020-08-27 2023-10-03 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US20220310655A1 (en) * 2021-03-29 2022-09-29 Sandisk Technologies Llc Memory device including a ferroelectric semiconductor channel and methods of forming the same
CN116230764B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 场效应管、存储器及其制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691216B2 (ja) * 1986-01-22 1994-11-14 日本電気株式会社 半導体記憶装置
JP3146045B2 (ja) * 1992-01-06 2001-03-12 株式会社東芝 半導体装置及びその製造方法
JPH0982969A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
KR100747369B1 (ko) 1999-09-30 2007-08-07 로무 가부시키가이샤 불휘발성 메모리
US6448601B1 (en) * 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP4070659B2 (ja) * 2003-04-23 2008-04-02 シャープ株式会社 電界効果トランジスタの製造方法
US6897472B2 (en) 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
KR100807221B1 (ko) * 2006-08-22 2008-02-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) * 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8207032B2 (en) * 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8674748B2 (en) * 2011-01-07 2014-03-18 Eastman Kodak Company Actuating transistor including multi-layer reentrant profile
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) * 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
US9093304B2 (en) 2012-10-12 2015-07-28 Finscale Inc. Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9076686B1 (en) * 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152509B2 (en) 2018-10-09 2021-10-19 Micron Technology, Inc. Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors
TWI768250B (zh) * 2018-10-09 2022-06-21 美商美光科技公司 高度上延伸之電晶體，包含高度上延伸之電晶體之裝置，及形成包含高度上延伸之電晶體之裝置之方法

Also Published As

Publication number Publication date
EP3092660A1 (en) 2016-11-16
CN105981177A (zh) 2016-09-28
US9276134B2 (en) 2016-03-01
US20160141336A1 (en) 2016-05-19
KR101840157B1 (ko) 2018-03-19
US20150200308A1 (en) 2015-07-16
WO2015105599A1 (en) 2015-07-16
EP3092660B1 (en) 2018-03-28
US9450024B2 (en) 2016-09-20
TWI539580B (zh) 2016-06-21
EP3092660A4 (en) 2016-12-21
CN105981177B (zh) 2019-03-29
JP6280229B2 (ja) 2018-02-14
JP2017508277A (ja) 2017-03-23
KR20160104721A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
TWI539580B (zh) 場效電晶體結構及記憶體陣列
US10297612B2 (en) Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US10388864B2 (en) Transistors and methods of forming transistors
US20230043781A1 (en) Integrated Assemblies Containing Ferroelectric Transistors, and Methods of Forming Integrated Assemblies
US9076686B1 (en) Field effect transistor constructions and memory arrays
TWI779309B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
TW201742235A (zh) 鐵電裝置及形成鐵電裝置之方法
US20080083918A1 (en) Storage Element
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
TWI686931B (zh) 三維記憶體陣列及其形成方法
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry
TWI774102B (zh) 整合組件及形成整合組件之方法