JP2021048224A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2021048224A
JP2021048224A JP2019169327A JP2019169327A JP2021048224A JP 2021048224 A JP2021048224 A JP 2021048224A JP 2019169327 A JP2019169327 A JP 2019169327A JP 2019169327 A JP2019169327 A JP 2019169327A JP 2021048224 A JP2021048224 A JP 2021048224A
Authority
JP
Japan
Prior art keywords
material layer
layer portion
wiring
storage device
volatile storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019169327A
Other languages
English (en)
Inventor
山本　和彦
Kazuhiko Yamamoto
山本　　和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019169327A priority Critical patent/JP2021048224A/ja
Priority to US16/803,863 priority patent/US11081526B2/en
Publication of JP2021048224A publication Critical patent/JP2021048224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

【課題】 メモリセル間の電気的な絶縁性を確実に確保することが可能な不揮発性記憶装置を提供する。【解決手段】実施形態に係る不揮発性記憶装置は、第１の方向に延伸する第１の配線ＢＬと、第２の方向に延伸する第２の配線ＷＬ１と、第２の方向に延伸する第３の配線ＷＬ２と、第２の配線と第３の配線との間に位置する第１の絶縁部分ＩＮＳ１と、第１の絶縁部分から第３の方向に突出した第２の絶縁部分ＩＮＳ２とを含む絶縁層ＩＮＳと、第１の配線と、第２の配線、第３の配線及び絶縁層を含む積層構造との間に設けられたカルコゲナイド材料層ＭＴとを備える。カルコゲナイド材料層は、第１の材料層部分ＭＴ１と、第２の材料層部分ＭＴ２と、第１の材料層部分及び第２の材料層部分よりも濃度の高い第１の元素を含有する第３の材料層部分ＭＴ３とを含む。【選択図】図２

Description

本発明の実施形態は、不揮発性記憶装置に関する。
半導体基板上にＰＣＭ（phase change memory）素子等の抵抗変化記憶素子を含むメモリセルが集積化された不揮発性記憶装置（半導体集積回路装置）が提案されている。
上述した不揮発性記憶装置では、メモリセル間の電気的な絶縁性を確実に確保することが重要である。
特開２００６−１５６８８６号公報
メモリセル間の電気的な絶縁性を確実に確保することが可能な不揮発性記憶装置を提供する。
実施形態に係る不揮発性記憶装置は、第１の方向に延伸する第１の配線と、前記第１の方向に交差する第２の方向に延伸する第２の配線と、前記第２の方向に延伸する第３の配線と、前記第２の配線と前記第３の配線との間に位置する第１の絶縁部分と、前記第１の絶縁部分から前記第１の方向及び前記第２の方向に交差する第３の方向に突出した第２の絶縁部分とを含む絶縁層と、前記第１の配線と、前記第２の配線、前記第３の配線及び前記絶縁層を含む積層構造との間に設けられたカルコゲナイド材料層と、を備え、前記カルコゲナイド材料層は、前記第１の配線と前記第２の配線との間に位置する第１の材料層部分と、前記第１の配線と前記第３の配線との間に位置する第２の材料層部分と、前記第１の配線と前記絶縁層との間に位置する部分を含み、前記第１の材料層部分及び前記第２の材料層部分よりも濃度の高い第１の元素を含有する第３の材料層部分と、を含む。
実施形態に係る不揮発性記憶装置の基本的な構成を模式的に示した鳥観図である。 実施形態に係る不揮発性記憶装置の構成の一部を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置のカルコゲナイド材料層の第１の材料層部分（或いは、第２の材料層部分）及びその近傍の詳細な構成の一例を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置のカルコゲナイド材料層の第１の材料層部分（或いは、第２の材料層部分）及びその近傍の詳細な構成の他の例を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態の変更例に係る不揮発性記憶装置の構成の一部を模式的に示した断面図である。 実施形態の変更例に係る不揮発性記憶装置の製造方法の一例を模式的に示した断面図である。 実施形態の変更例に係る不揮発性記憶装置の製造方法の一例を模式的に示した断面図である。 実施形態の変更例に係る不揮発性記憶装置の製造方法の他の例を模式的に示した断面図である。 実施形態の変更例に係る不揮発性記憶装置の製造方法の他の例を模式的に示した断面図である。
以下、図面を参照して実施形態を説明する。
図１は、実施形態に係る不揮発性記憶装置（半導体集積回路装置）の基本的な構成を模式的に示した鳥観図である。
図１に示すように、半導体基板ＳＵＢの主面ＳＵＢＭの上側にセルアレイ構造ＣＡＳが設けられている。具体的には、セルアレイ構造ＣＡＳは、複数のメモリセルが３次元的に積層された構造を有している。
セルアレイ構造ＣＡＳは、複数のビット線ＢＬと、複数のワード線ＷＬと、複数のカルコゲナイド材料層ＭＴとを含んでいる。また、セルアレイ構造ＣＡＳの下層側には、複数のグローバルビット線ＧＢＬ、複数の選択ゲート線ＳＧＬ及び複数の選択トランジスタＳＬＴが設けられている。
各ビット線ＢＬは、半導体基板ＳＵＢの主面ＳＵＢＭに対して垂直な第１の方向ＤＲ１に延伸している。各ワード線ＷＬは、第１の方向ＤＲ１に交差する第２の方向ＤＲ２、具体的には、半導体基板ＳＵＢの主面ＳＵＢＭに対して平行な第２の方向ＤＲ２に延伸している。また、複数のビット線ＢＬは、第２の方向ＤＲ２及び第３の方向ＤＲ３（第１の方向ＤＲ１及び第２の方向ＤＲ２に交差する方向）に配列されている。複数のワード線ＷＬは、第１の方向ＤＲ１及び第３の方向ＤＲ３に配列されている。本実施形態では、第１の方向ＤＲ１、第２の方向ＤＲ２及び第３の方向ＤＲ３は、互いに垂直である。
また、図面の都合上、図示はしていないが、ワード線ＷＬ間の領域及びビット線ＢＬ間の領域には絶縁層が設けられている。
カルコゲナイド材料層ＭＴは、ビット線ＢＬと、ワード線ＷＬ及びワード線間絶縁層で構成された積層構造との間に設けられている。すなわち、カルコゲナイド材料層ＭＴは、ビット線ＢＬに沿って形成されている。
各メモリセルは、ビット線ＢＬとワード線ＷＬとの間に介在するカルコゲナイド材料層ＭＴによって構成される。ビット線ＢＬはメモリセルの一方の電極として機能し、ワード線ＷＬはメモリセルの他方の電極として機能する。
図２は、上述した不揮発性記憶装置の構成の一部を模式的に示した断面図である。図２では、積層された複数のワード線ＷＬの中の１つワード線をワード線ＷＬ１とし、ワード線ＷＬ１の上方に設けられたワード線をワード線ＷＬ２として示している。
図２に示すように、絶縁層ＩＮＳは、ワード線ＷＬ１とワード線ＷＬ２との間に位置する第１の絶縁部分ＩＮＳ１と、第１の絶縁部分ＩＮＳ１から第３の方向ＤＲ３に突出した第２の絶縁部分ＩＮＳ２とを含んでいる。すなわち、第２の絶縁部分ＩＮＳ２の側面は、ワード線ＷＬ１の側面及びワード線ＷＬ２の側面に対して、第３の方向ＤＲ３に突出している。
カルコゲナイド材料層ＭＴは、カルコゲナイド材料で形成されており、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）から選択された少なくとも１つの元素を含有している。例えば、カルコゲナイド材料層ＭＴには、ＧｅＴｅ、ＧｅＳｂＴｅ、Ｓｂ2Ｔｅ3、ＳｂＴｅx、等が用いられる。
カルコゲナイド材料層ＭＴは、第１の材料層部分ＭＴ１、第２の材料層部分ＭＴ２及び第３の材料層部分ＭＴ３を含んでいる。第１の材料層部分ＭＴ１、第３の材料層部分ＭＴ３及び第２の材料層部分ＭＴ２は連続的に設けられている。また、図２に示した例では、カルコゲナイド材料層ＭＴは、ワード線ＷＬ１、ワード線ＷＬ２及び絶縁層ＩＮＳを含む積層構造の側面に沿ってコンフォーマルに設けられている。
第１の材料層部分ＭＴ１は、ビット線ＢＬとワード線ＷＬ１との間に位置している。また、第１の材料層部分ＭＴ１は、第３の材料層部分ＭＴ３と絶縁層ＩＮＳとの界面に対して第３の方向ＤＲ３に突出しておらず、絶縁層ＩＮＳの第２の絶縁部分ＩＮＳ２に接している。
第２の材料層部分ＭＴ２は、ビット線ＢＬとワード線ＷＬ２との間に位置している。また、第２の材料層部分ＭＴ２は、第３の材料層部分ＭＴ３と絶縁層ＩＮＳとの界面に対して第３の方向ＤＲ３に突出しておらず、絶縁層ＩＮＳの第２の絶縁部分ＩＮＳ２に接している。
第３の材料層部分ＭＴ３は、ビット線ＢＬと絶縁層ＩＮＳとの間に位置する部分を含んでおり、第１の材料層部分ＭＴ１と第２の材料層部分ＭＴ２とを接続している。
また、第３の材料層部分ＭＴ３は第１の元素を含有しており、第３の材料層部分ＭＴ３の第１の元素の濃度は、第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２の第１の元素の濃度よりも高い。第１の材料層部分ＭＴ１中の第１の元素の濃度はゼロでもよく、第２の材料層部分ＭＴ２中の第１の元素の濃度はゼロでもよい。すなわち、第１の材料層部分ＭＴ１には第１の元素が含有されていなくてもよく、第２の材料層部分ＭＴ２には第１の元素が含有されていなくてもよい。第１の元素は、アルゴン（Ａｒ）、ヒ素（Ａｓ）、リン（Ｐ）、ボロン（Ｂ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、フッ素（Ｆ）、窒素（Ｎ）及び酸素（Ｏ）から選択される。
後述するように、第３の材料層部分ＭＴ３に第１の元素が含有されていることに起因して、第３の材料層部分ＭＴ３は、第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２よりも高い抵抗率を有している。より具体的には、第３の材料層部分ＭＴ３は絶縁化されている。
また、カルコゲナイド材料層ＭＴは、導電性を有する第２の元素を含有している。具体的には、第２の元素は、金属元素或いは半導体元素であり、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン（Ｗ）から選択される。
図３Ａは、図２に示したカルコゲナイド材料層ＭＴの第１の材料層部分ＭＴ１（或いは、第２の材料層部分ＭＴ２）及びその近傍の詳細な構成を模式的に示した断面図である。
カルコゲナイド材料層ＭＴの第１の材料層部分ＭＴ１において、上述した第２の元素の濃度は第１の材料層部分ＭＴ１とワード線ＷＬ１との境界部近傍で増加している。図３Ａでは、第２の元素の濃度が相対的に低い部分を層部分ＭＴａで表し、第２の元素の濃度が相対的に高い部分を層部分ＭＴｂで表している。第２の材料層部分ＭＴ２及びその近傍の構成も同様であり、カルコゲナイド材料層ＭＴの第２の材料層部分ＭＴ２において、上述した第２の元素の濃度は第２の材料層部分ＭＴ２とワード線ＷＬ２との境界部近傍で増加している。
以下、第１の材料層部分ＭＴ１及びその近傍での動作について説明する。なお、第２の材料層部分ＭＴ２及びその近傍での動作も同様である。
図３Ａに示したような構成を有する第１の材料層部分ＭＴ１によってメモリセルが構成されている。具体的には、メモリセルは、抵抗変化部分（記憶部分）とセレクタ部分（スイッチ部分）との直列接続構造を有している。層部分ＭＴａが概ね抵抗変化部分に対応し、層部分ＭＴｂが概ねセレクタ部分に対応する。
抵抗変化部分は、相対的に抵抗が低い低抵抗状態と、相対的に抵抗が高い高抵抗状態とを選択的に呈する。具体的には、抵抗変化部分は、結晶状態のときに低抵抗状態であり、アモルファス状態のときに高抵抗状態である。ワード線ＷＬ１とビット線ＢＬとの間に電圧を印加して第１の材料層部分ＭＴ１に電流を流し、緩やかに電流を下げることで結晶状態（低抵抗状態）となり、急峻に電流を下げることでアモルファス状態（高抵抗状態）となる。抵抗変化部分の抵抗状態（低抵抗状態又は高抵抗状態）に応じて、２値データを記憶することが可能である。
また、ワード線ＷＬ１とビット線ＢＬとの間に電圧を印加する際に、第２の元素がワード線ＷＬ１側に引き寄せられる。その結果、層部分ＭＴｂに対応する部分が、非線形な電流−電圧特性を有するセレクタ（スイッチ）として機能する。印加電圧をゼロにする、或いは印加電圧の方向を逆にすることで、第２の元素がワード線ＷＬ１側からビット線ＢＬに離散し、セレクタとしての機能が失われる。
ワード線ＷＬ１とビット線ＢＬとの間に所定電圧を印加することで、層部分ＭＴｂに対応する部分がセレクタとして機能し、層部分ＭＴａに対応する抵抗変化部分に電流を流すことができる。これにより、抵抗変化部分に対して書き込み或いは読み出しを行うことが可能である。
以上のように、本実施形態では、カルコゲナイド材料層ＭＴの第３の材料層部分ＭＴ３が第１の元素を含有しており、第３の材料層部分ＭＴ３が絶縁化されている。そのため、第１の材料層部分ＭＴ１と第２の材料層部分ＭＴ２とが、第３の材料層部分ＭＴ３によって電気的に絶縁されている。したがって、メモリセルとして機能する第１の材料層部分ＭＴ１と第２の材料層部分ＭＴ２との間の電気的な絶縁性を確実に確保することができる。その結果、ワード線ＷＬとビット線ＢＬとの間の電界を第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２に集中させることができ、メモリセルとして機能する第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２に効率的に電流を流すことができる。また、第３の材料層部分ＭＴ３によって、ワード線ＷＬ間の熱的な干渉も抑制することができる。したがって、特性や信頼性に優れた不揮発性記憶装置を実現することができる。
なお、上述した実施形態では、図３Ａに示すように、カルコゲナイド材料層ＭＴの第１の材料層部分ＭＴ１とワード線ＷＬ１とが直接的に接していたが、図３Ｂに示すように、第１の材料層部分ＭＴ１とワード線ＷＬ１との境界部に酸化物層ＯＸが介在している場合もある。この場合、酸化物層ＯＸは、ワード線ＷＬ１が酸化されることで形成され、ワード線ＷＬ１を構成する金属の酸化物で形成されている。第２の材料層部分ＭＴ２及びその近傍の構成も同様であり、第２の材料層部分ＭＴ２とワード線ＷＬ２との境界部に酸化物層ＯＸが介在していてもよい。
次に、本実施形態に係る不揮発性記憶装置の製造方法を、図４及び図５を参照して説明する。
図４の工程では、まず、絶縁層とワード線用の導電層とを交互に積層する。続いて、絶縁層及び導電層をパターニングし、さらにパターニングされた導電層を横方向にリセスする。これにより、絶縁層ＩＮＳ及びワード線ＷＬ（図では、ワード線ＷＬ１及びＷＬ２のみ示されている）の積層構造が得られる。続いて、この積層構造の側面に沿ってカルコゲナイド材料層ＭＴ０をコンフォーマルに形成する。
次に、図５に示すように、図４の工程で得られたカルコゲナイド材料層ＭＴ０に対して、斜め方向から第１の元素のイオン注入を行う。斜め方向からイオン注入を行うことにより、カルコゲナイド材料層の第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２にはイオンは注入されず、第３の材料層部分ＭＴ３にのみイオンが注入される。イオンが注入された部分では、カルコゲナイド材料層中の結合が切断されて絶縁性になる。これにより、第３の材料層部分ＭＴ３を絶縁化することができる。
その後、カルコゲナイド材料層ＭＴの側面にビット線ＢＬを形成することで、図２に示すような構造が得られる。
以上のように、本実施形態の製造方法によれば、イオン注入によってカルコゲナイド材料層の第３の材料層部分ＭＴ３を絶縁化することにより、カルコゲナイド材料層に対してエッチング等を行わずに、メモリセル間の電気的な絶縁をはかることができる。そのため、エッチングプロセス等に起因するメモリセル領域（第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２に対応する領域）のダメージを抑制することができ、メモリセル領域の機能の低下を防止することができる。また、エッチングプロセス等の工程増加を抑制することもでき、工程の簡略化等をはかることもできる。
なお、上述した製造方法では、イオン注入によってカルコゲナイド材料層の第３の材料層部分ＭＴ３を絶縁化するようにしたが、イオン注入の代わりにプラズマドーピングを用いてもよい。
次に、本実施形態の変更例について説明する。なお、基本的な事項は上述した実施形態と同様であるため、上述した実施形態で説明した事項の説明は省略する。
図６は、本実施形態の変更例に係る不揮発性記憶装置の構成の一部を模式的に示した断面図である。
上述した実施形態では、カルコゲナイド材料層ＭＴは、ワード線ＷＬ１、ワード線ＷＬ２及び絶縁層ＩＮＳを含む積層構造の側面に沿ってコンフォーマルに設けられていたが、本変更例では、カルコゲナイド材料層ＭＴがコンフォーマルに設けられていない。本変更例では、カルコゲナイド材料層ＭＴの第３の材料層部分ＭＴ３が、ビット線ＢＬと絶縁層ＩＮＳとの間に位置する部分に加えてさらに、ビット線ＢＬと第１の材料層部分ＭＴ１との間に位置する部分と、ビット線ＢＬと第２の材料層部分ＭＴ２との間に位置する部分とを含んでいる。より具体的には、本変更例では、第３の材料層部分ＭＴ３が、第１の材料層部分ＭＴ１、絶縁層ＩＮＳ及び第２の材料層部分ＭＴ２の側面に沿って、ほぼ均一な厚さで形成されている。
図７及び図８は、本変更例に係る不揮発性記憶装置の製造方法を模式的に示した断面図である。
図７の工程では、上述した実施形態と同様に、まず、絶縁層ＩＮＳ及びリセスされたワード線ＷＬ（ワード線ＷＬ１及びＷＬ２）の積層構造を形成する。続いて、この積層構造の側面上にカルコゲナイド材料層ＭＴ０を形成する。このとき、カルコゲナイド材料層ＭＴ０の側面がほぼ平坦になるように、カルコゲナイド材料層ＭＴ０を形成する。
次に、図８に示すように、図７の工程で得られたカルコゲナイド材料層ＭＴ０に対して、斜め方向から第１の元素のイオン注入を行う。このとき、カルコゲナイド材料層の第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２にはイオンが注入されず、第３の材料層部分ＭＴ３にのみイオンが注入されるように、イオン注入エネルギーを調整する。このイオン注入により、第１の実施形態と同様に、第３の材料層部分ＭＴ３を絶縁化することができる。
その後、カルコゲナイド材料層ＭＴの側面にビット線ＢＬを形成することで、図６に示すような構造が得られる。
なお、上述した製造方法では、カルコゲナイド材料層ＭＴ０を１回の成膜工程で形成していたが、図９及び図１０に示すように、カルコゲナイド材料層ＭＴ０を２回の成膜工程で形成してもよい。
図９の工程では、上述した実施形態と同様に、まず、絶縁層ＩＮＳ及びリセスされたワード線ＷＬ（ワード線ＷＬ１及びＷＬ２）の積層構造を形成する。続いて、リセスされたワード線ＷＬ１及びＷＬ２の側面上にカルコゲナイド材料層ＭＴ０ａを形成する。
次に、図１０に示すように、カルコゲナイド材料層ＭＴ０ａ及び絶縁層ＩＮＳの側面上にカルコゲナイド材料層ＭＴ０ｂを形成する。これにより、カルコゲナイド材料層ＭＴ０が得られる。
その後の工程は、上述した図８の工程と同様であり、イオン注入によって第３の材料層部分ＭＴ３を絶縁化する。さらに、ビット線ＢＬを形成することで、図６に示すような構造が得られる。
以上のように、本変更例でも、第３の材料層部分ＭＴ３が絶縁化されているため、第１の材料層部分ＭＴ１と第２の材料層部分ＭＴ２とを電気的に絶縁することができ、上述した実施形態と同様の効果を得ることができる。
また、本変更例では、第３の材料層部分ＭＴ３が第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２を覆っている。そのため、プロセスばらつきによって第１の材料層部分ＭＴ１及び第２の材料層部分ＭＴ２の厚さにばらつきが生じたとしても、イオン注入やプラズマドーピングによって第３の材料層部分ＭＴ３を絶縁化する際にイオンのドーピング深さを均一化することができ、電気的特性のばらつきを抑制することができる。また、本変更例では、第３の材料層部分ＭＴ３によってビット線ＢＬの密着性を向上させることができ、製造プロセスを容易にすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＳＵＢ…半導体基板 ＣＡＳ…セルアレイ構造
ＢＬ…ビット線 ＷＬ、ＷＬ１、ＷＬ２…ワード線
ＭＴ、ＭＴ０…カルコゲナイド材料層 ＭＴ１…第１の材料層部分
ＭＴ２…第２の材料層部分 ＭＴ３…第３の材料層部分
ＧＢＬ…グローバルビット線 ＳＧＬ…選択ゲート線
ＳＬＴ…選択トランジスタ
ＩＮＳ…絶縁層 ＩＮＳ１…第１の絶縁部分 ＩＮＳ２…第２の絶縁部分
ＯＸ…酸化物層

Claims (14)

  1. 第１の方向に延伸する第１の配線と、
    前記第１の方向に交差する第２の方向に延伸する第２の配線と、
    前記第２の方向に延伸する第３の配線と、
    前記第２の配線と前記第３の配線との間に位置する第１の絶縁部分と、前記第１の絶縁部分から前記第１の方向及び前記第２の方向に交差する第３の方向に突出した第２の絶縁部分とを含む絶縁層と、
    前記第１の配線と、前記第２の配線、前記第３の配線及び前記絶縁層を含む積層構造との間に設けられたカルコゲナイド材料層と、
    を備え、
    前記カルコゲナイド材料層は、
    前記第１の配線と前記第２の配線との間に位置する第１の材料層部分と、
    前記第１の配線と前記第３の配線との間に位置する第２の材料層部分と、
    前記第１の配線と前記絶縁層との間に位置する部分を含み、前記第１の材料層部分及び前記第２の材料層部分よりも濃度の高い第１の元素を含有する第３の材料層部分と、
    を含む
    ことを特徴とする不揮発性記憶装置。
  2. 前記第３の材料層部分は、前記第１の材料層部分及び前記第２の材料層部分よりも高い抵抗率を有する
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  3. 前記第３の材料層部分は、絶縁化されている
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  4. 前記第１の材料層部分及び前記第２の材料層部分は、前記第３の材料層部分と前記絶縁層との界面に対して前記第３の方向に突出していない
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  5. 前記第１の材料層部分、前記第３の材料層部分及び前記第２の材料層部分は連続的に設けられている
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  6. 前記カルコゲナイド材料層は、前記積層構造の側面に沿ってコンフォーマルに設けられている
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  7. 前記第３の材料層部分は、前記第１の配線と前記第１の材料層部分との間に位置する部分と、前記第１の配線と前記第２の材料層部分との間に位置する部分と、をさらに含む
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  8. 前記カルコゲナイド材料層は、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）から選択された少なくとも１つの元素を含有する
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  9. 前記第１の元素は、アルゴン（Ａｒ）、ヒ素（Ａｓ）、リン（Ｐ）、ボロン（Ｂ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、フッ素（Ｆ）、窒素（Ｎ）及び酸素（Ｏ）から選択される
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  10. 前記カルコゲナイド材料層は、導電性を有する第２の元素を含有する
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  11. 前記第２の元素は、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン（Ｗ）から選択される
    ことを特徴とする請求項１０に記載の不揮発性記憶装置。
  12. 前記カルコゲナイド材料層の前記第１の材料層部分において、前記第２の元素の濃度は前記第１の材料層部分と前記第２の配線との境界部近傍で増加しており、
    前記カルコゲナイド材料層の前記第２の材料層部分において、前記第２の元素の濃度は前記第２の材料層部分と前記第３の配線との境界部近傍で増加している
    ことを特徴とする請求項１０に記載の不揮発性記憶装置。
  13. 前記カルコゲナイド材料層の前記第１の材料層部分と前記第２の配線との境界部には酸化物層が介在し、
    前記カルコゲナイド材料層の前記第２の材料層部分と前記第３の配線との境界部には酸化物層が介在する
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  14. 前記第１の材料層部分及び前記第２の材料層部分はそれぞれ、第１の抵抗状態及び前記第１の抵抗状態よりも高い抵抗を有する第２の抵抗状態を有する
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
JP2019169327A 2019-09-18 2019-09-18 不揮発性記憶装置 Pending JP2021048224A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019169327A JP2021048224A (ja) 2019-09-18 2019-09-18 不揮発性記憶装置
US16/803,863 US11081526B2 (en) 2019-09-18 2020-02-27 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019169327A JP2021048224A (ja) 2019-09-18 2019-09-18 不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2021048224A true JP2021048224A (ja) 2021-03-25

Family

ID=74867833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019169327A Pending JP2021048224A (ja) 2019-09-18 2019-09-18 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US11081526B2 (ja)
JP (1) JP2021048224A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765916B2 (en) * 2020-06-17 2023-09-19 Kioxia Corporation Memory device and method of manufacturing memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7326951B2 (en) * 2004-12-16 2008-02-05 Macronix International Co., Ltd. Chalcogenide random access memory
US7381982B2 (en) * 2005-08-26 2008-06-03 Macronix International Co., Ltd. Method for fabricating chalcogenide-applied memory
EP1801896B1 (en) * 2005-12-23 2010-05-19 STMicroelectronics Srl Process for manufacturing a selection device with reduced current leakage, and selection device, in particular for phase change memory devices
US20110049454A1 (en) * 2006-06-23 2011-03-03 Motoyasu Terao Semiconductor device
WO2008142768A1 (ja) * 2007-05-21 2008-11-27 Renesas Technology Corp. 半導体装置およびその製造方法
KR20090029488A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
WO2010041373A1 (ja) 2008-10-06 2010-04-15 パナソニック株式会社 情報記録媒体とその製造方法、及びスパッタリングターゲット
US8227785B2 (en) * 2010-11-11 2012-07-24 Micron Technology, Inc. Chalcogenide containing semiconductors with chalcogenide gradient
JP5940924B2 (ja) 2012-07-20 2016-06-29 株式会社日立製作所 低電力で動作する半導体記憶装置
WO2014070682A1 (en) * 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
US8829581B1 (en) * 2013-04-19 2014-09-09 Hewlett-Packard Development Company, L.P. Resistive memory devices
US9276134B2 (en) * 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9401474B2 (en) * 2014-07-01 2016-07-26 Micron Technology, Inc. Methods of forming structures
US9865811B2 (en) * 2015-02-10 2018-01-09 Eugeniy Troyan Semiconductor memory devices for use in electrically alterable read only memory (ROM) and semiconductor thin film devices (spintrons and spin-orbitrons)
WO2017104577A1 (ja) 2015-12-17 2017-06-22 国立大学法人東北大学 相変化材料および相変化型メモリ素子
US10700128B1 (en) * 2018-12-21 2020-06-30 Micron Technology, Inc. Three-dimensional memory array
US11244855B2 (en) * 2019-05-03 2022-02-08 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
US11282895B2 (en) * 2019-07-02 2022-03-22 Micron Technology, Inc. Split pillar architectures for memory devices

Also Published As

Publication number Publication date
US11081526B2 (en) 2021-08-03
US20210083003A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
CN101859871B (zh) 存储元件及其制造方法和半导体存储装置
CN106992196B (zh) 可变电阻存储器件
EP1686624B1 (en) Method of fabricating a nonvolatile memory device made of electric resistance material
US8169819B2 (en) Semiconductor storage device
US8853682B2 (en) Methods of self-aligned growth of chalcogenide memory access device
US8422283B2 (en) Phase change memory device to prevent thermal cross-talk and method for manufacturing the same
CN104871313A (zh) 存储装置和存储装置制造方法
JP2007019475A (ja) 相変化メモリ素子及びその製造方法
US8518790B2 (en) Method of forming memory device
US8559210B2 (en) Memory device
JP2008153664A (ja) 相変化メモリ素子とその製造方法及び動作方法
JP2021048224A (ja) 不揮発性記憶装置
US9118005B2 (en) Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions
KR20210041692A (ko) 가변 저항 메모리 소자
US11574956B2 (en) Semiconductor device including data storage material pattern
KR20050059855A (ko) 상전이 메모리소자 및 그 제조방법
US11778932B2 (en) Resistive random access memory and manufacturing method thereof
US20210167130A1 (en) Variable resistance memory device and method of fabricating the same
JP2021527948A (ja) メモリセルのための電極の製造
CN112436008B (zh) 半导体存储装置及其制造方法
US11856880B2 (en) Semiconductor storage device
US11201191B2 (en) Semiconductor memory device having a plurality of memory cells each having a phase change material
CN116209339A (zh) 半导体器件及其制造方法
WO2020166073A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2023180601A (ja) 半導体装置