KR20090029488A - Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법 - Google Patents

Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법 Download PDF

Info

Publication number
KR20090029488A
KR20090029488A KR1020070094777A KR20070094777A KR20090029488A KR 20090029488 A KR20090029488 A KR 20090029488A KR 1020070094777 A KR1020070094777 A KR 1020070094777A KR 20070094777 A KR20070094777 A KR 20070094777A KR 20090029488 A KR20090029488 A KR 20090029488A
Authority
KR
South Korea
Prior art keywords
source
group
reaction chamber
film
phase change
Prior art date
Application number
KR1020070094777A
Other languages
English (en)
Inventor
배병재
조성래
이진일
서주형
박혜영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070094777A priority Critical patent/KR20090029488A/ko
Priority to US12/212,773 priority patent/US20090075420A1/en
Publication of KR20090029488A publication Critical patent/KR20090029488A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Te 함유 칼코게나이드막 형성 방법 및 상변화 메모리 소자 제조 방법을 제공한다. 상기 Te 함유 칼코게나이드막 형성 방법은 Te를 함유하는 제1 소오스를 라디칼화하는 단계를 구비한다. 상기 라디칼화된 제1 소오스를 반응 챔버 내에 공급하여 Te 함유 칼코케나이드 막을 형성한다.

Description

Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리 소자 제조 방법{Method of forming chalcogenide layer including Te, and method of fabricating phase-change memory device}
본 발명은 박막 형성 방법 및 메모리 소자 제조 방법에 관한 것으로, 더욱 자세하게는 Te 함유 칼코게나이드막 형성 방법 및 상변화 메모리 소자 제조 방법에 관한 것이다.
칼코게나이드(chalcogenide) 물질과 같은 상변화 물질(Phase Change Material)은 온도의 변화에 따라 결정 상태(crystalline state)와 비정질 상태(amorphous state)를 갖는 물질로, 상기 결정 상태에서의 비저항은 상기 비정질 상태에서의 비저항에 비해 낮다. 상변화 물질의 이러한 성질은 상기 상변화 물질을 기억 소자로서 적용할 수 있게 하는데, 이러한 기억 소자가 최근 많이 연구되고 있는 PRAM(Phase-change Random Acess Memory)이다.
상기 PRAM의 단위 셀은 억세스 소자(access device) 및 상변화 저항체를 구비한다. 상기 상변화 저항체는 일반적으로 하부 전극과 상부 전극 사이에 배치된 상변화 물질막을 구비하며, 상기 억세스 소자는 상기 하부 전극에 전기적으로 연결 된다.
도 1은 상변화 저항체에 대해 셋 또는 리셋 프로그래밍을 수행하기 위한 방법을 나타낸 그래프이다.
도 1을 참조하면, 먼저 비정질 상태의 상변화 물질막을 결정화 온도(crystallization temperature; Tx)와 용융점(melting point; Tm) 사이의 온도로 일정 시간 가열하고 냉각시키면, 상기 상변화 물질막은 비정질 상태에서 결정 상태로 변한다(셋 프로그래밍). 이에 반하여, 상기 상변화 물질막을 상기 용융점(Tm) 이상의 온도로 가열하고 급격하게 냉각시키면, 상기 상변화 물질막은 결정 상태에서 비정질 상태로 변한다(리셋 프로그래밍).
이 때, 상기 상변화 물질막을 결정화 온도와 용융점 사이의 온도 또는 용융점 이상의 온도로 가열시키는 것은 상기 하부 전극과 상기 억세스 소자를 통해 흐르는 쓰기 전류의 양에 따라 결정된다. 다시 말해서, 상기 하부 전극과 상기 스위칭 소자를 통해 쓰기 전류가 흐르면 상기 하부 전극과 상기 상변화 물질막 사이의 계면에서 주울 열(joule heat)이 생성되는데, 상기 주울 열에 의한 온도는 상기 쓰기 전류의 양에 따라 결정될 수 있다.
한편, 리셋 프로그래밍시 비교적 큰 값의 쓰기 전류를 인가하기 위해서는 상기 억세스 소자의 크기 또한 증대되어야 하는데, 이는 소자 집적도 증가에 대한 장애요소가 되고 있다. 이를 해결하기 위해, 상기 하부 전극과 상기 상변화 물질막 사이의 접촉 면적을 줄임으로써, 상기 쓰기 전류의 유효 전류 밀도(effective current density)를 증가시키는 방안이 연구되고 있다. 이러한 방법 중의 하나로 하부 전극의 미세 영역을 노출시키는 미세한 비아홀을 형성한 후 상기 비아홀 내에 상변화 물질을 채워 상변화 물질막을 형성함으로써, 상기 하부 전극과 상기 상변화 물질막의 접촉면적을 감소시키는 방법이 있다. 그러나, 상기 상변화 물질막은 스퍼터링법에 의해 형성되는 것이 일반적이어서, 스퍼터링법에 의해 형성된 막의 불량한 스텝 커버리지 특성으로 인해 상기 비아홀을 보이드 없이 안정적으로 채우는 것이 매우 힘들다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 낮은 온도에서 스텝 커버리지가 양호한 칼코게나이드막을 형성하는 방법 및 이를 이용하는 상변화 메모리 소자 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 Te 함유 칼코케나이드막 제조방법을 제공한다. 상기 방법은 Te를 함유하는 제1 소오스를 라디칼화하는 단계를 구비한다. 상기 라디칼화된 제1 소오스를 반응 챔버 내에 공급하여 Te 함유 칼코케나이드 막을 형성한다.
상기 제1 소오스는 하기 화학식 1로 표시될 수 있다.
R1-Te-R2
상기 화학식 1에서, R1 및 R2는 각각 독립적으로 C1-C10의 알킬기(alkyl group), C2-C12의 올레핀기(olefinic group), C2-C13의 아세틸렌기(acetylenic group), 알렌기(allenic group; -CHCCH2), 시안기(cyan group; -CN), -NCX기(X는 O, S, Se 또는 Te), 아지드 리간드(azide ligand; N3), 아미드 리간드(amide ligand; NR3R4, R3 및 R4는 각각 독립적으로 C1-C10의 알킬기, C2-C12의 올레핀기, C2-C13의 아세틸렌기 또는 알렌기), 또는 이들의 조합이거나; R1 및 R2가 화학적으로 결합되어 고리 시스템을 형성한다.
상기 제1 소오스를 라디칼화하는 것은 상기 제1 소오스를 가열하는 것을 포함할 수 있다. 상기 Te 함유 칼코게나이드막의 형성온도는 200℃ 이상 300℃ 미만일 수 있다. 상기 제1 소오스를 반응 챔버 내에 공급하기 전, 후 또는 이와 동시에 제2 소오스를 상기 반응 챔버 내에 공급할 수 있다. 상기 제2 소오스는 Ge 소오스, Sb 소오스, Bi 소오스, As 소오스, Sn 소오스, O 소오스, Au 소오스, Pd 소오스, Se 소오스, Ti 소오스 및 S 소오스로 이루어진 군에서 선택되는 하나 이상의 소오스일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 상변화 메모리 소자 제조방법을 제공한다. 상기 방법은 반응 챔버 내에 하부 전극이 형성된 기판을 로딩하는 단계를 포함한다. Te를 함유하는 제1 소오스를 라디칼화한다. 상기 라디칼화된 제1 소오스를 반응 챔버 내에 공급하여 상기 하부 전극 상에 Te 함유 상변화 물질막을 형성한다. 상기 상변화 물질막 상에 상부 전극을 형성한다.
상기 상변화 물질막을 형성하기 전에, 상기 하부 전극 상에 상기 하부 전극의 일부를 노출시키는 비아홀을 갖는 층간절연막을 형성할 수 있다. 상기 상변화 물질막은 상기 비아홀 내에 형성할 수 있다.
상술한 바와 같이 본 발명에 따르면, 라디칼화된 Te 소오스를 반응 챔버 내 로 공급함으로써, Te 함유 칼코게나이드막의 증착온도를 감소시킬 수 있다. 이러한 낮은 온도에서 증착된 칼코게나이드막은 높은 공정온도에서 형성된 칼코게나이드막에 비해 그레인 사이즈가 작다. 따라서, 칼코게나이드막의 스텝 커버리지가 향상되어 콘택홀의 입구를 막지 않으면서 콘택홀의 측벽 상에 콘포말한 칼코게나이드막을 형성할 수 있으며, 나아가 콘택홀을 보이드 없이 안정적으로 채울 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Te 함유 칼코게나이드막 형성 방법
도 2는 본 발명의 일 실시예에 따른 Te 함유 칼코게나이드막 형성 방법을 나타낸 플로우 챠트(flow chart)이다.
도 2를 참조하면, 반응 챔버 내에 기판을 로딩한다(S10). 상기 기판은 실리콘 산화물, 티타늄 산화물, 알루미늄 산화물(Al2O3), 지르코늄 산화물 또는 하프늄 산화물로 이루어진 유전막; 티타늄(Ti), 티타늄 질화물(TiN), 알루미늄, 탈륨(Ta), 탈륨 질화물(TaN) 또는 티타늄 알루미늄 질화물(TiAlN)로 이루어진 도전막; 또는 실리콘 또는 실리콘 카바이드(SiC)로 이루어진 반도체막을 포함할 수 있다.
상기 반응 챔버는 냉벽형(cold wall type) 또는 열벽형(hot wall type)일 수 있다. 상기 냉벽형 반응 챔버는 열선이 구비된 기판 스테이지 및 상기 기판 스테이지 상에 위치하는 샤워 헤드를 구비할 수 있다. 상기 기판 스테이지 상에 상기 기판이 배치될 수 있다. 이러한 냉벽형 반응 챔버는 매엽식(single type)일 수 있다. 한편, 열벽형 반응 챔버는 그의 벽 내에 열선이 배치된다. 상기 열벽형 반응 챔버 내에 다수 장의 기판이 수직으로 적층될 수 있다. 이러한 반응 챔버는 수직형 & 매엽식(vertical & batch type)일 수 있다.
Te를 함유하는 제1 소오스를 라디칼화한다(S20).
상기 Te를 함유하는 제1 소오스 즉, Te 소오스는 하기 화학식 1로 표시될 수 있다.
<화학식 1>
R1-Te-R2
상기 화학식 1에서, R1 및 R2는 각각 독립적으로 C1-C10의 알킬기(alkyl group), C2-C12의 올레핀기(olefinic group), C2-C13의 아세틸렌기(acetylenic group), 알렌기(allenic group; -CHCCH2), 시안기(cyan group; -CN), -NCX기(X는 O, S, Se 또는 Te), 아지드 리간드(azide ligand; N3), 아미드 리간드(amide ligand; NR3R4, R3 및 R4는 각각 독립적으로 C1-C10의 알킬기, C2-C12의 올레핀기, C2-C13의 아세틸렌기 또는 알렌기), 또는 이들의 조합이거나; R1 및 R2가 화학적으로 결합되어 고리 시스템을 형성한다.
상기 Te 소오스는 상기 반응 챔버 내로 공급되기 전에 예열(preheating)됨으로써 라디칼화될 수 있다. 다시 말해서, 상기 반응 챔버 내로 공급하기 전에 상기 Te 소오스를 가열함으로써 다음과 같은 반응식에 의해 Te-R 라디칼을 생성할 수 있다. 상기 Te-R 라디칼을 생성하기 위한 예열 온도는 약 150도 내지 400도일 수 있다. 상기 예열 온도가 150도 미만인 경우 Te-R 라디칼이 생성되지 않을 수 있고, 400도를 초과하는 경우 Te-R 라디칼의 추가적인 분해로 인해 Te 라디칼이 생성될 수 있기 때문에 바람직하지 않다.
R-Te-R → R-Te· + ·R
구체적으로, 상기 냉벽형(cold wall type) 반응 챔버의 경우 상기 Te 소오스가 상기 샤워 헤드로 공급되기 전에 예열기를 거침으로써 라디칼화될 수 있다. 상기 열벽형 반응 챔버의 경우 상기 Te 소오스의 공급관이 상기 반응 챔버의 내벽 상에 설치되어, 상기 공급관을 통해 공급되는 Te 소오스는 상기 반응 챔버가 가열됨과 동시에 가열되어 라디칼화될 수 있다. 이와는 달리, 상기 Te 소오스가 상기 반응 챔버로 공급되기 전에 특정온도에서 기화됨으로써 라디칼화될 수 있다.
상기 반응 챔버 내로 상기 라디칼화된 Te 소오스를 공급하여(S30), 상기 기판 상에 Te 함유 칼코게나이드막을 형성한다(S40).
상기 반응 챔버 내에 상기 라디칼화된 Te 소오스를 공급하기 전, 후 또는 이와 동시에 제2 소오스를 더 공급할 수 있다. 상기 라디칼화된 Te 소오스를 상기 반응 챔버내로 공급함으로써, 상기 Te 소오스와 상기 제2 소오스 사이의 반응력 즉, 텔루리데이션 파워(telluridation power)를 향상시킬 수 있다. 따라서, 상기 Te 함유 칼코게나이드막의 증착온도를 감소시킬 수 있다. 구체적으로, Te 함유 칼코게나이드막의 증착온도를 300℃ 미만으로 낮출 수 있다. 나아가, Te 함유 칼코게나이드막의 증착온도가 200℃에 이르기까지 감소될 수 있다. 이러한 낮은 온도에서 증착된 칼코게나이드막은 높은 공정온도에서 형성된 칼코게나이드막에 비해 그레인 사이즈가 작다. 따라서, 칼코게나이드막의 스텝 커버리지가 향상되어 콘택홀의 입구를 막지 않으면서 콘택홀의 측벽 상에 콘포말한 칼코게나이드막을 형성할 수 있으며, 나아가 콘택홀을 보이드 없이 안정적으로 채울 수 있다.
상기 제2 소오스는 Ge 소오스, Sb 소오스, Bi 소오스, As 소오스, Sn 소오스, O 소오스, Au 소오스, Pd 소오스, Se 소오스, Ti 소오스 및 S 소오스로 이루어진 군에서 선택되는 하나 이상의 소오스일 수 있다. 이 때, 상기 Te 함유 칼코게나이드막은 Ge-Sb-Te막, Ge-Te막, Sb-Te막, Ge-Bi-Te막, Ge-Te-As막, Ge-Te-Sn막, Ge-Te-Sn-O막, Ge-Te-Sn-Au막, Ge-Te-Sn-Pd막, Ge-Te-Se막, Ge-Te-Ti막, (Ge, Sn)-Sb-Te막, Ge-Sb-(Se, Te)막, 또는 Ge-Sb-Te-S막일 수 있다. 상기 Te 함유 칼코케나이드막은 N, O, Bi, Sn, B, Si 또는 이들의 조합을 불순물로서 함유하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
상기 제2 소오스로서 Ge 소오스 및/또는 Sb 소오스를 공급한 경우, 상기 기 판 상에 형성되는 Te 함유 칼코게나이드막은 Ge-Sb-Te막, Ge-Te막 또는 Sb-Te막일 수 있다. 상기 Ge소오스는 Ge(CH3)4, Ge(C2H5)4, Ge(n-C4H9)4, Ge(i-C4H9)4, Ge(C6H5)4, Ge(CH2=CH)4, Ge(CH2CH=CH2)4, Ge(CF2=CF)4, Ge(C6H5CH2CH2CH2)4, Ge(CH3)3(C6H5), Ge(CH3)3(C6H5CH2), Ge(CH3)2(C2H5)2, Ge(CH3)2(C6H5)2, GeCH3(C2H5)3, Ge(CH3)3(CH=CH2), Ge(CH3)3(CH2CH=CH2), Ge(C2H5)3(CH2CH=CH2), Ge(C2H5)3(C5H5), GeH(CH3)3, GeH(C2H5)3, GeH(C3H7)3, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4　, Ge(N(C2H5)2)4　, Ge(N(i-C3H7)2)4　　, Ge[N(Si(CH3)3)2]4일 수 있고, 상기 Sb 소오스는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3　, Sb(N(i-C3H7)2 )3 또는 Sb[N(Si(CH3)3)2]3일 수 있다.
상기 Te 함유 칼코게나이드막을 형성하는 것은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층 증착법(Atomic Layer Deposition; ALD)을 사용하여 수행할 수 있다. 따라서, 칼코게나이드막의 스텝 커버리지(step coverage)를 더욱 향상시킬 수 있다.
도 3은 화학기상증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램(gas pulsing diagram)이다.
도 3을 참조하면, 반응 챔버 내에 운반 가스(carrier gas) 및 반응 가스(reaction gas)를 공급하면서, Ge 소오스, Sb 소오스 및 라디칼화된 Te 소오스을 동시에 주입하여 Ge-Sb-Te막을 형성한다.. 상기 운반 가스는 불활성 가스로서 Ar, He 또는 N2일 수 있고, 상기 반응 가스는 H2, O2, O3, H2O, SiH4, B2H6, N2H4 또는 NH3일 수 있다. 상기 라디칼된 Te 소오스는 상기 반응 챔버 내에 공급되기 전에 예열되어 라디칼화된 것일 수 있다. 따라서, 상기 Te 소오스와 상기 Ge 소오스 사이의 반응력; 및 상기 Te 소오스와 Sb 소오스 사이의 반응력의 향상되어 막 증착 온도가 감소될 수 있다. 상기 Ge 소오스, 상기 Sb 소오스 및 상기 Te 소오스는 각각 10 내지 1000sccm의 양으로 주입될 수 있으며, 1 내지 1000초 동안 주입될 수 있다. 상기 Ge 소오스, 상기 Sb 소오스 및 상기 Te 소오스가 챔버 내에 주입되는 시간은 증착 시간(deposition time)으로 정의될 수 있다.
도 4는 원자층증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램이다.
도 4를 참조하면, 반응 챔버 내에 운반 가스 및 반응 가스를 공급하면서, Ge 소오스와 라디칼화된 Te 소오스를 T1 시간동안 주입하여 GeTe막을 형성한다(제1 단계). 상기 운반 가스는 불활성 가스로서 Ar, He 또는 N2일 수 있고, 상기 반응 가스는 H2, O2, O3, H2O, SiH4, B2H6, N2H4 또는 NH3일 수 있다. T2 시간동안 소오스들의 공급을 차단하고, 상기 반응 챔버 내에 상기 불활성 가스 및 상기 반응 가스를 공급하여 물리적으로 흡착된 Ge 소오스와 Te 소오스; 및 미반응한 Ge 소오스와 Te 소오스를 제거한다(제2 단계). 상기 반응 챔버 내에 Sb 소오스와 라디칼화된 Te 소오스를 T3 시간동안 공급하여 SbTe막을 형성한다(제3 단계). T4 시간동안 소오스들의 공급을 차단하고, 상기 반응 챔버 내에 상기 불활성 가스 및 상기 반응 가 스를 공급하여 물리적으로 흡착된 Sb 소오스와 Te 소오스; 및 미반응한 Sb 소오스와 Te 소오스를 제거한다(제4 단계). 상기 제1 내지 제4 단계를 구비하는 단위 사이클(cycle)을 반복진행하여 Ge-Sb-Te막을 형성할 수 있다. 상기 Ge 소오스, 상기 Sb 소오스 및 상기 Te 소오스는 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 주입할 수 있다. 상기 라디칼된 Te 소오스는 상기 반응 챔버 내에 공급되기 전에 예열되어 라디칼화된 것일 수 있다. 따라서, 상기 Te 소오스 및 상기 Ge 소오스 사이의 반응력; 및 상기 Te 소오스 및 Sb 소오스 사이의 반응력의 향상되어 막 증착 온도가 감소될 수 있다.
Te 함유 칼코게나이드막 형성 방법을 사용한 상변화 메모리 소자 제조방법
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 5a를 참조하면, 기판(100) 상에 소자분리막(미도시)을 형성하여 활성영역을 한정한다. 상기 활성영역 상에 게이트 절연막(105) 및 게이트 도전막(110)을 차례로 적층하고, 상기 게이트 도전막(110) 및 상기 게이트 절연막(105)을 차례로 식각하여 게이트 전극(110)을 형성한다. 상기 게이트 전극(110)을 마스크로 하여 상기 기판(100) 내에 불순물을 저농도로 도우핑하여, 상기 기판(100) 내에 상기 게이트 전극(110)에 인접하는 저농도 불순물 영역(101a)을 형성한다.
상기 저농도 불순물 영역(101a)이 형성된 기판(100) 상에 게이트 스페이서 절연막을 적층하고, 상기 게이트 스페이서 절연막을 이방성 식각하여 상기 게이트 전극(110)의 측벽 상에 게이트 스페이서(115)를 형성한다. 그 후, 상기 게이트 전 극(110) 및 상기 게이트 스페이서(115)을 마스크로 하여 상기 기판 내(100)에 불순물을 고농도로 도우핑하여, 상기 기판(100) 내에 상기 게이트 스페이서(115)에 인접한 고농도 불순물 영역(101b)을 형성한다.
상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)은 소오스/드레인 영역을 형성하되, 상기 게이트 전극(110)의 일측에 위치한 상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)의 쌍은 소오스 영역(102)을 형성하고, 타측에 위치한 상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)의 쌍은 드레인 영역(103)을 형성한다. 상기 게이트 전극(110) 및 상기 소오스 영역(102) 및 상기 드레인 영역(103)은 모스 트랜지스터를 구성하며, 상기 모스 트랜지스터는 억세스 소자로서의 역할을 한다. 그러나, 상기 억세스 소자는 상기 모스 트랜지스터에 한정되지 않고, 다이오드 또는 바이폴라 트랜지스터일 수 있다.
상기 소오스/드레인 영역들(102, 103)이 형성된 기판(100) 상에 제1 층간 절연막(120)을 형성하고, 상기 제1 층간 절연막(120) 내에 상기 제1 층간 절연막(120)을 관통하여 상기 드레인 영역(103)에 접속하는 콘택 플러그(125)를 형성한다. 상기 콘택 플러그(125)는 텅스텐막으로 형성할 수 있다.
상기 콘택 플러그(125) 상에 상기 콘택 플러그(125)를 덮는 하부 전극(135)을 형성한다. 상기 하부 전극(135)은 티타늄 질화막(TiN), 티타늄 알루미늄 질화막(TiAlN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 몰리브데늄 질화막(MoN), 니오비윰 질화막(NbN), 티타늄 실리콘 질화막(TiSiN), 타이타늄 붕소 질화막(TiBN), 지르코늄 실리콘 질화막(ZrSiN), 텅스텐 실리콘 질화막(WSiN), 텅스텐 붕소 질화막(WBN), 지르코늄 알루미늄 질화막(ZrAlN), 몰리브데늄 알루미늄 질화막(MoAlN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 알루미늄 질화막(TaAlN), 티타늄 텅스텐막(TiW), 티타늄 알루미늄막(TiAl), 티타늄 산질화막(TiON), 티타늄 알루미늄 산질화막(TiAlON), 텅스텐 산질화막(WON) 또는 탄탈륨 산질화막(TaON)으로 형성할 수 있다.
상기 하부 전극(135) 상에 몰드 절연막(140)을 형성하고, 상기 몰드 절연막(140) 내에 상기 하부 전극(135)의 일부 영역을 노출시키는 비아홀(140a)을 형성한다. 상기 비아홀(140a)이 형성된 기판 상에 홀 스페이서 절연막을 적층하고, 상기 홀 스페이서 절연막을 이방성 식각하여 상기 비아홀(140a) 내에 상기 하부 전극(135)을 노출시킨다. 그 결과, 상기 비아홀(140a) 내의 측벽 상에 홀 스페이서(145)가 형성된다. 따라서, 상기 비아홀(140a)의 유효 직경(effective diameter)은 상기 홀 스페이서(145)에 의해 사진공정의 한계 해상도(resolution limit)보다 작아질 수 있다.
이어서, 상기 비아홀(140a)이 형성된 기판 상에 상변화 물질막(150)을 적층한다. 상기 상변화 물질막(150)은 Te 함유 칼코게나이드막으로서, 도 2를 참조하여 설명한 방법을 사용하여 형성할 수 있다. 따라서, 상기 상변화 물질막(150)의 증착온도를 300℃ 미만으로 감소시킬 수 있다. 나아가, 상기 상변화 물질막(150)의 증착온도를 200℃에 이르기까지 감소시킬 수 있다. 이러한 낮은 온도에서 증착된 상변화 물질막(150)은 높은 공정온도에서 형성된 상변화 물질막(150)에 비해 그 레인 사이즈가 작다. 따라서, 상기 비아홀(140a)의 유효 직경이 매우 작은 경우에도 상변화 물질막(150)은 상기 비아홀(140a)을 보이드 없이 안정적으로 채울 수 있다.
도 5b를 참조하면, 상기 상변화 물질막(150)을 평탄화하여 상변화 물질 패턴(151)을 형성한다. 상기 상변화 물질 패턴(151) 상에 상부 전극(160)을 형성한다. 상기 상변화 물질막(150)을 평탄화하는 것은 에치백(etch back) 또는 화학적 기계적 연마법(Chemical Mechanical Polishing; CMP)을 사용하여 수행할 수 있다. 그 결과, 하부 전극(135), 상부 전극(160) 및 상기 하부 전극(135)과 상기 상부 전극(160) 사이에 배치된 상변화 물질 패턴(151)을 구비하는 상변화 저항체가 형성된다.
도 6a, 도 6b 및 도 6c는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 제조방법은 후술하는 것을 제외하고는 도 5a 및 도 5b를 참조하여 설명한 제조방법과 유사하다.
도 6a를 참조하면, 하부 전극(135) 상에 몰드 절연막(140)을 형성하고, 상기 몰드 절연막(140) 내에 상기 하부 전극(135)의 일부 영역을 노출시키는 비아홀(140a)을 형성한다. 상기 비아홀(140a) 내에 상변화 물질막(152)을 적층한다. 상기 상변화 물질막(152)은 상기 비아홀(140a)을 완전히 채우지 않고, 상기 비아홀(140a)의 측벽을 콘포말하게 덮도록 형성한다. 상기 상변화 물질막(152)은 Te 함유 칼코게나이드막으로서, 도 2를 참조하여 설명한 방법을 사용하여 형성할 수 있다. 따라서, 상기 상변화 물질막(152)의 증착온도를 300℃ 미만으로 감소시킬 수 있다. 나아가, 상기 상변화 물질막(152)의 증착온도를 200℃에 이르기까지 감소시킬 수 있다. 이러한 낮은 온도에서 증착된 상변화 물질막(152)은 높은 공정온도에서 형성된 상변화 물질막에 비해 그레인 사이즈가 작다. 따라서, 상기 비아홀의 상부부분을 막지 않으면서도 상기 비아홀의 측벽을 콘포말하게 덮을 수 있다.
도 6b를 참조하면, 상기 상변화 물질막(152)을 상기 하부 전극(135)이 노출될 때까지 이방성 식각하여 상기 비아홀(140a)의 측벽 상에 상변화 물질 스페이서(153)를 형성함과 동시에 상기 몰드 절연막(140)의 상부면을 노출시킨다. 상기 노출된 하부 전극(135) 및 상기 몰드 절연막(140) 상에 버퍼 절연막(155)을 적층한다. 상기 버퍼 절연막(155)은 상기 비아홀(140a)을 채우도록 형성한다. 상기 비아홀(140a) 내에서 상기 버퍼 절연막(155)의 측벽은 상기 상변화 물질 스페이서(153)에 의해 둘러싸여진다.
상기 버퍼 절연막(155)이 형성된 기판을 평탄화하여, 상기 상변화 물질 스페이서(153)의 상부면이 노출되도록 한다. 일 예로서, 도면에 도시된 파선(broken line)에 이르기까지 평탄화될 수 있다.
도 6c를 참조하면, 상기 상변화 물질 스페이서(153)의 상부면이 노출된 기판 상에 상부 전극(160)을 형성한다. 그 결과, 하부 전극(135), 상부 전극(160) 및 상기 하부 전극(135)과 상기 상부 전극(160) 사이에 배치된 상변화 물질 스페이서(153)을 구비하는 상변화 저항체가 형성된다. 상기 상변화 물질 스페이서(153)와 상기 하부 전극(135)과의 접촉면적은 도 5b를 참조하여 설명한 상변화 물질 패턴에 비해 감소할 수 있다. 따라서, 상기 상변화 물질 스페이서(153)에 인가되는 쓰기 전류의 유효 전류 밀도(effective current density)를 더욱 증가시킬 수 있다.
<실험예들; examples>
<제조예 1>
기판을 반응 챔버 내에 로딩하였다. 상기 반응 챔버 내에 500sccm의 Ar 및 100sccm의 H2를 공급하였다. 100sccm의 Te(C(CH3)3)2를 200℃로 가열한 후, 가열된 Te(C(CH3)3)2를 상기 Ar 및 H2가 공급되고 있는 반응 챔버 내에 공급하였다. 이와 동시에, 100sccm의 Sb(N(CH3)2)3를 상기 반응 챔버 내에 공급하하여 Sb2Te3막을 제조하였다. Sb(N(CH3)2)3와 200℃로 가열된 Te(C(CH3)3)2의 공급시간은 900초였다. 상기 반응 챔버 내의 히터 설정온도는 200℃였다.
<제조예 1>
Te(C(CH3)3)2를 225℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 225도로 가열된 Te(C(CH3)3)2의 공급시간은 600초이며, 상기 반응 챔버 내의 히터 설정 온도는 225℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
<제조예 3>
Te(C(CH3)3)2를 250℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 250℃로 가열된 Te(C(CH3)3)2의 공급시간은 600초이며, 상기 반응 챔버 내의 히터 설정 온도는 250℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
<제조예 4>
Te(C(CH3)3)2를 275℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 275℃로 가열된 Te(C(CH3)3)2의 공급시간은 600초이며, 상기 반응 챔버 내의 히터 설정 온도는 275℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
<비교예 1>
Te(C(CH3)3)2를 120℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 120℃로 가열된 Te(C(CH3)3)2의 공급시간은 90초이며, 상기 반응 챔버 내의 히터 설정 온도는 280℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
<비교예 2>
Te(C(CH3)3)2를 120℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 120℃로 가열된 Te(C(CH3)3)2의 공급시간은 90초이며, 상기 반응 챔버 내의 히터 설정 온도는 300℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하 여 Sb2Te3막을 형성하였다.
<비교예 3>
Te(C(CH3)3)2를 120℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 120℃로 가열된 Te(C(CH3)3)2의 공급시간은 90초이며, 상기 반응 챔버 내의 히터 설정 온도는 330℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
<비교예 4>
Te(C(CH3)3)2를 120℃로 가열한 후 상기 반응 챔버 내에 공급하고, Sb(N(CH3)2)3와 120℃로 가열된 Te(C(CH3)3)2의 공급시간은 90초이며, 상기 반응 챔버 내의 히터 설정 온도는 350℃인 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Sb2Te3막을 형성하였다.
하기 표 1은 상기 제조예들 1 내지 4, 및 상기 비교예들 1 내지 4의 실험조건 및 그에 따른 Sb2Te3막의 증착 두께 및 증착 속도를 나타낸다.
<표 1>
Te 소오스 예열온도 반응 챔버 내의 히터 설정 온도 Sb2Te3막 증착두께 Sb2Te3막 증착속도
제조예 1 200 ℃ 200 ℃ 60 Å/900 sec 0.06 Å/sec
제조예 2 225 ℃ 225 ℃ 250 Å/600 sec 0.42 Å/sec
제조예 3 250 ℃ 250 ℃ 370 Å/600 sec 0.62 Å/sec
제조예 4 275 ℃ 275 ℃ 780 Å/600 sec 1.3 Å/sec
비교예 1 120 ℃ 280 ℃ 증착 안됨 0
비교예 2 300 ℃ 200 Å/90 sec 2.2 Å/sec
비교예 3 330 ℃ 320 Å/90 sec 3.6 Å/sec
비교예 4 350 ℃ 520 Å/90 sec 5.8 Å/sec
표 1을 참조하면, Te 소오스를 200℃ 이상에서 예열한 후 반응 챔버 내에 공급한 경우(제조예들 1 내지 4)에는 Sb2Te3막을 300℃ 미만의 온도 나아가, 최소 200℃의 낮은 온도에서 증착할 수 있음을 알 수 있다. 그러나, Te 소오스를 120℃에서 예열한 후 반응 챔버 내에 공급한 경우(비교예들 1 내지 4)에는 Sb2Te3막을 300℃ 이상의 온도에서만 증착할 수 있음을 알 수 있다.
이와 같이, Te 소오스를 라디칼화시킬 수 있는 온도인 150℃ 이상에서 상기 Te 소오스를 가열하여 라디칼화함으로써, Te 함유 칼코게나이드막의 증착 온도를 약 100℃ 정도 감소시킬 수 있다. 이는 라디칼화된 Te 소오스와 Sb 소오스 사이의 반응력이 향상됨에 기인할 수 있다.
도 7 및 도 8은 제조예 2 및 비교예 2에 따라 형성된 Te 함유 칼코게나이드막을 나타낸 사진들이다.
도 7 및 도 8을 참조하면, 제조예 2에 따른 Te 함유 칼코게나이드막의 그레인 사이즈가 비교예 2에 따른 Te 함유 칼코게나이드막의 그레인 사이즈에 비해 작은 것을 알 수 있다. 그레인 사이즈가 작은 칼코게나이드막은 스텝 커버리지가 향상되어 콘택홀의 입구를 막지 않으면서 콘택홀의 측벽 상에 콘포말한 칼코게나이드막을 형성할 수 있으며, 나아가 콘택홀을 보이드 없이 안정적으로 채울 수 있다.
결론적으로, Te 소오스를 라디칼화하여 반응 챔버 내에 공급하여 칼코게나이드막의 증착 온도를 낮춤으로써, 칼코게나이드막의 그레인 사이즈를 감소시킬 수 있고, 이에 따라 콘택홀의 측벽 상에 콘포말한 칼코게나이드막을 형성할 수 있으 며, 나아가 콘택홀을 보이드 없이 안정적으로 채울 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 상변화 저항체에 대해 셋 또는 리셋 프로그래밍을 수행하기 위한 방법을 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 따른 Te 함유 칼코게나이드막 형성 방법을 나타낸 플로우 챠트(flow chart)이다.
도 3은 화학기상증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램(gas pulsing diagram)이다.
도 4는 원자층증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 6a, 도 6b 및 도 6c는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 7 및 도 8은 제조예 2 및 비교예 2에 따라 형성된 Te 함유 칼코게나이드막을 나타낸 사진들이다.

Claims (20)

  1. Te를 함유하는 제1 소오스를 라디칼화하는 단계; 및
    상기 라디칼화된 제1 소오스를 반응 챔버 내에 공급하여 Te 함유 칼코케나이드 막을 형성하는 단계를 포함하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  2. 제1항에 있어서,
    상기 제1 소오스는 하기 화학식 1로 표시되는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법:
    <화학식 1>
    R1-Te-R2
    상기 화학식 1에서, R1 및 R2는 각각 독립적으로 C1-C10의 알킬기(alkyl group), C2-C12의 올레핀기(olefinic group), C2-C13의 아세틸렌기(acetylenic group), 알렌기(allenic group; -CHCCH2), 시안기(cyan group; -CN), -NCX기(X는 O, S, Se 또는 Te), 아지드 리간드(azide ligand; N3), 아미드 리간드(amide ligand; NR3R4, R3 및 R4는 각각 독립적으로 C1-C10의 알킬기, C2-C12의 올레핀기, C2-C13의 아세틸렌기 또는 알렌기), 또는 이들의 조합이거나; R1 및 R2가 화학적으로 결합되 어 고리 시스템을 형성한다.
  3. 제1항에 있어서,
    상기 제1 소오스를 라디칼화하는 것은 상기 제1 소오스를 가열하는 것을 포함하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  4. 제3항에 있어서,
    상기 제1 소오스를 가열하는 것은 상기 제1 소오스가 상기 반응 챔버 내에 공급되기 전에 예열기를 거치도록 하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  5. 제3항에 있어서,
    상기 제1 소오스를 가열하는 것은 상기 제1 소오스 공급관을 상기 반응 챔버의 내벽 상에 설치하여 상기 반응 챔버가 가열됨과 동시에 상기 제1 소오스를 가열하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  6. 제3항에 있어서,
    제1 소오스를 기화시킴으로써 가열하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  7. 제1항에 있어서,
    상기 Te 함유 칼코게나이드막의 형성온도는 200℃ 이상 300℃ 미만인 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  8. 제1항에 있어서,
    상기 제1 소오스를 반응 챔버 내에 공급하기 전, 후 또는 이와 동시에 제2 소오스를 상기 반응 챔버 내에 공급하는 단계를 더 포함하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  9. 제8항에 있어서,
    상기 제2 소오스는 Ge 소오스, Sb 소오스, Bi 소오스, As 소오스, Sn 소오스, O 소오스, Au 소오스, Pd 소오스, Se 소오스, Ti 소오스 및 S 소오스로 이루어진 군에서 선택되는 하나 이상의 소오스인 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  10. 제8항에 있어서,
    상기 Te 함유 칼코케나이드막은 Ge-Sb-Te, Ge-Bi-Te, Ge-Te-As, Ge-Te-Sn, Ge-Te, Ge-Te-Sn-O, Ge-Te-Sn-Au, Ge-Te-Sn-Pd, Ge-Te-Se, Ge-Te-Ti, (Ge, Sn)-Sb-Te, Ge-Sb-(Se, Te) 또는 Ge-Sb-Te-S인 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  11. 제1항에 있어서,
    상기 라디칼화된 Te 소오스는 운반 가스와 함께 상기 반응 챔버 내에 공급되는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  12. 제1항에 있어서,
    상기 반응 챔버 내에 상기 라디칼화된 Te 소오스를 공급하면서 운반 가스와 반응 가스를 공급하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  13. 제1항에 있어서,
    상기 라디칼화된 Te 소오스를 상기 반응 챔버 내에 공급한 후,
    상기 반응 챔버 내에 불활성 가스와 반응 가스를 공급하여 물리적으로 흡착된 Te 소오스 및 미반응한 Te 소오스를 퍼지하는 퍼지 단계를 더 포함하는 것을 특징으로 하는 Te 함유 칼코케나이드막 제조방법.
  14. 반응 챔버 내에 하부 전극이 형성된 기판을 로딩하는 단계;
    Te를 함유하는 제1 소오스를 라디칼화하는 단계;
    상기 라디칼화된 제1 소오스를 반응 챔버 내에 공급하여 상기 하부 전극 상에 Te 함유 상변화 물질막을 형성하는 단계; 및
    상기 상변화 물질막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징 으로 하는 상변화 소자 제조방법.
  15. 제14항에 있어서,
    상기 제1 소오스는 하기 화학식 1로 표시되는 것을 특징으로 하는 상변화 소자 제조방법:
    <화학식 1>
    R1-Te-R2
    상기 화학식 1에서, R1 및 R2는 각각 독립적으로 C1-C10의 알킬기(alkyl group), C2-C12의 올레핀기(olefinic group), C2-C13의 아세틸렌기(acetylenic group), 알렌기(allenic group; -CHCCH2), 시안기(cyan group; -CN), -NCX기(X는 O, S, Se 또는 Te), 아지드 리간드(azide ligand; N3), 아미드 리간드(amide ligand; NR3R4, R3 및 R4는 각각 독립적으로 C1-C10의 알킬기, C2-C12의 올레핀기, C2-C13의 아세틸렌기 또는 알렌기), 또는 이들의 조합이거나; R1 및 R2가 화학적으로 결합되어 고리 시스템을 형성한다.
  16. 제14항에 있어서,
    상기 상변화 물질막을 형성하기 전에, 상기 하부 전극 상에 상기 하부 전극의 일부를 노출시키는 비아홀을 갖는 몰드절연막을 형성하는 단계를 더 포함하고,
    상기 상변화 물질막은 상기 비아홀 내에 형성하는 것을 특징으로 하는 상변화 소자 제조방법.
  17. 제14항에 있어서,
    상기 제1 소오스를 라디칼화하는 것은 상기 제1 소오스를 가열하는 것을 포함하는 것을 특징으로 하는 상변화 소자 제조방법.
  18. 제14항에 있어서,
    상기 Te 함유 상변화 물질막의 형성온도는 200℃ 이상 300 ℃ 미만인 것을 특징으로 하는 상변화 소자 제조방법.
  19. 제14항에 있어서,
    상기 제1 소오스를 상기 반응 챔버 내에 공급하기 전, 후 또는 이와 동시에 제2 소오스를 상기 반응 챔버 내에 공급하는 단계를 더 포함하는 것을 특징으로 하는 상변화 소자 제조방법.
  20. 제19항에 있어서,
    상기 제2 소오스는 Ge 소오스, Sb 소오스, Bi 소오스, As 소오스, Sn 소오스, O 소오스, Au 소오스, Pd 소오스, Se 소오스, Ti 소오스 및 S 소오스로 이루어진 군에서 선택되는 하나 이상의 소오스인 것을 특징으로 하는 상변화 소자 제조방 법.
KR1020070094777A 2007-09-18 2007-09-18 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법 KR20090029488A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070094777A KR20090029488A (ko) 2007-09-18 2007-09-18 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
US12/212,773 US20090075420A1 (en) 2007-09-18 2008-09-18 Method of forming chalcogenide layer including te and method of fabricating phase-change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094777A KR20090029488A (ko) 2007-09-18 2007-09-18 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090029488A true KR20090029488A (ko) 2009-03-23

Family

ID=40454935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094777A KR20090029488A (ko) 2007-09-18 2007-09-18 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법

Country Status (2)

Country Link
US (1) US20090075420A1 (ko)
KR (1) KR20090029488A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010120437A2 (en) * 2009-04-15 2010-10-21 Micron Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
WO2010120458A2 (en) * 2009-04-15 2010-10-21 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8558032B2 (en) 2009-04-15 2013-10-15 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
KR101329449B1 (ko) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8980679B2 (en) 2008-09-03 2015-03-17 Samsung Electronics Co., Ltd. Apparatus and methods for forming phase change layer and method of manufacturing phase change memory device
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2018642A4 (en) 2006-05-12 2009-05-27 Advanced Tech Materials LOW TEMPERATURE DEPOSITION OF STORAGE MATERIALS
CN102097374B (zh) * 2009-12-15 2013-07-17 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN103035841B (zh) * 2012-12-26 2014-11-12 中国科学院上海微系统与信息技术研究所 用于相变存储器的Ti-Ge-Te系列材料及其制备方法
KR20150061885A (ko) * 2013-11-28 2015-06-05 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN111045227A (zh) * 2019-08-29 2020-04-21 中山大学 一种通讯波段透明的硫系相变材料及其制备方法
JP2021048224A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 不揮発性記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365067B2 (ja) * 1994-02-10 2003-01-08 ソニー株式会社 プラズマ装置およびこれを用いたプラズマ処理方法
KR100962623B1 (ko) * 2005-09-03 2010-06-11 삼성전자주식회사 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛및 상변화 메모리 장치의 제조 방법
KR100871692B1 (ko) * 2006-11-07 2008-12-08 삼성전자주식회사 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
TW200840022A (en) * 2007-03-27 2008-10-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
KR20080095683A (ko) * 2007-04-25 2008-10-29 삼성전자주식회사 상변화 메모리 소자 및 그 형성 방법
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US9537095B2 (en) 2008-02-24 2017-01-03 Entegris, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8980679B2 (en) 2008-09-03 2015-03-17 Samsung Electronics Co., Ltd. Apparatus and methods for forming phase change layer and method of manufacturing phase change memory device
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
WO2010120458A3 (en) * 2009-04-15 2011-03-24 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8481361B2 (en) 2009-04-15 2013-07-09 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8558032B2 (en) 2009-04-15 2013-10-15 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
WO2010120458A2 (en) * 2009-04-15 2010-10-21 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8198129B2 (en) 2009-04-15 2012-06-12 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
WO2010120437A2 (en) * 2009-04-15 2010-10-21 Micron Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8765519B2 (en) 2009-04-15 2014-07-01 Micron Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8785239B2 (en) 2009-04-15 2014-07-22 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
CN102396061A (zh) * 2009-04-15 2012-03-28 美光科技公司 沉积包含锑的相变材料到衬底的方法和形成相变存储器电路的方法
WO2010120437A3 (en) * 2009-04-15 2011-03-24 Micron Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US9269900B2 (en) 2009-04-15 2016-02-23 Micron Technology, Inc. Methods of depositing phase change materials and methods of forming memory
US8617972B2 (en) 2009-05-22 2013-12-31 Advanced Technology Materials, Inc. Low temperature GST process
US9070875B2 (en) 2009-05-22 2015-06-30 Entegris, Inc. Low temperature GST process
KR101329449B1 (ko) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure

Also Published As

Publication number Publication date
US20090075420A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
KR101458953B1 (ko) Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
KR20090029488A (ko) Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
KR100871692B1 (ko) 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
US7727884B2 (en) Methods of forming a semiconductor device including a phase change material layer
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100717286B1 (ko) 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
KR100852233B1 (ko) 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
KR102627458B1 (ko) 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
KR100867633B1 (ko) 티타늄 알루미늄 질화막의 형성 방법 및 이를 이용한상변화 메모리 소자의 형성 방법
KR102563925B1 (ko) 반도체 제조 장치
KR20110035061A (ko) 상변화 메모리 소자
US20120009731A1 (en) Method of manufacturing phase-change random access memory
KR20220079632A (ko) 티타늄 실리콘 나이트라이드 장벽 층
US20110073832A1 (en) Phase-change memory device
CN111009546A (zh) 可变电阻存储器装置及其制造方法
KR20090066686A (ko) 상변화 메모리 및 그 제조 방법
US8834968B2 (en) Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
KR20100002792A (ko) 상변화 메모리 소자 보호막 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid