KR20110035061A - 상변화 메모리 소자 - Google Patents
상변화 메모리 소자 Download PDFInfo
- Publication number
- KR20110035061A KR20110035061A KR1020090092615A KR20090092615A KR20110035061A KR 20110035061 A KR20110035061 A KR 20110035061A KR 1020090092615 A KR1020090092615 A KR 1020090092615A KR 20090092615 A KR20090092615 A KR 20090092615A KR 20110035061 A KR20110035061 A KR 20110035061A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- memory device
- change memory
- preliminary
- pattern
- Prior art date
Links
- 230000008859 change Effects 0.000 claims abstract description 58
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000012782 phase change material Substances 0.000 claims abstract description 43
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 78
- 239000002243 precursor Substances 0.000 claims description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 46
- 229910052796 boron Inorganic materials 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 17
- 239000010936 titanium Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 14
- 229910008484 TiSi Inorganic materials 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- 229910000086 alane Inorganic materials 0.000 claims description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 36
- 239000010410 layer Substances 0.000 description 96
- 230000008569 process Effects 0.000 description 60
- 239000012535 impurity Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- 150000004770 chalcogenides Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009751 slip forming Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 229910005900 GeTe Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- -1 SaSi Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910005537 GaSeTe Inorganic materials 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 229910006913 SnSb Inorganic materials 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910003071 TaON Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910010060 TiBN Inorganic materials 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 메모리 소자를 제공한다. 상변화 메모리 소자는, 하부 전극, 상변화 물질 패턴 및 상부 전극을 포함한다. 상변화 물질 패턴은 하부 전극과 전기적으로 연결되며, 상부 전극은 상변화 물질 패턴과 전기적으로 연결된다. 하부 전극은, 금속 반도체 화합물을 포함하는 제1 구조물, 제1구조물 상에 형성되고 금속 질화물을 포함하며 하부가 상부보다 큰 폭을 갖는 제2 구조물 및 X 원소를 함유한 금속 질화물을 포함하며 제2 구조물 상에 형성된 제3 구조물을 포함한다. 이때, X 원소는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 하나를 포함한다.
Description
본 발명은 메모리 소자에 관한 것으로, 특히 열에 의해 상이 변하는 상변화 물질을 포함하는 상변화 메모리 소자에 관한 것이다.
상변화 메모리에서 고집적화를 위하여 소비 전력 감소는 필수적이다. 이를 위하여 하부 전극의 물질의 다양성이 요구되고 있다. 특히, 하층은 저항이 낮아 전류 공급이 유리한 물질로 이루어지고, 상층은 비저항을 증가시켜 줄 히터(Joule Heater)로 열 발생 효율을 향상시켜 리셋 전류(reset current)를 감소시킬 수 있는 물질로 이루어진 하부 전극의 개발이 시급한 실정이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 저항이 낮은 하층과 저항이 큰 상층을 포함하는 하부 전극을 갖는 상변화 메모리 소자를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시 예는 상변화 메모리 소자를 제공한다. 상기 상변화 메모리 소자는 하부 전극, 상기 하부 전극과 전기적으로 연결되는 상변화 물질 패턴 및 상기 상변화 물질 패턴과 전기적으로 연결되는 상부 전극을 포함한다. 상기 하부 전극은, 금속 반도체 화합물을 포함하는 제1 구조물, 상기 제1구조물 상에 형성되고 금속 질화물을 포함하며 하부가 상부보다 큰 폭을 갖는 제2 구조물 및 X 원소를 함유한 금속 질화물을 포함하며 상기 제2 구조물 상에 형성된 제3 구조물을 포함할 수 있으며, 상기 X 원소는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제2 구조물은 제1 폭을 갖는 하부 및 상기 제1 폭보다 작은 제2 폭을 갖는 상부를 포함하며, 상기 제2 구조물의 상부는 상기 하부의 상부면으로부터 수직되게 연장할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 제2 구조물은 "L자" 형상 또는 "전사된 L자" 형상을 가지며, 상기 제2 구조물은 제1 수직면, 상기 제1 수직면의 하부 로부터 수평으로 연장하는 제1 수평면, 상기 수직면의 상부로부터 수평으로 연장하는 제2 수평면, 상기 제2 수평면과 평행하며 소정 거리 이격된 제3 수평면, 상기 제2 수평면과 상기 제3 수평면을 연결하는 제2 수직면, 상기 제1 수평면과 상기 제3 수평면을 연결하는 제3 수직면을 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제3 구조물은 상기 제2 수평면 상에 형성될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제1 수직면 및 상기 제3 수직면에 인접하게 형성되는 절연 패턴을 더 포함하되, 상기 절연 패턴의 상부는 상기 X를 함유한 산화물 또는 질화물을 포함할 수 있다. 이때, 상기 절연 패턴의 상부의 두께 및 레벨은 상기 제3 구조물의 두께 및 레벨과 동일할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제3 구조물은 상기 제2 수직면 및 상기 제3 수평면 상에 형성될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제1 구조물은 티타늄 실리사이드(TiSi2)를 포함하며, 상기 제2 구조물은 티타늄 질화물(TiN)을 포함하며, 상기 제3 구조물은 X 원소를 함유하는 티타늄 질화물(TiXN)을 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 상변화 메모리 소자는 상기 제2 구조물 및 제3 구조물 사이에 금속 산화물을 포함하는 제4 구조물을 더 포함할 수 있다. 이때, 상기 제4 구조물은 티타늄 산화물(TiO2)을 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제3 구조물 상에 Y 원소를 포함 하는 티타늄 질화물(TiYN)을 포함하는 제4 구조물을 더 포함하며, 상기 Y원소는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다. 이때, 상기 Y 원소는 상기 X 원소와 상이할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제1 구조물 하부에 형성되며, 실리콘(Si)을 포함하는 하부 구조물을 더 포함하되, 상기 제1 구조물 및 제2 구조물은 상기 하부 구조물 상에 금속막을 형성하고, 질화 처리하여 형성될 수 있다. 이때, 상기 금속막은 티타늄(Ti)을 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제3 구조물은 상기 제2 구조물에 질소를 포함하는 제1 전구체 및 상기 X를 포함하는 제2 전구체를 이용하는 열처리 또는 플라즈마 처리하여 형성될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 X원소가 실리콘일 때, 상기 제2 전구체로 SiH4, Si2H6, Si3H8, SiCl2H2 및 BTBAS(bis tetra-butylaminosilane)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 X원소가 붕소일 경우, 상기 제2 전구체는 B2H6 및 TEB(triethylborate)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 X원소가 알루미늄일 경우, 상기 제2 전구체는 AlCl3, TEMAH(tetra ethyl methyl amide hafnium), DMAH(dimethyl aluminum hydride) 및 DMEAA(dimethylethylamine alane)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 X원소가 산소일 경우, 제2 전구체는 산소 가스(O2) 및 오존 가스(O3)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 X원소가 탄소일 경우, 상기 제2 전구체는 C2H4을 포함할 수 있다.
본 발명의 실시 예들에 따르면, 티타늄 실리사이드를 포함하는 제1 구조물, 티타늄 질화물을 포함하는 제2 구조물로 저항이 낮은 하부 전극의 하층을 형성하여, 상변화 메모리 소자로 인가되는 전류 공급을 원활하게 할 수 있다. 또한, X원자를 포함하는 티타늄 질화물을 포함하는 제3 구조물로 비저항이 높은 하부 전극의 상층을 형성하여, 동작 전류를 감소시킬 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확 성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
[제1 실시 예]
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 등가 회로도이고, 도 2는 도 1에 도시된 메모리 소자를 설명하기 위한 평면도이며, 도 3은 본 발명의 일 실시 예에 따른 메모리 소자를 설명하기 위한 단면도이다.
본 발명의 실시 예들에 따르면, 상기 도 1 내지 도 3에 도시된 메모리 소자는 상변화 메모리 소자이다.
도 1 및 도 2를 참조하면, 메모리 소자는 비트 라인들(BL), 워드 라인들(WL), 상변화 물질 패턴들(Rp) 및 스위칭 소자들(S)를 포함할 수 있다.
상기 비트 라인들(BL)는 각각 제1 방향으로 연장하며, 각각이 등간격으로 연장 방향과 수직된 방향으로 배열될 수 있다.
상기 워드 라인(WL)는 각각 상기 제1 방향과 실질적으로 상이한 제2 방향으로 연장하며, 각각이 등간격으로 연장 방향과 수직된 방향으로 배열될 수 있다. 예컨대, 상기 제1 방향 및 제2 방향은 서로 수직될 수 있다.
이때, 상기 비트 라인들(BL)은 상기 워드 라인들(WL)에 교차하도록 형성될 수 있다. 각각 상기 비트 라인(BL)들 및 상기 워드 라인들(WL)의 각각의 교차점에 상기 스위칭 소자들(S)이 형성될 수 있다.
상기 스위칭 소자들(S)은 각각 상기 워드 라인들(WL)과 전기적으로 연결될 수 있다.
상기 상변화 물질 패턴들(Rp)은 상기 비트 라인들(BL) 및 상기 스위칭 소자(S) 사이에 형성될 수 있다. 이때, 상기 상변화 물질 패턴들(Rp)은 정보 저장 요소(date storage element)의 역할을 수행할 수 있다. 또한, 각각의 스위칭 소자들(S)은 하부 전극(BEC)을 경유하여 상기 상변화 물질 패턴들(Rp)과 대응되도록 전기적으로 연결될 수 있다.
결과적으로, 상기 비트 라인들(BL)은 상기 상변화 물질 패턴들(Rp), 상기 하부 전극(BEC) 및 스위칭 소자들(S)을 경유하여 상기 워드 라인들(WL)에 전기적으로 연결될 수 있다.
이하에서, 상기 메모리 소자에 대하여 보다 상세하게 설명하기로 한다.
도 3을 참조하면, 메모리 소자는 기판(100)에 형성된 워드 라인(104), 스위칭 소자(120), 절연 패턴들(108, 130, 138), 하부 전극(124, 134, 136), 상변화 물질 패턴(140), 상부 전극(142)을 포함할 수 있다.
기판(100)은 필드 영역 및 액티브 영역을 포함할 수 있다. 상기 필드 영역은 소자 분리 패턴(102)으로 이루어진다. 상기 액티브 패턴은 상기 필드 영역에 의해 한정될 수 있다. 예컨대, 상기 액티브 영역은 제1 방향으로 연장하는 라인 형상(line shape)을 가질 수 있다.
워드 라인(104)은 상기 기판(100)에 형성된다. 실시 예들에 따르면, 상기 워드 라인(104)은 상기 제1 방향으로 연장하는 라인 형상을 가질 수 있다. 상기 워드 라인(104)은 상기 기판(100) 내에 구비될 수 있으며, 예컨대 상기 워드 라인(104)의 상부면이 상기 기판(100)의 상부면과 실질적으로 동일한 레벨을 가질 수 있다. 또한, 상기 워드 라인(104)은 도전물로 이루어져 있으며, 불순물이 도핑된 실리콘, 금속 또는 금속 화합물로 이루어질 수 있다.
스위칭 소자(120)는 상기 기판(100)에 상기 워드 라인(104)과 전기적으로 연결되도록 형성된다.
본 발명의 일 실시 예에 따르면, 상기 스위칭 소자(120)는 다이오드(diode, 120)일 수 있다. 상기 다이오드(120)는 제1 불순물이 도핑된 하부 실리콘 패턴(116) 및 제2 불순물이 도핑된 상부 실리콘 패턴(118)을 포함할 수 있다. 이때, 상기 제1 불순물 및 제2 불순물은 주기율표의 Ⅲ족 원소들 또는 V족 원소들 중 선택된 하나를 포함할 수 있다. 상기 제1 불순물 및 제2 불순물은 실질적으로 서로 상이할 수 있다. 예컨대, 상기 제1 불순물이 주기율표의 Ⅲ족 원소들 중 선택된 하나를 포함하는 경우, 상기 제2 불순물은 주기율표 Ⅴ족 원소들 중 선택된 하나를 포함할 수 있다. 또한, 상기 다이오드(120)는 상기 워드 라인(104)의 상부면과 접하며 형성될 수 있다. 일 예로, 상기 다이오드(120)는 상기 워드 라인(104)의 폭보다 실질적으로 작은 폭을 가질 수 있다. 다른 예로, 상기 다이오드(120)는 상기 워드 라인(104)의 폭과 실질적으로 동일한 폭을 가질 수 있다.
본 발명의 다른 실시 예들에 따르면, 상기 스위칭 소자(120)는 트랜지스터(transistor, 도시되지 않음)일 수 있다. 상기 트랜지스터는 게이트 절연막, 게이트 전극 및 소스/드레인 영역을 포함할 수 있다.
이하에서는 상기 스위칭 소자(120)로 다이오드(120)를 상정하여 설명하기로 할 수 있다. 그러나 본 발명에서 상기 스위칭 소자(120)를 다이오드(120)로 한정하는 것은 아니다.
절연 패턴들(108, 130, 138)은 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제3 절연 패턴(138)을 포함할 수 있다. 상기 절연 패턴들(108, 130, 138)은 산화물, 질화물 또는 산질화물을 포함할 수 있으며, 상기 산화물, 질화물 또는 산질화물의 예로는 각각 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 들 수 있다. 일 실시 예들에 따르면, 상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제3 절연 패턴(138)은 실질적으로 동일한 물질을 포함할 수 있다. 다른 실시 예들에 따르면, 상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제3 절연 패턴(138)은 실질적으로 상이한 물질을 포함할 수 있다.
제1 절연 패턴(108)은 상기 기판(100)에, 인접한 스위칭 소자(120) 사이를 절연하도록 형성된다. 실시 예들에 따르면, 상기 제1 절연 패턴(108)은 상기 스위칭 소자(120)의 폭만큼 이격되어 형성될 수 있다. 또한, 제1 절연 패턴(108)은 상기 상기 워드 라인(104)의 일부 및 상기 소자 분리 패턴(102)을 덮으며 형성될 수 있다. 상기 제1 절연 패턴(108)의 상부면은 상기 하부 전극(124, 134, 136)의 상부면 레벨과 실질적으로 동일할 수 있다.
본 발명의 다른 실시 예들에 따라, 도 4를 참조하면, 제1 절연 패턴(108)은 상부(137) 및 하부(109)를 포함할 수 있다. 상기 상부(137)는 X를 함유한 산화물 또는 질화물일 수 있다. 예컨대, 상기 제1 절연 패턴(108)의 상부(137)은 X를 함유 한 실리콘 산화물 또는 X를 함유한 실리콘 질화물로 이루어질 수 있다. 이때, 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 상부(137)의 두께 및 레벨은 상기 하부 전극의 제3 구조물(136)의 두께 및 레벨이 실질적으로 동일할 수 있다. 상기 하부(109)는 실리콘 산화물 또는 실리콘 질화물으로 이루어질 수 있다. 또한, 상기 하부(109)에는 버퍼막(105) 또는 식각 저지막(106)이 더 포함될 수 있다.
제2 절연 패턴(130)은 상기 하부 전극(124, 134, 136), 상기 제1 절연 패턴(108) 및 상기 제3 절연 패턴(138)에 인접하게 형성될 수 있다.
제3 절연 패턴(138)은 상기 하부 전극(124, 134, 136), 제1 절연 패턴(108), 및 상기 제2 절연 패턴(130)에 인접하게 형성될 수 있다. 상기 제3 절연 패턴(138)이 형성되는 폭 및 깊이에 의해 상기 하부 전극(124, 134, 136)의 형상이 결정될 수 있다.
하부 전극(124, 134, 136)은 상기 스위칭 소자(120)와 전기적으로 연결된다. 본 발명의 일 실시 예에 따르면, 상기 스위칭 소자(120)가 다이오드(120)일 경우, 상기 하부 전극(124, 134, 136)은 상기 다이오드(120) 상에 형성되며, 실질적으로 상기 하부 전극(124, 134, 136)은 상기 다이오드(120)와 직접적으로 접하며 구비될 수 있다. 다른 실시 예에 따르면, 상기 스위칭 소자(120)가 트랜지스터일 경우, 상기 하부 전극(124, 134, 136)은 상기 트랜지스터와 연결 패턴 등으로 전기적으로 연결되도록 구비될 수 있다.
상기 하부 전극(124, 134, 136)은 금속 반도체 화합물을 포함하는 제1 구조물(124), 금속 질화물을 포함하는 제2 구조물(134) 및 X를 함유한 금속 질화물을 포함하는 제3 구조물(136)을 포함할 수 있다. 실시 예들에 따르면, 상기 제1 구조물(124)은 티타늄 실리사이드(TiSi2)을 포함할 수 있고, 상기 제2 구조물(134)은 티타늄 질화물(TiN)을 포함할 수 있으며, 상기 제3 구조물(136)은 X를 함유한 티타늄 질화물(TiXN)을 포함할 수 있다.
제1 구조물(124)은 상기 스위칭 소자(120)와 전기적으로 연결되도록 형성된다. 본 발명의 실시 예들에 따르면, 상기 스위칭 소자(120)가 다이오드(120)인 경우, 상기 제1 구조물(124)은 상기 다이오드(120)의 상부와 접하며 구비된다. 또한, 상기 제1 구조물(124)은 평면으로 볼 때 원 형상을 가지며, 단면으로 볼 때 장방형을 가질 수 있다. 상기 제1 구조물(124)의 폭은 상기 다이오드(120)의 폭과 실질적으로 동일할 수 있다.
제2 구조물(134)은 상기 제1 구조물(124) 상에 형성되며, 그 하부의 폭이 상부의 폭보다 넓을 수 있다. 이때, 상기 제2 구조물(134)의 하부 폭은 상기 제1 구조물(124)의 폭과 실질적으로 동일할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제2 구조물(134)은 제1 폭을 갖는 하부 및 상기 제1 폭보다 작은 제2 폭을 갖는 상부를 포함한다. 상기 제2 구조물(134)의 상부는 하부의 상부면으로부터 수직되게 연장할 수 있다. 예컨대, 상기 제2 구조물(134)은 "L"자 형상 또는 "전사된 L"자 형상을 가질 수 있다. 상기 제2 구조물(134)이 "L"자 형상을 갖는 경우, 상기 제2 구조물(134)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 이 경우, 상기 제2 구조물(134)은 제1 절연 패턴(108)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다.
다른 실시 예에 따르면, 상기 제2 구조물(134)은 "J"자 형상 또는 "전사된 J"자 형상을 가질 수 있다. 또 다른 실시 예에 따르면, 상기 제2 구조물(134)은 원통(cylinder) 형상, "U"자 형상 또는 장방형을 가질 수도 있다.
제3 구조물(136)은 상기 제2 구조물(134) 상에 형성된다. 보다 구체적으로, 상기 제2 구조물(134)이 "L"자 형상을 가질 경우, 상기 제3 구조물(136)은 상기 제2 구조물(134)의 제2 수평면(H2) 상에 형성될 수 있다. 이때, 상기 제3 구조물(136)은 평면으로 볼 때 반원 형상을 가지며, 단면으로 볼 때 장방형을 가질 수 있다. 상기 제3 구조물(136)의 폭이 상기 제2 폭과 실질적으로 동일할 수 있다.
상기 제3 구조물(136)은 상기 제1 구조물(124) 및 제2 구조물(134)보다 높은 저항을 갖는 물질로 이루어질 수 있다. 본 발명의 일 실시 예에 따르면, 상기 제3 구조물(136)은 단층 구조를 가질 수 있다. 상기 제3 구조물(136)은 X를 포함하는 티타늄 질화물(TiXN)을 포함하며, 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 도 5에 도시된 바와 같이 상기 제3 구조물은 X를 함유한 티타늄 질화물(TiXN)을 포함하는 하부 패턴(135) 및 Y를 함유하는 티타늄 질화물(TiYN)을 포함하는 상부 패턴(136)이 적층된 다층 구조를 가질 수 있다. 이때, 상기 X 및 Y는 서로 상이하며, 각각은 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 도 6에 도시된 바와 같이 상기 제3 구조물은 티타늄 산화물(TiO2)을 포함하는 하부 패턴(135) 및 X를 함유한 티타늄 질화물(TiXN)을 포함하는 상부 패턴(136)이 적층된 구조를 가질 수 있다. 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상변화 물질 패턴(140)은 상기 하부 전극(124, 134, 136)과 전기적으로 연결되도록 형성할 수 있다. 본 발명의 실시 예들에 따르면, 상기 하부 전극(124, 134, 136) 및 절연 패턴들(108, 130, 138) 상에 상변화 물질 패턴(140)이 형성될 수 있다. 이때, 상기 상변화 물질 패턴(140)은 상기 하부 패턴이 직접적으로 접촉하여 전기적으로 연결될 수 있다.
상기 상변화 물질 패턴(140)은 주기율표에서 VI족 물질을 적어도 하나를 포 함하는 칼코게나이드(Chalcogenide)로 이루어질 수 있다. 상기 칼코게나이드 계열 금속 원소의 예로서는 Ge, Se, Sb, Te, Sn, As 등을 들 수 있다. 또한, 이 원소들의 적절한 조합에 의해 칼코게나이드 상변화 패턴을 형성할 수 있다. 예를 들어, GaSb, InSb, InSe, Sb2Te, SbSe, GeTe, Sb2Te, SbSe, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, InSbGe, AhInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에서 선택된 적어도 하나의 물질일 수 있다. 또한, 상변화 물질 패턴(140)의 특성을 향상하기 위하여 칼코게나이드계 금속 원소의 조합 이외에 Ag, In, Bi, Pb 등의 원소가 혼합될 수 있다.
상부 전극(142)은 상기 상변화 물질 패턴(140)과 전기적으로 연결되도록 형성된다. 본 발명의 실시 예들에 따르면, 상기 상부 전극(142)은 상기 상변화 물질 패턴(140)과 접촉하며 형성되어, 전기적으로 연결될 수 있다. 일 예로, 상기 상부 전극(142)의 폭은 상기 상변화 물질 패턴(140)의 폭과 실질적으로 동일할 수 있다. 다른 예로, 상기 상부 전극(142)의 폭은 상기 상변화 물질 패턴(140)의 폭과 실질적으로 상이할 수 있다.
상기 상부 전극(142)은 Ti, TiSi, TiN, TiON, TiW, TiAlN, TiAlON, TiSIN, TiBN, W, WN, WON, WSiN, WBN, WCN, Si, Ta, SaSi, TaN, TaON, TaAlN, TaSiN, TaCN, Mo, MoN, MoSiN, MoAlN, ZrSiN, ZrAlN, RuCoSi으로 이루어진 일 군에서 선택된 하나를 포함할 수 있다.
이하에서는, 도 3에 도시된 반도체 소자를 형성하는 방법을 설명하기로 한다.
도 7 내지 도 16은 도 3에 도시된 반도체 소자를 형성하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 7을 참조하면, 기판(100)에 소자 분리 패턴(102)을 형성할 수 있다.
상기 기판(100)은 실리콘 웨이퍼(silicon wafer) 또는 SOI 웨이퍼(silicon on insulator)와 같은 반도체 기판(100)을 사용할 수 있다. 상기 기판(100)은 제1 불순물을 포함할 수 있다. 상기 제1 불순물은 주기율표의 Ⅲ족 원소들 또는 V족 원소들 중 선택된 하나를 포함할 수 있다.
상기 소자 분리 패턴(102)을 형성하는 공정을 더욱 상세하게 설명하면, 우선 상기 기판(100)에 패드 산화막(도시되지 않음) 및 제1 마스크(도시되지 않음)를 순차적으로 형성할 수 있다. 상기 패드 산화막은 실리콘 산화물을 포함하며, 열 산화 공정에 의해 형성될 수 있다. 상기 제1 마스크는 질화 패턴 및 포토레지스트 패턴이 적층된 구조를 가질 수 있다. 상기 제1 마스크를 식각 마스크로 사용하여 상기 패드 산화막 및 기판(100)을 식각하여, 패드 산화 패턴 및 트렌치(trench)를 형성할 수 있다. 선택적으로, 상기 트렌치 내측면의 표면 프로파일(profile)을 따라 실리콘 산화물 및 실리콘 질화물을 포함하는 라이너(liner)를 형성할 수 있다. 상기 트렌치를 매립하는 소자 분리막을 형성하여 소자 분리 패턴(102) 즉, 필드 영역을 형성할 수 있다. 이때, 상기 필드 영역은 액티브 영역을 한정할 수 있으며, 예컨대 상기 액티브 영역은 제1 방향으로 연장하는 라인(line) 형상을 가질 수 있다.
이어서, 상기 기판(100)의 액티브 영역에 워드 라인(word line, 104)을 형성할 수 있다. 상기 워드 라인(104)은 상기 액티브 영역의 연장 방향과 실질적으로 동일한 제1 방향으로 연장될 수 있다. 상기 워드 라인(104)은 불순물이 도핑된 실리콘, 금속 또는 금속 화합물을 포함할 수 있다. 본 발명의 실시 예들에 따르면, 상기 워드 라인(104)은 상기 액티브 영역에 상기 제1 불순물과 상이한 제2 불순물을 주입함으로써 형성될 수 있다.
도 8을 참조하면, 상기 워드 라인(104) 및 상기 소자 분리 패턴(102)이 형성된 기판(100) 상에 제1 절연 패턴(108)을 형성할 수 있다. 상기 제1 절연 패턴(108)을 형성하는 동안, 상기 워드 라인(104)의 상부를 노출하는 제1 개구(110)가 생성될 수 있다.
보다 상세하게 설명하면, 상기 워드 라인(104) 및 소자 분리 패턴(102)이 형성된 기판(100) 상에 제1 절연막을 형성할 수 있다. 상기 제1 절연막은 상기 기판(100)의 전면을 덮도록 형성할 수 있다. 일 예로, 상기 제1 절연막은 산화막, 질화막 또는 산질화막으로 이루어진 단일막으로 형성할 수 있다. 여기서, 상기 산화막, 상기 질화막 및 상기 산질화막은 각기 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막일 수 있다. 다른 예로, 상기 절연막은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화막이 순차적으로 또는 교대로 적층된 다층막으로 형성할 수도 있다.
상기 제1 절연막은, 기상 증착(chemical vapor deposition; CVD) 공정, 저압 화학 기상 증착(low pressure CVD; LPCVD) 공정, 플라즈마 강화 화학 기상 증 착(plasma enhanced CVD; PECVD) 공정, 고밀도 플라즈마 화학 기상 증착(high density plasma CVD; HDP CVD) 공정 등을 이용하여 형성할 수 있다.
실시 예들에 따르면, 상기 제1 절연막을 형성하기 전, 상기 소자 분리 패턴(102) 및 워드 라인(104)이 형성된 기판(100)에 버퍼막(buffer layer, 105) 및 식각 저지막(etching stop layer, 106)을 차례로 형성할 수 있다. 상기 식각 저지막(106)은 상기 버퍼막(105) 및 상기 절연막에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 상기 절연막 및 버퍼막(105)이 실리콘 산화물을 포함하는 경우, 상기 식각 저지막(106)은 실리콘 질화물을 포함할 수 있다.
상기 제1 절연막 상에 제2 마스크(도시되지 않음)를 형성할 수 있다. 상기 제2 마스크는 상기 제1 절연막과 식각 선택비를 갖는 물질을 포함할 수 있다. 예컨대, 상기 제2 마스크는 질화 패턴을 포함할 수 있다.
상기 제2 마스크를 식각 마스크로 사용하여 상기 제1 절연막을 식각하여 제1 절연 패턴(108)을 형성할 수 있다. 상기 제1 절연 패턴(108)은 상기 워드 라인(104)의 일부 및 상기 소자 분리 패턴(102)을 덮으며, 상기 워드 라인(104)을 부분적으로 노출할 수 있다. 상기 제1 절연 패턴(108)이 형성되는 동안 상기 워드 라인(104)을 부분적으로 노출하는 제1 개구(110)가 함께 생성될 수 있다.
실시 예들에 따르면, 상기 기판(100) 상에 버퍼(105)막 및 식각 저지막(106)이 형성된 경우, 상기 제1 절연막을 식각하는 동안 상기 버퍼막(105) 및 식각 저지막(106)도 함께 식각하여 버퍼 패턴(105) 및 식각 저지 패턴(106)을 형성할 수 있다.
상기 제1 절연 패턴(108)을 형성한 후, 상기 제2 마스크를 상기 기판(100)으로부터 제거할 수 있다. 상기 제거 공정은 에싱(asing) 공정 및 스트립(strip) 공정을 이용하여 수행될 수 있다.
도 9를 참조하면, 상기 제1 절연 패턴(108) 및 워드 라인(104)이 형성된 기판(100) 상에 반도체막(112)을 형성할 수 있다. 상기 반도체막(112)은 단결정 실리콘, 비결정 실리콘 또는 폴리실리콘을 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 반도체막(112)은 상기 워드 라인(104)을 시드(seed)로 이용하는 선택적 에피택시얼 성장(selective epitaxial growth; SEG) 기술을 사용하여 형성할 수 있다. 상기 워드 라인(104)이 불순물이 도핑된 실리콘을 포함하는 경우, 상기 반도체막(112)도 실리콘을 포함할 수 있다. 다른 실시 예로, 상기 반도체막(112)은 고상 에피택시얼 성장(solid epitaxial growth; SPE) 기술을 이용하여 형성할 수도 있다.
일 예로, 상기 반도체막(112)은 상기 제1 개구(110)를 완전하게 매립하도록 형성될 수 있다. 다른 예로, 상기 반도체막(112)은 상기 제1 개구(110)의 하부를 부분적으로 매립하도록 형성될 수 있다.
도 10을 참조하면, 상기 워드 라인(104)과 전기적으로 연결되는 스위칭 소자(120)를 형성할 수 있다. 본 발명의 실시 예들에 따르면, 상기 스위칭 소자(120)는 다이오드(120)일 수 있다.
상기 다이오드(120)를 형성하는 공정을 구체적으로 설명하면, 우선, 상기 반도체막(112)이 상기 제1 개구(110)를 완전하게 매립하는 경우, 상기 반도체막(112) 상부를 부분적으로 식각하여, 상기 제1 개구(110)의 하부를 부분적으로 매립하는 반도체막(112)을 형성할 수 있다. 이때, 상기 반도체막(112) 및 제1 절연 패턴(108)에 의해 한정되는 제2 개구(114)가 생성된다. 상기 제2 개구(114)는 상기 제1 개구(110)와 실질적으로 동일한 폭을 가지며, 상기 제1 개구(110, 도 1 참조)의 저면보다 높은 레벨의 저면을 가질 수 있다.
이어서, 이온 주입 공정 및 확산 공정을 이용하여 제3 불순물이 도핑된 제1 반도체 패턴(116) 및 제4 불순물이 도핑된 제2 반도체 패턴(118)을 형성할 수 있다. 상기 제3 불순물은 상기 제2 불순물과 실질적으로 상이하며, 상기 제1 불순물과 실질적으로 동일할 수 있다. 또한, 제4 불순물은 상기 제3 불순물과 실질적으로 상이하며, 상기 제2 불순물과 실질적으로 동일할 수 있다.
이로써, 상기 제1 개구(110)에 제1 반도체 패턴(116) 및 제2 반도체 패턴(118)이 순차적으로 적층된 다이오드(120)를 형성할 수 있다.
도 11을 참조하면, 상기 스위칭 소자(120) 및 제1 절연 패턴(108) 상에 제1 금속막(122)을 형성할 수 있다. 상기 제1 금속막(122)은 티타늄을 포함할 수 있다. 상기 제1 금속막(122)은 상기 스위칭 소자(120) 및 상기 제1 절연 패턴(108)의 표면 프로파일을 따라 연속적으로 형성되며, 상기 제2 개구(114)를 매립하지 않도록 할 수 있다.
상기 제1 금속막(122)은 염화티타늄(TiCl4)을 소스(source)를 이용하는 플라즈마 강화 화학 기상 증착 공정을 이용하여 형성될 수 있다.
본 발명의 실시 예들에 따르면, 상기 제1 금속막(122)을 형성하는 동안, 상기 실리콘을 포함하는 스위칭 소자(120)의 상부와 상기 제1 금속막(122)의 하부가 티타늄 실리사이드(TiSi2)으로 변환될 수 있다. 즉, 상기 티타늄 실리사이드는 상기 스위칭 소자(120) 및 제1 금속막(122) 계면에 형성될 수 있다.
도 12를 참조하면, 상기 제1 금속막(122)이 형성된 기판(100)을 질화 처리하여, 상기 스위칭 소자(120) 상에 금속 반도체 화화물을 포함하는 제1 구조물(124) 및 금속 질화물을 포함하는 예비 제2 구조물(126)을 형성할 수 있다.
상기 제1 구조물(124)은 티타늄 실리사이드(TiSi2)을 포함할 수 있으며, 상기 예비 제2 구조물(126)은 티타늄 질화물(TiN)을 포함할 수 있다.
본 발명의 실시 예들에 따르면, 상기 질화 처리는 암모니아(NH3) 또는 질소 가스(N2)를 소스로 하는 열처리 또는 플라즈마 처리 등을 이용할 수 있다. 상기 질화 처리가 수행되는 동안, 상기 스위칭 소자(120)와 접하는 제1 금속막(122)의 하부는 티타늄 실리사이드(TiSi2)을 포함하는 제1 구조물(124)로 변환된다. 상기 제1 구조물(124)은 평면으로 볼 때 원 형상을 가지며, 단면으로 볼 때 장방형을 가질 수 있다.
또한, 상기 질화 처리가 진행되는 동안, 상기 제1 금속막(122)의 상부는 암모니아 또는 질소 가스의 질소와 결합하여 티타늄 질화물(TiN)을 포함하는 예비 제2 구조물(126)로 변환된다. 상기 예비 제2 구조물(126)은 상기 제1 구조물(124) 및 상기 제1 절연 패턴(108)의 표면 프로파일을 따라 연속적으로 형성되며, 상기 제2 개구(114)를 매립하지 않도록 형성될 수 있다.
도시되어 있지는 않지만 본 발명의 다른 실시 예들에 따르면, 상기 예비 제2 구조물(126)을 형성한 후, 상기 예비 제2 구조물(126) 상에 제2 금속막을 더 형성할 수 있다. 상기 제2 금속막은 상기 예비 제2 구조물(126)의 표면 프로파일을 따라 연속적으로 형성될 수 있으며, 상기 제2 개구(114)를 매립하지 않도록 형성될 수 있다. 상기 제2 금속막은 염화 티타늄(TiCl4)을 소스로 플라즈마 강화 화학 기상 증착 공정을 이용하여 형성될 수 있다. 상기 제2 금속막을 형성하는 공정은 생략될 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제1 금속막(122)을 형성하는 공정과 상기 제1 구조물(124) 및 예비 제2 구조물(126)을 형성하는 공정은 실질적으로 동일한 공정 챔버(in-situ)에서 수행될 수 있다. 본 발명의 다른 실시 예에 따르면, 상기 제1 금속막(122)을 형성하는 공정과 상기 제1 구조물(124) 및 예비 제2 구조물(126)을 형성하는 공정은 실질적으로 상이한 공정 챔버에서 수행될 수도 있다.
도 13을 참조하면, 상기 예비 제2 구조물(126) 상에 제2 절연막(128)을 형성할 수 있다. 이때, 상기 제2 절연막(128)은 상기 제2 개구(114)를 완전하게 매립하도록 형성될 수 있다.
상기 제2 절연막(128)은 산화물, 질화물 또는 산질화물로 이루어질 수 있다. 예컨대 상기 각각은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물일 수 있 다. 일 예로, 상기 제2 절연막(128)은 상기 제1 절연막과 실질적으로 동일한 물질을 포함할 수 있다. 다른 예로, 상기 제2 절연막(128)은 상기 제1 절연막과 실질적으로 상이한 물질을 포함할 수 있다.
도 14를 참조하면, 상기 제1 절연 패턴(108)의 상부면이 노출되도록 상기 제2 절연막(128) 및 예비 제2 구조물(126, 도 13 참조)의 일부를 식각하여, 제2 절연 패턴(130)을 형성할 수 있다. 실시 예들에 따르면, 상기 예비 제2 구조물(129)은 "U"자 형상을 가질 수 있다.
상기 제2 절연막(128) 및 예비 제2 구조물(126, 도 13 참조)의 일부는 화학 기계적 연마(chemical mechanical polishing; CMP) 공정 및 에치 백(etch back) 공정에 의해 식각될 수 있다. 상기 공정에 의해 형성된 제2 절연 패턴(130) 및 "U"자 형의 예비 제2 구조물(129)의 상부면은 상기 제1 절연 패턴(108)의 상부면과 실질적으로 동일한 레벨을 가질 수 있다.
본 발명의 다른 실시 예들에 따르면, 상기 제1 절연 패턴(108), "U"자 형의 예비 제2 구조물(129) 및 제2 절연 패턴(130)의 상부를 더 식각할 수 있다. 이때, 과식각된 제1 절연 패턴(108), 제2 절연 패턴(130) 및 "U"자 형의 예비 제2 구조물(129)의 상부는 실질적으로 동일한 레벨에 형성될 수 있다.
도 15를 참조하면, 상기 "U"자 형의 예비 제2 구조물(129)에 X를 함유한 금속 질화물을 포함하는 예비 제3 구조물(132)을 형성할 수 있다. 상기 예비 제3 구조물(132) 티타늄 질화물(TiXN)을 포함할 수 있다.
상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로부터 이 루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 실시 예들에 따라, 상기 예비 제3 구조물(132)을 형성하는 공정을 보다 상세하게 설명하기로 한다. 상기 "U"자 형의 예비 제3 구조물(132)이 형성된 기판(100)으로 질소를 포함하는 제1 전구체 및 X가 포함된 제2 전구체를 이용하는 열처리 또는 플라즈마 열처리를 수행할 수 있다. 이때, 상기 제1 전구체는 암모니아(NH3) 또는 질소(N2)을 포함하며, 상기 제2 전구체의 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 X가 실리콘일 경우, 상기 제2 전구체로 SiH4, Si2H6, Si3H8, SiCl2H2 및 BTBAS(bis tetra-butylaminosilane)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
상기 X가 붕소일 경우, 상기 제2 전구체는 B2H6 및 TEB(triethylborate)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 알루미늄일 경우, 상기 제2 전구체는 AlCl3, TEMAH(tetra ethyl methyl amide hafnium), DMAH(dimethyl aluminum hydride) 및 DMEAA(dimethylethylamine alane)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 산소일 경우, 제2 전구체는 산소 가스(O2) 및 오존 가스(O3)로 이 루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 탄소일 경우, 상기 제2 전구체는 C2H4을 포함할 수 있다.
상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 열처리가 수행되는 동안, 상기 "U"자 형의 예비 제2 구조물(129)의 상부가 X를 포함하는 티타늄 질화물(TiXN)로 변환되어, 상기 "U"자 형의 예비 제2 구조물(129) 상에 예비 제3 구조물(132)을 형성할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 열처리를 수행하기 전에, 상기 제1 절연 패턴(108) 및 제2 절연 패턴(130) 상에 제3 마스크(도시되지 않음)를 더 형성할 수 있다. 상기 제3 마스크는 상기 열처리 또는 플라즈마 열처리 공정을 수행하는 동안 상기 제1 절연 패턴(108) 및 제2 절연 패턴(130)을 보호하는 기능을 수행할 수 있다. 또한, 상기 제3 마스크는 상기 열처리 또는 플라즈마 열처리 공정을 마친 후, 상기 기판(100)으로부터 제거될 수 있다.
다른 실시 예들에 따른 도 4를 참조하면, 상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 열처리를 수행하는 동안, 상기 제1 절연 패턴(108) 및 제2 절연 패턴(130)의 상부 일부가 X를 함유한 실리콘 질화물(SiXN)로 변환될 수 있다.
본 발명의 실시 예들에 따르면, 상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 처리하는 동안, 티타늄(Ti)을 포함하는 제3 전구체를 더 주 입할 수도 있다. 이 경우에도 생성되는 결과물은 상기 "U"자 형의 예비 제2 구조물(129) 상에 X를 함유한 티타늄 질화물을 포함하는 예비 제3 구조물(132)일 수 있다. 이때, 상기 예비 제3 구조물(132)의 티타늄의 함량이 보다 높을 수 있다.
다른 실시 예에 따른 도 5에 도시된 반도체 소자는, 상기 예비 제3 구조물(132) 상에 Y를 함유한 티타늄 질화물을 포함하는 예비 제4 구조물(도시되지 않음)을 더 형성할 수 있다. 상기 Y는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. 상기 예비 제4 구조물은 상기 예비 제3 구조물(132)과 실질적으로 동일한 공정으로 형성될 수 있다. 그리고 상기 예비 제4 구조물은 상기 제3 구조물(136)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
또 다른 실시 예에 따른 도 6에 도시된 반도체 소자는, 상기 예비 제3 구조물(132)을 형성하기 전에, 상기 "U"자 형의 예비 제2 구조물(129) 상에 티타늄 산화물(TiO2)을 포함하는 예비 제4 구조물(도시되지 않음)을 더 형성할 수 있다. 이때, 상기 예비 제4 구조물은 상기 제3 구조물(136)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
도 16을 참조하면, 상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 예비 제3 구조물(132) 상에 제4 마스크(도시되지 않음)를 형성할 수 있다. 상기 제4 마스크는 상기 예비 제3 구조물(132)을 부분적으로 덮도록 형성될 수 있다. 상기 제4 마스크는 상기 제1 절연 패턴(108), 제2 절연 패턴(130), "U"자 형의 예비 제2 구 조물(129) 및 예비 제3 구조물(132)과 식각 선택비를 갖는 물질을 포함할 수 있다.
상기 제4 마스크를 식각 마스크로 사용하여 상기 예비 제3 구조물(132), "U"자 형의 예비 제2 구조물(129), 제1 절연 패턴(108) 및 제2 절연 패턴(130)을 부분적으로 식각하여, 제3 구조물(136) 및 제2 구조물(134) 형성할 수 있다. 이때, 상기 제2 구조물(134)은 식각 깊이 및 제4 마스크의 위치에 따라 "L"자 형상, "전사된 L"자 형상, "J"자 형상 또는 "전사된 J"자 형상을 가질 수 있다.
본 발명의 실시 예에 따른 제2 구조물(134)은 "L"자 형상을 가질 수 있다. 이 경우, 상기 제2 구조물(134)은 상기 제2 구조물(134)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 상기 제2 구조물(134)은 제1 절연 패턴(108)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다. 이때, 상기 제3 구조물(136)은 상기 제2 수평면(H2) 상에 형성될 수 있다.
상기 제4 마스크를 이용한 식각 공정에서, 상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제2 구조물(134)에 의해 제3 개구(도시되지 않음)가 생성될 수 있다. 상기 제3 개구를 매립하도록 상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제2 구조물(134) 상에 제3 절연막(도시되지 않음)을 형성할 수 있다. 상기 제3 절 연막은 산화물, 질화물 또는 산질화물로 이루어질 수 있으며, 각각은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물일 수 있다.
상기 제1 절연 패턴(108), 제2 절연 패턴(130) 및 제3 구조물(136)의 상부가 노출되도록 상기 제3 절연막의 상부를 제거할 수 있다. 상기 제거 공정은 연마 공정 및 에치 백 공정에 의해 수행될 수 있다. 이때, 상기 제1 절연 패턴(108), 제2 절연 패턴(130), 제3 절연 패턴(138) 및 제3 구조물(136)의 상부는 실질적으로 동일한 레벨을 가질 수 있다.
실시 예들에 따르면, 상기 제1 절연 패턴(108), 제2 절연 패턴(130), 제3 절연 패턴(138) 및 제3 구조물(136)의 상부를 더 식각할 수 있다. 이때, 과식각된 제1 절연 패턴(108), 제2 절연 패턴(130), 제3 절연 패턴(138) 및 제3 구조물(136)의 상부는 실질적으로 동일한 레벨을 가질 수 있다.
다시 도 3을 참조하면, 상기 제1 절연 패턴(108), 제2 절연 패턴(130), 제3 절연 패턴(138) 및 제3 구조물(136) 상에 상변화 물질막을 형성할 수 있다. 상기 상변화 물질막(도시되지 않음)은 상기 제3 구조물(136)과 전기적으로 연결되도록 형성될 수 있다.
상기 상변화 물질막은 주기율표에서 VI족 물질을 적어도 하나를 포함하는 칼코게나이드로 이루어질 수 있다. 상기 칼코게나이드 계열 금속 원소의 예로서는 Ge, Se, Sb, Te, Sn, As 등을 들 수 있다. 또한, 이 원소들의 적절한 조합에 의해 칼코게나이드 상변화 패턴을 형성할 수 있다. 예를 들어, GaSb, InSb, InSe, Sb2Te, SbSe, GeTe, Sb2Te, SbSe, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, InSbGe, AhInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에서 선택된 적어도 하나의 물질일 수 있다. 또한, 상변화 물질막의 특성을 향상하기 위하여 칼코게나이드계 금속 원소의 조합 이외에 Ag, In, Bi, Pb 등의 원소가 혼합될 수 있다.
상기 상변화 물질막 상에 도전막(도시되지 않음)을 형성할 수 있다. 상기 도전막은 상기 상변화 물질막과 전기적으로 연결되도록 형성될 수 있다.
상기 도전막은 Ti, TiSi, TiN, TiON, TiW, TiAlN, TiAlON, TiSIN, TiBN, W, WN, WON, WSiN, WBN, WCN, Si, Ta, SaSi, TaN, TaON, TaAlN, TaSiN, TaCN, Mo, MoN, MoSiN, MoAlN, ZrSiN, ZrAlN, RuCoSi으로 이루어진 일군에서 선택된 하나를 포함할 수 있다.
이어서, 상기 도전막 및 상변화 물질막을 부분적으로 식각하여, 상기 제1 절연 패턴(108), 제2 절연 패턴(130), 제3 절연 패턴(138) 및 제3 구조물(136) 상에 상변화 물질 및 상부 전극(142)을 순차적으로 형성할 수 있다.
상세하게 도시되어 있지는 않지만, 상기 상부 전극(142) 상에 비트 라인(BL)을 더 형성할 수도 있다.
[제2 실시 예]
도 18은 본 발명의 다른 실시 예에 따른 메모리 소자를 설명하기 위한 개략적인 단면도이다.
도 18을 참조하면, 메모리 소자는 기판에 형성된 워드 라인(204), 스위칭 소 자(214), 절연 패턴들(208, 224, 228), 하부 전극(216, 226, 230), 상변화 물질 패턴(232) 및 상부 전극(234)을 포함할 수 있다. 상기 절연 패턴들(208, 224, 228)은 제1 절연 패턴(208), 제2 절연 패턴(224) 및 제3 절연 패턴(228)을 포함할 수 있다.
상기 기판, 워드 라인(204), 스위칭 소자(214), 절연 패턴들(208, 224, 228), 상변화 물질 패턴(232) 및 상부 전극(234)은 제1 실시 예의 도 1에서 설명한 것과 실질적으로 동일하여 그 설명을 생략하기로 한다.
하부 전극(216, 226, 230)은 상기 스위칭 소자(214)와 전기적으로 연결된다. 본 발명의 일 실시 예에 따르면, 상기 스위칭 소자(214)가 다이오드(214)일 경우, 상기 하부 전극(216, 226, 230)은 상기 다이오드(214) 상에 형성되며, 실질적으로 상기 하부 전극(216, 226, 230)은 상기 다이오드(214)와 직접적으로 접하며 구비될 수 있다. 다른 실시 예에 따르면, 상기 스위칭 소자(214)가 트랜지스터일 경우, 상기 하부 전극(216, 226, 230)은 상기 트랜지스터와 연결 패턴 등으로 전기적으로 연결되도록 구비될 수 있다.
상기 하부 전극(216, 226, 230)은 금속 반도체 화합물을 포함하는 제1 구조물(216), 금속 질화물을 포함하는 제2 구조물(226) 및 X를 함유한 금속 질화물을 포함하는 제3 구조물(230)을 포함할 수 있다. 본 발명의 실시 예들에 따르면, 상기 제1 구조물(216)은 티타늄 실리사이드(TiSi2)을 포함할 수 있고, 상기 제2 구조물(226)은 티타늄 질화물(TiN)을 포함할 수 있으며, 상기 제3 구조물(230)은 X를 함유한 티타늄 질화물(TiXN)을 포함할 수 있다.
제1 구조물(216)은 상기 스위칭 소자(214)와 전기적으로 연결되도록 형성된다. 본 발명의 실시 예들에 따르면, 상기 스위칭 소자(214)가 다이오드(214)인 경우, 상기 제1 구조물(216)은 상기 다이오드(214)의 상부와 접하며 구비된다. 또한, 상기 제1 구조물(216)은 평면으로 볼 때 원 형상을 가지며, 단면으로 볼 때 장방형을 가질 수 있다. 상기 제1 구조물(216)의 폭은 상기 다이오드(214)의 폭과 실질적으로 동일할 수 있다.
제2 구조물(226)은 상기 제1 구조물(216) 상에 형성되며, 그 하부의 폭이 상부의 폭보다 넓을 수 있다. 이때, 상기 제2 구조물(226)의 하부 폭은 상기 제1 구조물(216)의 폭과 실질적으로 동일할 수 있다.
일 실시 예에 따르면, 상기 제2 구조물(226)은 상기 제2 구조물(226)은 제1 폭을 갖는 하부 및 상기 제1 폭보다 작은 제2 폭을 갖는 상부를 포함한다. 상기 제2 구조물(226)의 상부는 하부의 상부면으로부터 수직되게 연장할 수 있다. 예컨대, "L"자 형상 또는 "전사된 L"자 형상을 가질 수 있다. 상기 제2 구조물(226)이 "L"자 형상을 갖는 경우, 상기 제2 구조물(226)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 이 경우, 상기 제2 구조물(226)은 제1 절연 패턴(208)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다.
다른 실시 예에 따르면, 상기 제2 구조물(226)은 "J"자 형상 또는 "전사된 J"자 형상을 가질 수 있다. 또 다른 실시 예에 따르면, 상기 제2 구조물(226)은 원통 형상, "U"자 형상 또는 장방형을 가질 수도 있다.
제3 구조물(230)은 상기 제2 구조물(226) 상에 형성된다. 보다 구체적으로, 상기 제2 구조물(226)이 "L"자 형상을 가질 경우, 상기 제3 구조물(230)은 상기 제2 구조물(226)의 제2 수직면(V2) 및 제3 수평면(H3) 상에 형성될 수 있다. 이때, 상기 제3 구조물(230)은 "L"자 형상을 가질 수 있다. 상기 제3 구조물(230)의 두께는 상기 제2 구조물(226)의 두께보다 실질적으로 작을 수 있다.
상기 제3 구조물(230)은 상기 제1 구조물(216) 및 제2 구조물(226)보다 높은 저항을 갖는 물질로 이루어질 수 있다. 본 발명의 일 실시 예에 따르면, 상기 제3 구조물(230)은 단층 구조를 가질 수 있다. 상기 제3 구조물(228)은 X를 포함하는 금속 질화물을 포함할 수 있으며, 예컨대, X를 포함하는 티타늄 질화물(TiXN)을 포함할 수 있다. 이때, 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 도 5에 도시된 바와 같이 상기 제3 구조물(230)은 X를 함유한 티타늄 질화물(TiXN)을 포함하는 하부 패턴 및 Y를 함유하는 티타늄 질화물(TiYN)을 포함하는 상부 패턴이 적층된 다층 구조를 가질 수 있다. 이때, 상기 X 및 Y는 서로 상이하며, 각각은 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 도 6에 도시된 바와 같이 상기 제3 구조물(230)은 티타늄 산화물(TiO2)을 포함하는 하부 패턴 및 X를 함유한 티타늄 질화물(TiXN)을 포함하는 상부 패턴이 적층된 구조를 가질 수 있다. 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이하에서는, 도 18에 도시된 반도체 소자를 형성하는 방법을 설명하기로 한다.
도 7 내지 도 12 및 도 17은 도 18에 도시된 반도체 소자를 형성하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 7 내지 도 12를 참조하면, 상기 기판(200) 상에 소자 분리 패턴(202), 워드 라인(204), 제1 절연 패턴(208) 및 스위칭 소자(214)를 형성하고, 티타늄 실리사이드를 포함하는 제1 구조물(216) 및 티타늄 질화물을 포함하는 예비 제2 구조물(218)을 형성할 수 있다.
상기 소자 분리 패턴(202), 워드 라인(204), 제1 절연 패턴(208), 스위칭 소자(214), 제1 구조물(216) 및 예비 제2 구조물(218)을 형성하는 공정은 제1 실시 예의 도 7 내지 도 12에서 설명된 실질적으로 동일하여 그 설명을 생략하기로 한 다.
도 17을 참조하면, 상기 예비 제2 구조물(218) 상에 X를 함유한 금속 질화물을 포함하는 예비 제3 구조물(222)을 형성할 수 있다. 상기 예비 제3 구조물(222)은 티타늄 질화물(TiXN)을 포함할 수 있다. 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로부터 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 예비 제3 구조물(222)은 상기 예비 제2 구조물(218)의 표면 프로파일을 따라 연속적으로 형성될 수 있다. 이때, 상기 예비 제3 구조물(222)은 상기 예비 제2 구조물(218)에 의해 한정되는 제1 개구(220)를 매립하지 않도록 형성될 수 있다.
본 발명의 실시 예들에 따라, 상기 예비 제3 구조물(222)을 형성하는 공정을 보다 상세하게 설명하기로 한다. 상기 예비 제2 구조물(218)이 형성된 기판(200)으로 질소를 포함하는 제1 전구체 및 X가 포함된 제2 전구체를 이용하는 열처리 또는 플라즈마 열처리를 수행할 수 있다. 이때, 상기 제1 전구체는 암모니아(NH3) 또는 질소(N2)를 포함하며, 상기 제2 전구체의 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 X가 실리콘일 경우, 상기 제2 전구체로 SiH4, Si2H6, Si3H8, SiCl2H2 및 BTBAS(bis tetra-butylaminosilane)로 이루어진 일 군으로부터 선택된 하나를 포함 할 수 있다.
상기 X가 붕소일 경우, 상기 제2 전구체는 B2H6 및 TEB(triethylborate)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 알루미늄일 경우, 상기 제2 전구체는 AlCl3, TEMAH(tetra ethyl methyl amide hafnium), DMAH(dimethyl aluminum hydride) 및 DMEAA(dimethylethylamine alane)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 산소일 경우, 제2 전구체는 산소 가스(O2) 및 오존 가스(O3)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 탄소일 경우, 상기 제2 전구체는 C2H4을 포함할 수 있다.
상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 열처리가 수행되는 동안, 상기 예비 제2 구조물(218)의 상부가 X를 포함하는 티타늄 질화물(TiXN)로 변환되어, 상기 예비 제2 구조물(218) 상에 예비 제3 구조물(222)을 형성할 수 있다.
본 발명의 실시 예들에 따르면, 상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 처리하는 동안, 티타늄(Ti)을 포함하는 제3 전구체를 더 주입할 수도 있다. 이 경우에도 생성되는 결과물은 예비 제2 구조물(218) 상에, X를 함유한 티타늄 질화물을 포함하는 예비 제3 구조물(222)일 수 있다. 이때, 상기 예비 제3 구조물(222)의 티타늄의 함량이 보다 높을 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 예비 제3 구조물(222) 상에 Y를 함유한 티타늄 질화물을 포함하는 예비 제4 구조물(도시되지 않음) 더 형성할 수 있다. 상기 예비 제4 구조물은 상기 예비 제3 구조물(222)의 표면 프로파일을 따라 연속적으로 형성할 수 있다. 이때, 상기 예비 제4 구조물이 상기 제1 개구(220)를 매립하지 않도록 형성할 수 있다. 상기 Y는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. 상기 예비 제4 구조물은 상기 예비 제3 구조물(222)과 실질적으로 동일한 공정으로 형성될 수 있다. 그리고 상기 예비 제4 구조물은 상기 예비 제3 구조물(222)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 예비 제3 구조물(222)을 형성하기 전에, 상기 예비 제2 구조물 상에 티타늄 산화물(TiO2)을 포함하는 예비 제4 구조물(도시되지 않음)을 더 형성함으로써 구현될 수 있다. 이때, 상기 예비 제4 구조물은 상기 예비 제3 구조물(222)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
다시 도 18을 참조하면, 상기 예비 제3 구조물(222) 상에 제2 절연막(도시되지 않음)을 형성할 수 있다. 이때, 상기 제2 절연막은 상기 제1 개구(220)를 완전하게 매립하도록 형성될 수 있다.
상기 제1 절연 패턴(208)의 상부면이 노출되도록 상기 제2 절연막, 예비 제3 구조물(222) 및 예비 제2 구조물(218)을 부분적으로 식각하여, 제2 절연 패 턴(224), "U"자 형의 예비 제3 구조물(도시되지 않음) 및 "U"자 형의 예비 제2 구조물(도시되지 않음)을 형성할 수 있다.
상기 제2 절연막, 예비 제3 구조물(222) 및 예비 제2 구조물(218)의 일부는 화학 기계적 연마 공정 및 에치 백 공정에 의해 식각될 수 있다. 상기 공정에 의해 형성된 제2 절연 패턴(224), "U"자 형의 예비 제3 구조물 및 "U"자 형의 예비 제2 구조물의 상부면은 상기 제1 절연 패턴(208)의 상부면과 실질적으로 동일한 높이를 가질 수 있다.
본 발명의 다른 실시 예들에 따르면, 상기 제1 절연 패턴(208), 제2 절연 패턴(224), "U"자 형의 예비 제2 구조물 및 "U"자 형의 예비 제3 구조물의 상부를 더 식각할 수 있다. 이때, 과식각된 제1 절연 패턴(208), 제2 절연 패턴(224), "U"자 형의 예비 제2 구조물 및 "U"자 형의 예비 제3 구조물의 상부는 실질적으로 동일한 레벨에 형성될 수 있다.
상기 제1 절연 패턴(208), 제2 절연 패턴(224) 및 "U"자 형의 예비 제2 구조물, "U"자 형의 예비 제3 구조물 상에 마스크(도시되지 않음)를 형성할 수 있다. 상기 마스크는 상기 "U"자 형의 예비 제2 구조물 및 "U"자 형의 예비 제3 구조물을 부분적으로 덮도록 형성될 수 있다. 상기 마스크를 식각 마스크로 사용하여 상기 "U"자 형의 예비 제3 구조물, "U"자 형의 예비 제2 구조물, 제1 절연 패턴(208) 및 제2 절연 패턴(224)을 부분적으로 식각하여, 제3 구조물(230) 및 제2 구조물(226) 형성할 수 있다. 이때, 상기 제2 구조물(226) 및 제3 구조물(230)은 식각 깊이 및 위치에 따라 "L"자 형상, "전사된 L"자 형상, "J"자 형상 또는 "전사된 J"자 형상 을 가질 수 있다.
본 발명의 실시 예에 따른 제2 구조물(226)은 "L"자 형상을 가질 수 있다. 이 경우, 상기 제2 구조물(226)은 상기 제2 구조물(226)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 상기 제2 구조물(226)은 제1 절연 패턴(208)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다.
이 경우, 상기 제3 구조물(230)도 "L"자 형상을 가질 수 있다. 예컨대, 상기 제3 구조물(230)은 상기 제2 구조물(226)의 제2 수직면(V2) 및 제3 수평면(H3) 상에 형성될 수 있다.
상기 마스크를 이용한 식각 공정에서, 상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제2 구조물(226) 및 제3 구조물(230)에 의해 제2 개구(도시되지 않음)가 생성될 수 있다. 상기 제2 개구를 매립하도록 상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제2 구조물(226) 및 제3 구조물(230) 상에 제3 절연막(도시되지 않음)을 형성할 수 있다. 상기 제3 절연막은 산화물, 질화물 또는 산질화물로 이루어질 수 있으며, 각각은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물일 수 있다.
상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제2 구조물(226) 및 제3 구조물(230)의 상부가 노출되도록 상기 제3 절연막의 상부를 제거할 수 있다. 상기 제거 공정은 연마 공정 및 에치 백 공정에 의해 수행될 수 있다. 이때, 상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제3 절연 패턴(228), 제2 구조물(226) 및 제3 구조물(230)의 상부는 실질적으로 동일한 레벨을 가질 수 있다.
실시 예들에 따르면, 상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제3 절연 패턴(228), 제2 구조물(226) 및 제3 구조물(230)의 상부를 더 식각할 수 있다. 이때, 과식각된 제1 절연 패턴(208), 제2 절연 패턴(224), 제3 절연 패턴(228), 제2 구조물(226) 및 제3 구조물(230)의 상부는 실질적으로 동일한 레벨을 가질 수 있다.
상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제3 절연 패턴(228), 제2 구조물(226) 및 제3 구조물(230) 상에 상변화 물질막을 형성할 수 있다. 상기 상변화 물질막(도시되지 않음)은 상기 제2 구조물(226) 및 제3 구조물(230)과 전기적으로 연결되도록 형성될 수 있다.
상기 상변화 물질막 상에 도전막(도시되지 않음)을 형성할 수 있다. 상기 도전막은 상기 상변화 물질막과 전기적으로 연결되도록 형성될 수 있다.
상기 도전막 및 상변화 물질막을 부분적으로 식각하여, 상기 제1 절연 패턴(208), 제2 절연 패턴(224), 제3 절연 패턴(228), 제2 구조물(226) 및 제3 구조물(230) 상에 상변화 물질 패턴(232)및 상부 전극(234)을 순차적으로 형성할 수 있다.
상세하게 도시되어 있지는 않지만, 상기 상부 전극(234) 상에 비트 라인(BL)을 더 형성할 수도 있다.
[제3 실시 예]
도 20은 본 발명의 또 다른 실시 예에 따른 메모리 소자를 설명하기 위한 개략적인 단면도이다.
도 20을 참조하면, 메모리 소자는 기판(300)에 형성된 워드 라인(304), 스위칭 소자(314), 절연 패턴들(308, 322, 328), 하부 전극(316, 324, 326), 상변화 물질 패턴(330) 및 상부 전극(332)을 포함할 수 있다. 상기 절연 패턴들(308, 322, 328)은 제1 절연 패턴(308), 제2 절연 패턴(322) 및 제3 절연 패턴(328)을 포함할 수 있다.
상기 기판(300), 워드 라인(304), 스위칭 소자(314), 절연 패턴들(308, 322, 328), 상변화 물질 패턴(330) 및 상부 전극(332)은 제1 실시 예의 도 1에서 설명한 것과 실질적으로 동일하여 그 설명을 생략하기로 한다.
하부 전극(316, 324, 326)은 상기 스위칭 소자(314)와 전기적으로 연결된다. 본 발명의 일 실시 예에 따르면, 상기 스위칭 소자(314)가 다이오드(314)일 경우, 상기 하부 전극(316, 324, 326)은 상기 다이오드(314) 상에 형성되며, 실질적으로 상기 하부 전극(316, 324, 326)은 상기 다이오드(314)와 직접적으로 접하며 구비될 수 있다. 다른 실시 예에 따르면, 상기 스위칭 소자(314)가 트랜지스터일 경우, 상기 하부 전극(316, 324, 326)은 상기 트랜지스터와 연결 패턴 등으로 전기적으로 연결되도록 구비될 수 있다.
상기 하부 전극(316, 324, 326)은 금속 반도체 화합물을 포함하는 제1 구조물(316), 금속 질화물을 포함하는 제2 구조물(324) 및 X를 함유한 금속 질화물을 포함하는 제3 구조물(326)을 포함할 수 있다. 본 발명의 실시 예들에 따르면, 상기 제1 구조물(316)은 티타늄 실리사이드(TiSi2)을 포함할 수 있고, 상기 제2 구조물(324)은 티타늄 질화물(TiN)을 포함할 수 있으며, 상기 제3 구조물(226)은 X를 함유한 티타늄 질화물(TiXN)을 포함할 수 있다.
제1 구조물(316)은 상기 스위칭 소자(314)와 전기적으로 연결되도록 형성된다. 본 발명의 실시 예들에 따르면, 상기 스위칭 소자(314)가 다이오드(314)인 경우, 상기 제1 구조물(316)은 상기 다이오드(314)의 상부와 접하며 구비된다. 또한, 상기 제1 구조물(316)은 평면으로 볼 때 원 형상을 가지며, 단면으로 볼 때 장방형을 가질 수 있다. 상기 제1 구조물(316)의 폭은 상기 다이오드(314)의 폭과 실질적으로 동일할 수 있다.
제2 구조물(324)은 상기 제1 구조물(316) 상에 형성되며, 그 하부의 폭이 상부의 폭보다 넓을 수 있다. 이때, 상기 제2 구조물(324)의 하부 폭은 상기 제1 구조물(316)의 폭과 실질적으로 동일할 수 있다.
본 발명의 실시 예들에 따르면, 상기 제2 구조물(324)은 상기 제2 구조물(324)은 제1 폭을 갖는 하부 및 상기 제1 폭보다 작은 제2 폭을 갖는 상부를 포함한다. 상기 제2 구조물(324)의 상부는 하부의 상부면으로부터 수직되게 연장할 수 있다. 예컨대, 상기 제2 구조물(324)은 "L"자 형상 또는 "전사된 L"자 형상을 가질 수 있다. 상기 제2 구조물(324)이 "L"자 형상을 갖는 경우, 상기 제2 구조물(324)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 이 경우, 상기 제2 구조물(324)은 제1 절연 패턴(308)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다.
다른 실시 예에 따르면, 상기 제2 구조물(324)은 "J"자 형상 또는 "전사된 J"자 형상을 가질 수 있다. 또 다른 실시 예에 따르면, 상기 제2 구조물(324)은 원통 형상, "U"자 형상 또는 장방형을 가질 수도 있다.
제3 구조물(326)은 상기 제2 구조물(324) 상에 형성된다. 보다 구체적으로, 상기 제2 구조물(324)이 "L"자 형상을 가질 경우, 상기 제3 구조물(326)은 상기 제2 구조물(324)의 제2 수평면(H2), 제2 수직면(V2) 및 제3 수평면(H3) 상에 형성될 수 있다. 이때, 상기 제3 구조물(326)의 두께는 상기 제2 구조물(324)의 두께보다 실질적으로 작을 수 있다.
상기 제3 구조물(326)은 상기 제1 구조물(316) 및 제2 구조물(324)보다 높은 저항을 갖는 물질로 이루어질 수 있다. 본 발명의 일 실시 예에 따르면, 상기 제3 구조물(326)은 단층 구조를 가질 수 있다. 상기 제3 구조물(326)은 X를 함유한 금속 질화물을 포함할 수 있으며, 예컨대, X를 포함하는 티타늄 질화물을 포함할 수 있다. 이때, 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 제3 구조물(326)은 X를 함유한 티타늄 질화물을 포함하는 하부 패턴 및 Y를 함유하는 티타늄 질화물을 포함하는 상부 패턴이 적층된 다층 구조를 가질 수 있다. 이때, 상기 X 및 Y는 서로 상이하며, 각각은 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 제3 구조물(326)은 티타늄 산화물(TiO2)을 포함하는 하부 패턴 및 X를 함유한 티타늄 질화물을 포함하는 상부 패턴이 적층된 구조를 가질 수 있다. 상기 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이하에서는, 도 20에 도시된 반도체 소자를 형성하는 방법을 설명하기로 한다.
도 7 내지 도 12 및 도 19는 도 20에 도시된 반도체 소자를 형성하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 7 내지 도 12를 참조하면, 상기 기판(300) 상에 소자 분리 패턴(302), 워드 라인(304), 제1 절연 패턴(308) 및 스위칭 소자(314)를 형성하고, 티타늄 실리 사이드를 포함하는 제1 구조물(316) 및 티타늄 질화물을 포함하는 예비 제2 구조물(318)을 형성할 수 있다.
상기 소자 분리 패턴(302), 워드 라인(304), 제1 절연 패턴(308), 스위칭 소자(314), 제1 구조물(316) 및 예비 제2 구조물(318)을 형성하는 공정은 제1 실시 예의 도 7 내지 도 12에서 설명된 실질적으로 동일하여 그 설명을 생략하기로 한다.
상기 예비 제2 구조물(318) 상에 희생막(도시되지 않음)을 형성할 수 있다. 이때, 상기 희생막은 상기 예비 제2 구조물(318)에 의해 한정되는 제1 개구(도시되지 않음)를 매립하도록 형성될 수 있다. 상기 희생막은 산화물 또는 포토레지스트로 이루어질 수 있다.
상기 제1 절연 패턴(308)의 상부면이 노출되도록 상기 희생막 및 예비 제2 구조물(318)을 부분적으로 식각하여, 희생 패턴(도시되지 않음) 및 "U"자 형의 예비 제2 구조물(318)을 형성할 수 있다.
도 19를 참조하면, 상기 희생 패턴을 상기 기판(300)으로부터 제거할 수 있다. 상기 희생 패턴은 에싱 공정 및 스트립 공정에 의해 제거될 수 있다. 상기 희생 패턴이 제거되면, 상기 "U"자 형의 예비 제2 구조물(318)에 의해 한정되는 제1 개구가 생성될 수 있다.
상기 "U"자 형의 예비 제2 구조물(318) 상에 X를 함유한 금속 질화물을 포함하는 예비 제3 구조물(320)을 형성할 수 있다. 예컨대, 상기 예비 제3 구조물(320)은 티타늄 질화물일 수 있다. 상기 X는 실리콘, 붕소, 알루미늄, 산소 및 탄소로부 터 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 예비 제3 구조물(320)은 상기 "U"자 형의 예비 제2 구조물(318)의 표면 프로파일을 따라 연속적으로 형성될 수 있다. 이때, 상기 예비 제3 구조물(320)은 상기 "U"자 형의 예비 제2 구조물(318)에 의해 한정되는 제1 개구를 매립하지 않도록 형성될 수 있다.
본 발명의 실시 예들에 따라, 상기 예비 제3 구조물(320)을 형성하는 공정을 보다 상세하게 설명하기로 한다. 상기 "U"자 형의 예비 제2 구조물(318)이 형성된 기판(300)으로 질소를 포함하는 제1 전구체 및 X가 포함된 제2 전구체를 이용하는 열처리 또는 플라즈마 열처리를 수행할 수 있다. 이때, 상기 제1 전구체는 암모니아(NH3) 또는 질소(N2)를 포함하며, 상기 제2 전구체의 X는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 X가 실리콘일 경우, 상기 제2 전구체로 SiH4, Si2H6, Si3H8, SiCl2H2 및 BTBAS(bis tetra-butylaminosilane)로 이루어진 일 군으로부터 선택된 하나를 포함할 수 있다.
상기 X가 붕소일 경우, 상기 제2 전구체는 B2H6 및 TEB(triethylborate)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 알루미늄일 경우, 상기 제2 전구체는 AlCl3, TEMAH(tetra ethyl methyl amide hafnium), DMAH(dimethyl aluminum hydride) 및 DMEAA(dimethylethylamine alane)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 산소일 경우, 제2 전구체는 산소 가스(O2) 및 오존 가스(O3)로 이루어진 일 군으로부터 선택된 하나를 사용할 수 있다.
상기 X가 탄소일 경우, 상기 제2 전구체는 C2H4을 포함할 수 있다.
상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 열처리가 수행되는 동안, 상기 "U"자 형의 예비 제2 구조물(318)의 상부가 X를 포함하는 티타늄 질화물로 변환되어, 상기 "U"자 형의 예비 제2 구조물(318) 상에 예비 제3 구조물(320)을 형성할 수 있다.
본 발명의 실시 예들에 따르면, 상기 제1 전구체 및 제2 전구체를 이용하여 열처리 또는 플라즈마 처리하는 동안, 티타늄(Ti)을 포함하는 제3 전구체를 더 주입할 수도 있다. 이 경우에도 생성되는 결과물은 예비 제2 구조물(318) 상에, X를 함유한 티타늄 질화물을 포함하는 예비 제3 구조물(320)일 수 있다. 이때, 상기 예비 제3 구조물(320)의 티타늄의 함량이 보다 높을 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 예비 제3 구조물(320) 상에 Y를 함유한 티타늄 질화물을 포함하는 예비 제4 구조물(도시되지 않음) 더 형성할 수 있다. 상기 예비 제4 구조물은 상기 예비 제3 구조물(320)의 표면 프로파일을 따라 연속적으로 형성할 수 있다. 이때, 상기 예비 제4 구조물이 상기 제1 개구를 매립하지 않도록 형성할 수 있다. 상기 Y는 실리콘(Si), 붕소(B), 알루미늄(Al), 산 소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. 상기 예비 제4 구조물은 상기 예비 제3 구조물(320)과 실질적으로 동일한 공정으로 형성될 수 있다. 그리고 상기 예비 제4 구조물은 상기 제3 구조물(326)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 상기 예비 제3 구조물(320)을 형성하기 전에, 상기 예비 제2 구조물(318) 상에 티타늄 산화물(TiO2)을 포함하는 예비 제4 구조물(도시되지 않음)을 더 형성할 수 있다. 이때, 상기 예비 제4 구조물은 상기 제3 구조물(326)이 형성된 공정 챔버와 실질적으로 동일한 공정 챔버에서 형성될 수 있다.
상기 예비 제3 구조물(320) 상에 제2 절연막(도시되지 않음)을 형성할 수 있다. 이때, 상기 제2 절연막은 상기 제1 개구를 완전하게 매립하도록 형성될 수 있다.
상기 예비 제3 구조물(320)의 상부면이 노출되도록 상기 제2 절연막을 부분적으로 식각하여, 제2 절연 패턴(322)을 형성할 수 있다. 상기 제2 절연 패턴(322)은 상기 예비 제3 구조물(320)에 의해 한정된 개구를 완전하게 매립하면서 형성될 수 있다.
상기 제2 절연 패턴(322)의 상부면은 상기 제3 예비 구조물의 상부면과 실질적으로 동일한 레벨에 위치할 수 있다.
다시 도 20을 참조하면, 상기 제1 절연 패턴(308), 제2 절연 패턴(322) 및 예비 제3 구조물(320) 상에 마스크(도시되지 않음)를 형성할 수 있다. 상기 마스크는 상기 예비 제3 구조물(320)을 부분적으로 덮도록 형성될 수 있다. 상기 마스크를 식각 마스크로 사용하여 상기 예비 제3 구조물(320), "U"자 형의 예비 제2 구조물(318), 제1 절연 패턴(308) 및 제2 절연 패턴(322)을 부분적으로 식각하여, 제3 구조물(326) 및 제2 구조물(324) 형성할 수 있다. 이때, 상기 제2 구조물(324) 및 제3 구조물(326)은 식각 깊이 및 위치에 따라 상기 제2 구조물(324)이 "L"자 형상, "전사된 L"자 형상, "J"자 형상 또는 "전사된 J"자 형상을 가질 수 있다.
본 발명의 실시 예에 따라 제2 구조물(324)은 "L"자 형상을 가질 수 있다. 이 경우, 상기 제2 구조물(324)은 상기 제2 구조물(324)은 제1 폭의 하부 및 제2 폭의 상부를 포함할 수 있다. 상기 제1 폭은 상기 제2 폭보다 실질적으로 넓을 수 있다. 상기 제2 구조물(324)은 제1 절연 패턴(308)과 접하는 제1 수직면(V1), 상기 제1 수직면(V1)의 하부로부터 수평으로 연장하는 제1 수평면(H1), 상기 제1 수직면(V1)의 상부로 수평으로 연장하는 제2 수평면(H2), 상기 제2 수평면(H2)과 평행하고 소정거리 이격된 제3 수평면(H3), 상기 제2 수평면(H2) 및 제3 수평면(H3)을 연결하는 제2 수직면(V2), 상기 제1 수평면(H1) 및 상기 제3 수평면(H3)을 연결하는 제3 수직면(V3)을 포함할 수 있다. 상기 제3 구조물(326)은 상기 제2 구조물(324)의 제2 수평면(H2), 제2 수직면(V2) 및 제3 수직면(V3) 상에 형성될 수 있다.
상기 마스크를 이용한 식각 공정을 수행하는 동안, 상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제2 구조물(324) 및 제3 구조물(326)에 의해 제2 개 구(도시되지 않음)가 생성될 수 있다. 상기 제2 개구를 매립하도록 상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제2 구조물(324) 및 제3 구조물(326) 상에 제3 절연막(도시되지 않음)을 형성할 수 있다. 상기 제3 절연막은 산화물, 질화물 또는 산질화물로 이루어질 수 있으며, 각각은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물일 수 있다.
상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제2 구조물(324) 및 제3 구조물(326)의 상부가 노출되도록 상기 제3 절연막의 상부를 제거할 수 있다. 상기 제거 공정은 연마 공정 및 에치 백 공정에 의해 수행될 수 있다. 이때, 상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제3 절연 패턴(328) 및 제3 구조물(326)의 상부는 실질적으로 동일한 레벨을 가질 수 있다.
상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제3 절연 패턴(328), 제2 구조물(324) 및 제3 구조물(326) 상에 상변화 물질막(도시되지 않음)을 형성할 수 있다. 상기 상변화 물질막은 상기 제2 구조물(324) 및 제3 구조물(326)과 전기적으로 연결되도록 형성될 수 있다.
상기 상변화 물질막 상에 도전막(도시되지 않음)을 형성할 수 있다. 상기 도전막은 상기 상변화 물질막과 전기적으로 연결되도록 형성될 수 있다.
상기 도전막 및 상변화 물질막을 부분적으로 식각하여, 상기 제1 절연 패턴(308), 제2 절연 패턴(322), 제3 절연 패턴(328) 및 제3 구조물(326) 상에 상변화 물질 패턴(330) 및 상부 전극(332)을 순차적으로 형성할 수 있다.
상세하게 도시되어 있지는 않지만, 상기 상부 전극(332) 상에 비트 라인(BL) 을 더 형성할 수도 있다.
[실험 예]
도 21은 종래 기술에 따른 상변화 메모리 소자의 전이 특성도이며, 도 22는 본 발명의 제1 실시 예에 따른 상변화 메모리 소자의 전이 특성도이다. 도 21 및 도 22의 수평축은 상기 상변화 메모리 소자에 인가되는 전류의 크기를 나타내고 눈금의 단위는 마이크로 암페어(㎂)이다. 도 21 및 도 22의 수직축은 상기 상변화 메모리 소자에서 측정되는 저항의 크기를 나타내고 눈금의 단위는 옴(Ω)이다.
도 21을 참조하면, 약 15Å 두께의 티타늄 실리사이드를 포함하는 제1 구조물 및 약 80Å 두께의 티타늄 질화물을 포함하는 제2 구조물이 적층된 하부 전극을 형성할 수 있다. 상기와 같은 하부 전극을 포함하는 상변화 메모리 소자의 전이 특성을 시험한다. 도 21에 도시된 바와 같이, 상기 상변화 메모리 소자는 약 280㎂의 리셋 전류를 보인다.
도 22를 참조하면, 약 20Å 두께의 티타늄 실리사이드를 포함하는 제1 구조물, 약 80Å 두께의 티타늄 질화물을 포함하는 제2 구조물 및 약 15Å 두께의 실리콘을 함유한 티타늄 질화물을 포함하는 제3 구조물이 적층된 하부 전극을 형성한다. 상기와 같은 하부 전극을 포함하는 상변화 메모리 소자의 전이 특성을 시험한다. 도 19에 도시된 바와 같이, 상기 상변화 메모리 소자는 약 230㎂의 리셋 전류를 보인다.
도 21 및 도 22를 참조하면, 본 발명의 제1 실시 예에 따른 상변화 메모리 소자의 리셋 전류가 약 230㎂로, 종래 기술에 따른 상변화 메모리 소자의 리셋 전 류보다 50㎂ 감소한 것을 확인할 수 있다.
도 23은 본 발명의 제1 실시 예에 따른 상변화 메모리 소자의 반복 내구성(endurance) 특성도이다.
도 23을 참조하면, 약 20Å 두께의 티타늄 실리사이드를 포함하는 제1 구조물, 약 80Å 두께의 티타늄 질화물을 포함하는 제2 구조물 및 약 15Å 두께의 실리콘을 함유한 티타늄 질화물을 포함하는 제3 구조물이 적층된 하부 전극을 형성한다. 상기와 같은 하부 전극을 포함하는 상변화 메모리 소자의 반복 내구성을 시험한다. 상기 반복 내구성 시험은 약 140℃에서 약 12시간 동안 진행된다.
도 23의 수평축은 상기 상변화 메모리 소자에 실시한 동작시험 횟수를 나타내고 눈금의 단위는 사이클(cycle)이다. 도 23의 수직축은 상기 상변화 메모리 소자에서 측정되는 저항의 크기를 나타내고 눈금의 단위는 옴(Ω)이다. 도 23에 도시되 바와 같이, 상기 상변화 메모리 소자는 약 107 사이클의 반복 내구성 시험을 통과한다. 즉, 본 발명의 실시 예들에 따른 상변화 메모리 소자는 우수한 반복 내구성을 갖는다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 등가 회로도이다.
도 2는 도 1에 도시된 메모리 소자를 설명하기 위한 평면도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 소자를 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 상변화 메모리 소자를 설명하기 위한 개략적인 공정 단면도이다.
도 5는 본 발명의 또 다른 실시 예에 따른 상변화 메모리 소자를 설명하기 위한 개략적인 공정 단면도이다.
도 6은 본 발명의 또 다른 실시 예에 따른 상변화 메모리 소자를 설명하기 위한 개략적인 공정 단면도이다.
도 7 내지 도 16은 도 3에 도시된 상변화 메모리 소자의 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 18은 또 다른 실시 예에 따른 상변화 메모리 소자를 설명하기 위한 개략적은 공정 단면도이다.
도 6 내지 도 12 및 도 17는 도 18에 도시된 상변화 메모리 소자의 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 20은 또 다른 실시 예에 따른 상변화 메모리 소자를 설명하기 위한 개략적은 공정 단면도이다.
도 6 내지 도 12 및 도 19은 도 20에 도시된 상변화 메모리 소자의 형성 방 법을 설명하기 위한 개략적인 공정 단면도들이다.
도 21은 종래 기술에 따른 상변화 메모리 소자의 전이 특성도이다.
도 22는 본 발명의 제1 실시 예에 따른 상변화 메모리 소자의 전이 특성도이다.
도 23은 본 발명의 제1 실시 예에 따른 상변화 메모리 소자의 반복 내구성 특성도이다.
Claims (20)
- 하부 전극;상기 하부 전극과 전기적으로 연결되는 상변화 물질 패턴; 및상기 상변화 물질 패턴과 전기적으로 연결되는 상부 전극을 포함하되,상기 하부 전극은, 금속 반도체 화합물을 포함하는 제1 구조물, 상기 제1구조물 상에 형성되고 금속 질화물을 포함하며 하부가 상부보다 큰 폭을 갖는 제2 구조물 및 X 원소를 함유한 금속 질화물을 포함하며 상기 제2 구조물 상에 형성된 제3 구조물을 포함하며,상기 X 원소는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 구조물은 제1 폭을 갖는 하부 및 상기 제1 폭보다 작은 제2 폭을 갖는 상부를 포함하며,상기 제2 구조물의 상부는 상기 하부의 상부면으로부터 수직되게 연장하는 상변화 메모리 소자.
- 제2항에 있어서, 상기 제2 구조물은 "L자" 형상 또는 "전사된 L자" 형상을 가지며, 상기 제2 구조물은 제1 수직면, 상기 제1 수직면의 하부로부터 수평으로 연장하는 제1 수평면, 상기 수직면의 상부로부터 수평으로 연장하는 제2 수평면, 상기 제2 수평면과 평행하며 소정 거리 이격된 제3 수평면, 상기 제2 수평면과 상기 제3 수평면을 연결하는 제2 수직면, 상기 제1 수평면과 상기 제3 수평면을 연결하는 제3 수직면을 포함하는 상변화 메모리 소자.
- 제3항에 있어서, 상기 제3 구조물은 상기 제2 수평면 상에 형성되는 상변화 메모리 소자.
- 제3항에 있어서, 상기 제1 수직면 및 상기 제3 수직면에 인접하게 형성되는 절연 패턴을 더 포함하되,상기 절연 패턴의 상부는 상기 X를 함유한 산화물 또는 질화물을 포함하는 상변화 메모리 소자.
- 제5항에 있어서, 상기 절연 패턴의 상부의 두께 및 레벨은 상기 제3 구조물의 두께 및 레벨과 동일한 상변화 메모리 소자.
- 제3항에 있어서, 상기 제3 구조물은 상기 제2 수직면 및 상기 제3 수평면 상에 형성되는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 구조물은 티타늄 실리사이드(TiSi2)를 포함하며, 상기 제2 구조물은 티타늄 질화물(TiN)을 포함하며, 상기 제3 구조물은 X 원소를 함유하는 티타늄 질화물(TiXN)을 포함하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 구조물 및 제3 구조물 사이에 금속 산화물을 포함하는 제4 구조물을 더 포함하는 상변화 메모리 소자.
- 제9항에 있어서, 상기 제4 구조물은 티타늄 산화물(TiO2)을 포함하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제3 구조물 상에 Y 원소를 포함하는 티타늄 질화물(TiYN)을 포함하는 제4 구조물을 더 포함하며, 상기 Y원소는 실리콘(Si), 붕소(B), 알루미늄(Al), 산소(O) 및 탄소(C)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제11항에 있어서, 상기 Y 원소는 상기 X 원소와 상이한 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 구조물 하부에 형성되며, 실리콘(Si)을 포함하는 하부 구조물을 더 포함하되,상기 제1 구조물 및 제2 구조물은 상기 하부 구조물 상에 금속막을 형성하 고, 질화 처리하여 형성되는 상변화 메모리 소자.
- 제13항에 있어서, 상기 금속막은 티타늄(Ti)을 포함하는 상변화 메모리 소자.
- 제13항에 있어서, 상기 제3 구조물은 상기 제2 구조물에 질소를 포함하는 제1 전구체 및 상기 X를 포함하는 제2 전구체를 이용하는 열처리 또는 플라즈마 처리하여 형성되는 상변화 메모리 소자.
- 제15항에 있어서, 상기 X원소가 실리콘일 때, 상기 제2 전구체로 SiH4, Si2H6, Si3H8, SiCl2H2 및 BTBAS(bis tetra-butylaminosilane)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제15항에 있어서, 상기 X원소가 붕소일 경우, 상기 제2 전구체는 B2H6 및 TEB(triethylborate)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제15항에 있어서, 상기 X원소가 알루미늄일 경우, 상기 제2 전구체는 AlCl3, TEMAH(tetra ethyl methyl amide hafnium), DMAH(dimethyl aluminum hydride) 및 DMEAA(dimethylethylamine alane)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제15항에 있어서, 상기 X원소가 산소일 경우, 제2 전구체는 산소 가스(O2) 및 오존 가스(O3)로 이루어진 일 군으로부터 선택된 하나를 포함하는 상변화 메모리 소자.
- 제15항에 있어서, 상기 X원소가 탄소일 경우, 상기 제2 전구체는 C2H4을 포함하는 상변화 메모리 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090092615A KR20110035061A (ko) | 2009-09-29 | 2009-09-29 | 상변화 메모리 소자 |
| JP2010219919A JP2011077526A (ja) | 2009-09-29 | 2010-09-29 | 相変化メモリ素子 |
| CN2010105057474A CN102034928A (zh) | 2009-09-29 | 2010-09-29 | 相变存储器器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090092615A KR20110035061A (ko) | 2009-09-29 | 2009-09-29 | 상변화 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110035061A true KR20110035061A (ko) | 2011-04-06 |
Family
ID=43887529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090092615A KR20110035061A (ko) | 2009-09-29 | 2009-09-29 | 상변화 메모리 소자 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011077526A (ko) |
| KR (1) | KR20110035061A (ko) |
| CN (1) | CN102034928A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872148B2 (en) | 2012-03-29 | 2014-10-28 | Samsung Electronics Co., Ltd. | Phase-change memory devices |
| JP2015505420A (ja) * | 2011-10-31 | 2015-02-19 | ウォニック アイピーエス カンパニー リミテッド | 基板処理装置及び方法 |
| US10903418B2 (en) | 2018-11-19 | 2021-01-26 | International Business Machines Corporation | Low resistance electrode for high aspect ratio confined PCM cell in BEOL |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153777B2 (en) * | 2013-06-03 | 2015-10-06 | Micron Technology, Inc. | Thermally optimized phase change memory cells and methods of fabricating the same |
| KR20150043759A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
| CN104124337A (zh) * | 2014-07-15 | 2014-10-29 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器单元的制作方法 |
| KR102375588B1 (ko) * | 2017-07-06 | 2022-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| WO2020255170A1 (en) * | 2019-06-21 | 2020-12-24 | Hero MotoCorp Limited | Speed deceleration system of vehicle |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| CN100530738C (zh) * | 2006-08-24 | 2009-08-19 | 财团法人工业技术研究院 | 相变存储单元结构及其制造方法 |
| KR100791077B1 (ko) * | 2006-12-13 | 2008-01-03 | 삼성전자주식회사 | 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법 |
| KR20090006628A (ko) * | 2007-07-12 | 2009-01-15 | 삼성전자주식회사 | 상변화 기억 소자 및 그 제조방법들 |
-
2009
- 2009-09-29 KR KR1020090092615A patent/KR20110035061A/ko not_active Application Discontinuation
-
2010
- 2010-09-29 JP JP2010219919A patent/JP2011077526A/ja not_active Withdrawn
- 2010-09-29 CN CN2010105057474A patent/CN102034928A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015505420A (ja) * | 2011-10-31 | 2015-02-19 | ウォニック アイピーエス カンパニー リミテッド | 基板処理装置及び方法 |
| US9793476B2 (en) | 2011-10-31 | 2017-10-17 | Wonik Ips Co., Ltd. | Apparatus and method for treating a substrate |
| US8872148B2 (en) | 2012-03-29 | 2014-10-28 | Samsung Electronics Co., Ltd. | Phase-change memory devices |
| US10903418B2 (en) | 2018-11-19 | 2021-01-26 | International Business Machines Corporation | Low resistance electrode for high aspect ratio confined PCM cell in BEOL |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102034928A (zh) | 2011-04-27 |
| JP2011077526A (ja) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110035061A (ko) | 상변화 메모리 소자 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| US8269208B2 (en) | Memory device | |
| KR100791477B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR101622327B1 (ko) | 상변화 메모리 소자들에서 전극들의 기상 제조 방법들 | |
| US20110155989A1 (en) | Variable resistance memory device and methods of forming the same | |
| KR20090029488A (ko) | Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법 | |
| US20070120105A1 (en) | Lateral phase change memory with spacer electrodes and method of manufacturing the same | |
| US20080194106A1 (en) | Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same | |
| KR20110009545A (ko) | 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치 | |
| KR20100086853A (ko) | ＴｉＣ 막을 갖는 상변화 메모리소자의 제조방법 | |
| US20240276896A1 (en) | Titanium silicon nitride barrier layer | |
| KR20120133676A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20130012385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2024522971A (ja) | Ｐｃｍ材料の膨張および制限を可能にする空隙を有する相変化メモリ・セル | |
| US20110073832A1 (en) | Phase-change memory device | |
| JP2011091156A (ja) | 半導体装置およびその製造方法 | |
| US20110220858A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US20120009731A1 (en) | Method of manufacturing phase-change random access memory | |
| KR20100077535A (ko) | 콘택 구조체, 그것의 제조방법, 그것을 구비한 상변화 메모리 장치 및 그 제조방법 | |
| US7767994B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US11444243B2 (en) | Electronic devices comprising metal oxide materials and related methods and systems | |
| KR20120029886A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |