JP2015505420A - 基板処理装置及び方法 - Google Patents
基板処理装置及び方法 Download PDFInfo
- Publication number
- JP2015505420A JP2015505420A JP2014539867A JP2014539867A JP2015505420A JP 2015505420 A JP2015505420 A JP 2015505420A JP 2014539867 A JP2014539867 A JP 2014539867A JP 2014539867 A JP2014539867 A JP 2014539867A JP 2015505420 A JP2015505420 A JP 2015505420A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- phase change
- substrate processing
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000005121 nitriding Methods 0.000 claims abstract description 56
- 238000000151 deposition Methods 0.000 claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 31
- 238000003672 processing method Methods 0.000 claims abstract description 20
- 238000004381 surface treatment Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 13
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910000763 AgInSbTe Inorganic materials 0.000 claims description 2
- 229910005542 GaSb Inorganic materials 0.000 claims description 2
- 229910005872 GeSb Inorganic materials 0.000 claims description 2
- 229910005898 GeSn Inorganic materials 0.000 claims description 2
- 229910005900 GeTe Inorganic materials 0.000 claims description 2
- 229910018321 SbTe Inorganic materials 0.000 claims description 2
- 229910018219 SeTe Inorganic materials 0.000 claims description 2
- 229910006913 SnSb Inorganic materials 0.000 claims description 2
- 229910004284 Te81Ge15Sb2S2 Inorganic materials 0.000 claims description 2
- 238000010924 continuous production Methods 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 20
- 239000010408 film Substances 0.000 description 94
- 239000010409 thin film Substances 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 238000004140 cleaning Methods 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- -1 chalcogenide compound Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本発明は、相変化メモリ（ＰＲＡＭ）の相変化膜を蒸着する基板処理装置及びその処理方法に係り、蒸着特性に優れた相変化膜を製造する基板処理装置及び基板処理方法に関する。本発明の実施形態は、相変化メモリを製造する基板処理方法であり、パターン付き基板に下部電極を形成する過程と、前記下部電極の形成過程により基板の表面に生成又は残存する不純物を除去する表面処理過程と、前記不純物が除去された基板の表面に対して窒化処理を行う過程と、前記下部電極の上に相変化膜及び上部電極をこの順に蒸着する過程と、を含む。また、本発明の実施形態による基板処理装置は、複数の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられるロードロックチャンバと、内部が真空状態に保たれて多角面状を呈し、複数の面のうちの一つの面に前記ロードロックチャンバが取り付けられ、基板を搬送するための基板搬送ロボットを有する真空搬送チャンバと、前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、下部電極が形成された基板の表面を窒化処理を施す窒化処理チャンバと、前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、前記窒化処理チャンバにより窒化処理された基板の面に相変化膜を蒸着するプロセスチャンバと、を備える。
Description
本発明は、相変化メモリ（ＰＲＡＭ）の相変化膜を蒸着する基板処理装置及びその処理方法に係り、蒸着特性に優れた相変化膜を製造する基板処理装置及び基板処理方法に関する。
動的ＲＡＭ（ＤＲＡＭ）、静的ＲＡＭ（ＳＲＡＭ）、フラッシュメモリなどの既存の不揮発性メモリの欠点を補った次世代不揮発性メモリが提案されている。次世代不揮発性メモリとしては、強誘電体メモリ（ＦＲＡＭ：Ferroelectrics Random Access Memory）、磁気抵抗メモリ（ＭＲＡＭ：Magnetic Random Access Memory）、相変化メモリ（ＰＲＡＭ：Phase-change Random Access Memory）などが既存の不揮発性メモリの欠点を補う可能性があると認められている。
特に、最近、次世代不揮発性メモリ技術の一つとして高い関心が寄せられている相変化メモリ（ＰＲＡＭ）は、ゲルマニウム−アンチモン−テルル（ＧＳＴ：Ｇｅ２Ｓｂ２Ｔｅ５）薄膜を主成分とし、結晶状態から膜物質の抵抗性変化と関連する非晶質状態への可逆的な遷移を用いて非晶質と結晶質との間の光学的・電気的なスイッチングを行う技術である。すなわち、電気的信号に基づく非晶質と結晶質との間の抵抗差若しくは電流差をメモリの概念として取り入れたものである。ゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜の場合、物理的な気相蒸着法（ＰＶＤ：Physical Vapor Deposition）により蒸着可能であるが、最近には商業的な高速製造及び性能を理由に、化学気相蒸着（ＣＶＤ：Chemical Vapor Deposition）及び原子層蒸着（ＡＬＤ：Atomic Layer Deposition）などの方法を用いてゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜を蒸着して形成することもある。
ところが、低温下でＣＶＤ及びＡＬＤにより高品質のゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜である相変化膜を成長させるのに種々の難点があるが、特に、下部電極を形成した後に相変化膜を蒸着するときに下記の問題が発生する。
このような問題について、相変化膜を有する相変化メモリの断面を示す図１に基づいて説明する。
先ず、基板の上に相変化メモリを蒸着する過程について述べると、基板１００の上に絶縁膜２００を蒸着する。絶縁膜２００の上にマスクパターンを用いて下部電極コンタクトホールを形成した後、ＴｉＮ、ＴｉＳｉＮなどの窒化膜を蒸着する。次いで、下部電極が形成されるコンタクトホールを除く残りの不要な部分をエッチングにより除去することにより、下部電極３００を形成する。次いで、下部電極３００及び絶縁膜２００の上に物理的気相蒸着（ＰＶＤ）や化学的気相蒸着（ＣＶＤ）を用いて相変化膜４００及び上部電極５００をこの順に成長させる。
上述したように窒化膜の上に相変化膜を蒸着する前にエッチングを施すが、このようなエッチング後に発生する酸化膜と残存物質が相変化メモリ（ＰＲＡＭ）のスイッチング速度を低下させる原因となる。これを改善するために、エッチング後にＨ２プラズマを用いた基板表面処理が施される。
ところが、上述したようにＨ２プラズマ表面処理が施されれば、下部電極３００及び絶縁膜２００の薄膜の表面に水素（Ｈ）ボンディングが発生するという問題がある。物理的気相蒸着（ＰＶＤ）方式により相変化膜４００を蒸着する場合には、相変化膜の蒸着に際して薄膜表面の水素（Ｈ）ボンディングによる影響を大きく受けないため問題にならないが、化学的気相蒸着（ＣＶＤ）方式により相変化膜４００を蒸着する場合には、薄膜表面の水素（Ｈ）ボンディングにより蒸着特性が変化してしまうという問題が発生する。すなわち、薄膜表面の水素（Ｈ）ボンディングにより相変化膜４００の蒸着特性が変化して成長時間（incubation time）、方向性などに大きな影響を与えて量産性に悪影響を及ぼしてしまう。
大韓民国公開特許第１０−２００９−００９１１０７号公報
本発明の技術的課題は、相変化メモリを蒸着する基板処理装置及び方法を提供するところにある。また、本発明の他の技術的課題は、下部電極に対するプラズマクリーニングによる相変化メモリの相変化膜の蒸着特性が変化しない基板処理装置及び方法を提供するところにある。さらに、本発明のさらに他の技術的課題は、下部電極に対するプラズマクリーニングによる相変化膜の成長時間、方向性に影響を及ぼさない基板処理装置及び方法を提供するところにある。さらにまた、本発明のさらに他の技術的課題は、相変化メモリの量産性を向上させる基板処理装置及び方法を提供するところにある。
本発明の実施形態は、相変化メモリを製造する基板処理方法において、パターン付き基板に下部電極を形成する過程と、前記下部電極の形成過程により基板の表面に生成又は残存する不純物を除去する表面処理過程と、前記不純物が除去された基板の表面に対して窒化処理を行う過程と、前記下部電極の上に相変化膜及び上部電極をこの順に蒸着する過程と、を含む。
また、好ましくは、前記下部電極を形成する過程は、基板に絶縁膜を蒸着した後、下部電極が形成される下部電極コンタクトホールを形成する過程と、前記コンタクトホールが形成された基板の表面に窒化膜を蒸着する過程と、前記下部電極コンタクトホールの窒化膜を残して残りの窒化膜を除去する過程と、を含む。
さらに、好ましくは、前記表面処理は、Ｈ２含有ガスを用いたプラズマ処理であり、前記窒化処理は、窒素含有雰囲気下での熱処理又はプラズマ処理である。
さらに、好ましくは、前記熱処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を流出しながら行い、８［Ｔｏｒｒ］以上の圧力条件、７００［℃］以上の温度条件下で行う。なお、前記熱処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を１０００［ｓｃｃｍ］流量で１０分間流出しながら行う。
さらに、好ましくは、前記プラズマ処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種をプラズマ化して行い、前記プラズマ処理は、３００［℃］以上の温度条件下で行う。なお、前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）のうちの少なくとも一種を含む化合物である。
さらに、好ましくは、本発明の実施形態は、相変化メモリを製造する基板処理装置において、複数の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられるロードロックチャンバと、内部が真空状態に保たれて多角面状を呈し、複数の面のうちの一つの面に前記ロードロックチャンバが取り付けられ、基板を搬送するための基板搬送ロボットを有する真空搬送チャンバと、前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、表面処理された下部電極が形成された基板の表面を窒化処理し、窒化処理された面に相変化膜を蒸着し、このような窒化処理及び蒸着が同じチャンバにおいて連続した工程により行われるプラズマプロセスチャンバと、を備える。
また、好ましくは、本発明の実施形態による基板処理装置は、複数の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられるロードロックチャンバと、内部が真空状態に保たれて多角面状を呈し、複数の面のうちの一つの面に前記ロードロックチャンバが取り付けられ、基板を搬送するための基板搬送ロボットを有する真空搬送チャンバと、前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、下部電極が形成された基板の表面を窒化処理を施す窒化処理チャンバと、前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、前記窒化処理チャンバにより窒化処理された基板の面に相変化膜を蒸着するプロセスチャンバと、を備える。
さらに、好ましくは、前記窒化処理チャンバは、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種をプラズマとして窒化処理を施すプラズマチャンバであるか、あるいは、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を流出しながらチャンバの内部温度を特定の温度以上に保ちながら窒化処理を施す熱処理チャンバである。
本発明の実施形態によれば、下部電極に対するプラズマクリーニングによる相変化メモリの相変化膜の蒸着特性が変化することを極力抑えることができる。また、本発明の実施形態によれば、下部電極に対するプラズマクリーニングが行われても相変化膜の成長時間、方向性に影響を及ぼさないので、相変化メモリの量産性を向上させることができる。さらに、本発明の実施形態によれば、窒化処理及び相変化膜蒸着が単一の工程により行われて自然酸化膜の形成が防がれるので、相変化メモリの特性を向上させることができる。
以下、添付図面に基づき、本発明の実施形態を詳述する。しかしながら、本発明は後述する実施形態に限定されるものではなく、互いに異なる態様で実現され、単にこれらの実施形態は本発明の開示を完全たるものにし、且つ、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図中、各種の層及び各領域を明確に表現するために厚さを拡大して表現し、同じ参照符号は同じ構成要素を示す。
図２は、本発明の実施形態によるＰＲＡＭ物質蒸着過程を示すフローチャートであり、図３は、本発明の実施形態によるＰＲＡＭ物質が蒸着される工程を示す図である。
相変化メモリ（ＰＲＡＭ）は、印加される電流から発生する熱によりその結晶状態が変化する相変化膜を有する。現在相変化メモリに適用される相変化膜としては、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）から構成されたカルコゲナイド化合物（Ｇｅ−Ｓｂ−Ｔｅ：ＧＳＴ）が主として用いられている。ゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜などの相変化膜は、供給される電流の大きさ及び経時的に発生する熱によりその結晶状態が変化される。このような相変化膜は非晶質状態で高い比抵抗を有するのに対し、結晶状態では低い比抵抗を有するので、メモリ装置のデータ記憶媒体として使用可能である。前記相変化メモリ（ＰＲＡＭ）に相変化膜を形成するために、先ず、基板が用意される（Ｓ２１０）。前記基板は、２００ｍｍ、３００ｍｍなどの大きさを有していてもよい。次いで、パターン付き基板の上に下部電極を形成する（Ｓ２２０）。
前記下部電極を形成（Ｓ２２０）するために、先ず、図３（ａ）に示すように、基板１００の上部にＳｉＮ絶縁膜２００を形成する（Ｓ２２１）。図示はしないが、基板１００と絶縁膜２００との間にアクセス素子が介装されてもよく、前記アクセス素子は、例えば、ＰＮダイオードであってもよい。前記アクセス素子と選択的に接続されるように前記絶縁膜２００内に下部電極（ＢＥ：Bottom Electrode）を形成する。
下部電極を形成するために、図３（ｂ）に示すように、前記絶縁膜２００内における下部電極が形成される個所にマスクパターンを用いて下部電極コンタクトホール３０１を形成する（Ｓ２２２）。次いで、図３（ｃ）に示すように、ＴｉＮ、ＴｉＳｉＮの窒化膜３００ａよりなる導電膜を蒸着（Ｓ２２３）した後、図３（ｄ）に示すように、下部電極コンタクトホール３０１の窒化膜を残して残りの窒化膜を除去するエッチングを施す（Ｓ２２４）ことにより、下部電極３００が形成される。すなわち、ＴｉＮ、ＴｉＳｉＮの窒化膜を蒸着した後、化学エッチング（chemical etching）により下部電極が形成される領域のみを残して残りの窒化膜を除去することにより、下部電極コンタクトホールの形成個所に窒化膜よりなる下部電極が形成される。
一方、前記化学エッチングにより下部電極３００を形成した後には、図３（ｅ）に示すように、Ｈ２含有ガスを用いたプラズマクリーニング（Plasma cleaning）などの表面処理を行う。下部電極の形成過程により基板の表面に生成又は残存する不純物（例えば、自然酸化膜又はカーボン）を除去する表面処理を行うのである。このような表面処理は、酸化膜などの不純物を除去するために、Ｈ２プラズマクリーニングなどにより行われるが、エッチング後に残った不純物によりＰＲＡＭのスイッチング速度が低下される虞があるため、Ｈ２プラズマクリーニングを行って不純物を除去する。
ところが、Ｈ２プラズマクリーニングの表面処理が行われると、図３（ｆ）に示すように、薄膜の表面に水素（Ｈ）ボンディング３５０が発生するという問題がある。物理的な気相蒸着（ＰＶＤ）方式によりゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜よりなる相変化膜を蒸着する場合には、薄膜表面の水素（Ｈ）ボンディングによる影響を大きく受けないため問題にならないが、化学的気相蒸着（ＣＶＤ）方式により相変化膜を蒸着する場合には薄膜表面の水素（Ｈ）ボンディングにより薄膜蒸着特性が変化するという問題が発生する。すなわち、薄膜表面の水素（Ｈ）ボンディングにより蒸着特性が変化して成長時間、方向性に大きな影響を及ぼして量産性に悪影響を及ぼしてしまう。
このようなＨ２プラズマクリーニングにより発生するＨボンディングにより蒸着特性が変化することを防ぐために、本発明の実施形態では、図３（ｆ）に示すように、Ｈ２プラズマクリーニングを終えた後に水素（Ｈ）ボンディングを除去する表面窒化処理工程をさらに行う（Ｓ２４０）。
前記表面窒化処理は、図３（ｇ）に示すように、Ｈ２プラズマクリーニングにより上部面にくっつく水素（Ｈ）ボンディング３５０を窒素（Ｎ）ボンディングに置き換える前処理工程であり、これにより成長時間の短縮及び量産性の増大という効果が奏される。
前記表面窒化処理は２種類の方式により行われるが、窒素含有雰囲気下での熱処理（アニール）方式又はプラズマ処理方式により行われる。
前記熱処理方式による表面窒化処理は、ＮＨ３などの窒素（Ｎ）を含むガスを上部面に流出しながら熱処理を施すことにより表面窒化処理が行われる。このような熱処理方式による表面窒化処理は、熱処理の温度、時間及び圧力が増大するにつれて、後続して蒸着されるゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜よりなる相変化膜の厚さが増大される。図４は、１０００［ｓｃｃｍ］流量のＮＨ３を基板の上部に流出しながら、熱処理の温度、時間、圧力を増大させていくときの相変化膜の厚さを測定した結果を示すグラフであり、５００［℃］の温度、５［Ｔｏｒｒ］の圧力、５分の時間という条件下での熱処理において相変化膜が蒸着され始め、７００［℃］の温度、８［Ｔｏｒｒ］の圧力、１０分の時間という条件下での熱処理において相変化膜が有意的な６０Åの厚さを有することが分かる。
一方、プラズマ方式による表面窒化処理では、ＮＨ３などの窒素（Ｎ）を含むガスをプラズマガスとして表面処理を施す。３００［℃］の温度条件下で窒素（Ｎ）を含むガスをプラズマガスとしてプラズマ処理を施す場合、図５に示すように、相変化膜の厚さが１２０Åとなり、７００［℃］の温度、８［Ｔｏｒｒ］の圧力、１０分の時間という条件下で熱処理を施すときよりも２倍ほど厚い相変化膜が形成されることが分かる。これは、表面窒化処理において、プラズマ処理が熱処理よりも低い温度で行われることを示唆する。
熱処理は、５００〜９００℃の温度、１〜１００Ｔｏｒｒの圧力の条件下で行われるが、熱処理がこの条件以下で行われるときには窒化への反応性が低下して窒化効率性が低下し、逆に、９００℃以上に温度条件下では下部膜がリフティングしてしまう。
プラズマ処理は、常温〜５００℃の温度、１〜１０Ｔｏｒｒの圧力、１〜３０分の時間の条件下で行われるが、プラズマ処理時間がその以上に延びる場合に下部膜にダメージが発生してしまう。
このようにして表面窒化処理（Ｓ２４０）終わった後には、図３（ｈ）に示すように、下部電極を有する絶縁膜２００の上部に純粋な相変化成分、例えば、Ｇｅ、Ｓｂ及びＴｅ成分のうちの少なくとも一種を有する相変化膜４００を蒸着する（Ｓ２５０）。
前記相変化膜４００は、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅなどの２元素化合物と、ＧｅＳｂＴｅ、ＧａＳｂＴｅ、ＩｎＳｂＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＴｅなどの３元素化合物及びＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２などの４元素化合物のうちのいずれか一種から構成されてもよく、この実施形態では、Ｇｅ、Ｓｂ及び／又はＴｅ成分を含むゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜を形成している。
このような相変化膜４００は、例えば、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）又は物理的気相蒸着（ＰＶＤ）方式により特定の温度条件下で約１０００Å〜２０００Åの厚さに形成される。例えば、相変化膜がＣＶＤ又はＡＬＤ方式により形成される場合、前記相変化膜は約１５０［℃］〜３００［℃］の温度条件下で形成され、相変化膜がＰＶＤ方式により形成される場合、前記ＣＶＤ又はＡＬＤ方式よりも低い温度で形成される。
また、前記相変化膜４００は、蒸着当時に非晶質状態を有するように１００［℃］〜２１０［℃］の温度条件下で蒸着される。この場合、相変化膜の蒸着後に連続して熱処理工程を行ってもよい。熱処理工程は、前記相変化膜の結晶が安定した状態になるように、例えば、２００［℃］〜３００［℃］の温度条件下で行われる。
このようにして相変化膜４００が形成された後には、図３（ｉ）に示すように、相変化膜２３０ａの上に上部電極を形成する（Ｓ２６０）。好ましくは、上部電極はＴｉ／ＴｉＮ層から形成されてもよく、前記Ｔｉ／ＴｉＮ層は、例えば、ＣＶＤ方式により形成されてもよい。
一方、上述したように、表面窒化処理後にゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜などの相変化膜が蒸着されるが、既存の相変化膜（ＧＳＴ薄膜）蒸着設備の場合、表面窒化処理のための熱処理装置やプラズマ発生装置が相変化膜（ＧＳＴ薄膜）蒸着設備に設けられていなかった。もし、別途の熱処理装置やプラズマ発生装置を用いて別途の単一の工程により表面窒化処理を行う場合、図６に示すように、工程間にタイムディレイ及び自然酸化膜が生じる可能性が高い。
このような自然酸化膜の形成を極力抑えるためには、図７に示すように、表面窒化処理工程と相変化膜の蒸着工程が連続して行われる必要がある。このために、本発明の実施形態においては、表面窒化処理工程と相変化膜の蒸着工程が同時に行われる基板処理装置について図８及び図９に基づいて詳述する。
図８は、本発明の実施形態により相変化膜の蒸着及びプラズマ表面窒化処理を同時に行うＰＲＡＭ基板処理装置を示す図である。
本発明の実施形態による基板処理装置は、積載箱１０と、待機搬送チャンバ２０と、ロードロックチャンバ３０（Ｌ／Ｃ）と、真空搬送チャンバ４０（Ｔ／Ｃ）と、プラズマプロセスチャンバ５０（Ｐ／Ｃ）と、を備える。積載箱１０には複数の基板が収納されるカセット（図示せず）が設けられている。待機搬送チャンバ２０には、基板を搬送するための搬送アーム２１と、基板がしばらくの間待ち受けるバッファ用カセット２２と、が設けられている。ロードロックチャンバ３０は、待機搬送チャンバ２０と真空搬送チャンバ４０を互いに分離するためのものであり、このロードロックチャンバ３０にはバッファ用カセット２２内の複数枚の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられる。真空搬送チャンバ４０は、正方形などの多角面状に形成され、内部に基板の搬送のための基板搬送ロボット４１が設けられている。複数の面のうちいずれか一つの面に前記ロードロックチャンバ３０が取り付けられる。そして、真空搬送チャンバ４０の内部は、セッティングやメンテナンスに必要な場合を除いては、常に真空状態に保たれる。
プラズマプロセスチャンバ５０は、ＣＶＤ又はＡＬＤ方式により基板にゲルマニウム−アンチモン−テルル（ＧＳＴ）薄膜の相変化膜を蒸着するプロセスチャンバであり、真空搬送チャンバから搬送されてきた基板に対して、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）をソースガスとしてＣＶＤ又はＡＬＤ方式により相変化膜の蒸着を行う。プラズマプロセスチャンバ５０もまた、特別な場合を除いては、真空状態に保たれる。
一方、前記プラズマプロセスチャンバ５０は、下部電極が形成された基板の表面に相変化膜の蒸着を行うに先立って、前処理工程として、先ず、下部電極が形成された基板の表面に対してプラズマ表面窒化処理を行う。このために、窒素（Ｎ）を含むプラズマガスがサセプタとガス噴射手段（例えば、シャワーヘッド）との間の基板処理空間で直接的に励起されて提供されてもよい。なお、前記プラズマガスはチャンバの外部で励起されて基板処理空間に取り込まれる遠隔プラズマ発生器（ＲＰＧ：Remote Plasma Generator）により提供されてもよい。
上述したように、プラズマプロセスチャンバ５０という同じチャンバ内で、基板を搬送することなく、表面窒化処理及び相変化膜の蒸着をインサイチュで行うことにより、窒化処理後から相変化膜の蒸着前までにタイムディレイが発生しないので、表面に自然酸化膜が形成されることを防ぐことができる。
一方、表面窒化処理のためのプラズマ処理がプロセスチャンバで行われることなく、別途のチャンバで行われる場合には、図９に示すように、真空搬送チャンバの周りに表面窒化処理のための窒化処理チャンバとしてのプラズマチャンバ７０が別設されてもよい。
図９に示す構造を有する場合、プロセスチャンバ６０に基板が搬送される前に、プラズマチャンバ７０に基板が搬送されて前処理工程としての窒化プラズマを用いた表面窒化が先に行われた後に、真空搬送チャンバ４０を経てプロセスチャンバ６０に基板が搬送されて相変化膜が蒸着される。
一方、表面窒化処理に際して、プラズマ処理方式に加えて、熱処理により表面窒化処理が行われてもよい。熱処理のために、前記図４に基づいて説明したように、７００［℃］以上の温度に加熱することが好ましい。ところが、ＣＶＤ又はＡＬＤ方式のプロセスチャンバは、ソースガス及び反応ガスの蒸着に際して、一般に、サセプタの加熱手段は３００［℃］にしか温度を昇温させることができない。このため、既存のプロセスチャンバは、熱処理方式による表面窒化処理を行うことができない。
このため、プロセスチャンバにおいて相変化膜を蒸着する前に行われる熱処理方式による表面窒化処理のために、図１０に示すように、窒化処理チャンバとして別途の熱処理チャンバ８０を備える。前記熱処理チャンバ８０は表面窒化処理に見合う温度（例えば、７００［℃］）を有するチャンバであり、真空搬送チャンバ４０の複数の面のうちのいずれか一つの面に取り付けられる。
図１０に示す構造を有する場合、プロセスチャンバ６０に基板が搬送される前に、熱処理チャンバ８０に基板が搬送されて前処理工程としての熱処理方式による表面窒化処理が先に行われた後、真空搬送チャンバ４０を経てプロセスチャンバ６０に基板が搬送される。
本発明を添付図面及び上述した好適な実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、特許請求の範囲により限定される。よって、この技術分野における通常の知識を有する者であれば、特許請求の範囲の技術的思想から逸脱しない範囲内で本発明を種々に変形及び修正することができる。
Claims (15)
- 相変化メモリを製造する基板処理方法において、
パターン付き基板に下部電極を形成する過程と、
前記下部電極の形成過程により基板の表面に生成又は残存する不純物を除去する表面処理過程と、
前記不純物が除去された基板の表面に対して窒化処理を行う過程と、
前記下部電極の上に相変化膜及び上部電極をこの順に蒸着する過程と、
を含む基板処理方法。 - 前記下部電極を形成する過程は、
基 板に絶縁膜を蒸着した後、下部電極が形成される下部電極コンタクトホールを形成する過程と、
前記コンタクトホールが形成された基板の表面に窒化膜を蒸着する過程と、
前記下部電極コンタクトホールの窒化膜を残して残りの窒化膜を除去する過程と、
を含む請求項１に記載の基板処理方法。 - 前記表面処理は、Ｈ２含有ガスを用いたプラズマ処理である請求項１に記載の基板処理方法。
- 前記窒化処理は、窒素含有雰囲気下での熱処理又はプラズマ処理である請求項１から請求項３のうちのいずれか１項に記載の基板処理方法。
- 前記熱処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を流出しながら行う請求項４に記載の基板処理方法。
- 前記熱処理は、８［Ｔｏｒｒ］以上の圧力、７００［℃］以上の温度条件下で行う請求項５に記載の基板処理方法。
- 前記熱処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を１０００［ｓｃｃｍ］流量で１０分間流出しながら行う請求項５又は請求項６に記載の基板処理方法。
- 前記プラズマ処理は、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種をプラズマ化して行う請求項４に記載の基板処理方法。
- 前記プラズマ処理は、３００［℃］以上の温度条件下で行う請求項８に記載の基板処理方法。
- 前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）のうちの少なくとも一種を含む化合物である請求項１に記載の基板処理方法。
- 前記相変化膜は、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅのうちのいずれか一種の２元素化合物と、ＧｅＳｂＴｅ、ＧａＳｂＴｅ、ＩｎＳｂＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＴｅのうちのいずれか一種の３元素化合物及びＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２のうちのいずれか一種の４元素化合物のうちの少なくとも一種から構成される化合物である請求項１０に記載の基板処理方法。
- 前記下部電極及び前記上部電極は、窒素（Ｎ）を含む化合物である請求項１又は請求項１０に記載の基板処理方法。
- 相変化メモリを製造する基板処理装置において、
複数の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられるロードロックチャンバと、
内部が真空状態に保たれて多角面状を呈し、複数の面のうちの一つの面に前記ロードロックチャンバが取り付けられ、基板を搬送するための基板搬送ロボットを有する真空搬送チャンバと、
前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、表面処理された下部電極が形成された基板の表面を窒化処理し、窒化処理された面に相変化膜を蒸着し、このような窒化処理及び蒸着が同じチャンバにおいて連続した工程により行われるプラズマプロセスチャンバと、
を備える基板処理装置。 - 相変化メモリを製造する基板処理装置において、
複数の基板が搬入及び搬出され、大気状態と真空状態との間で切り換えられるロードロックチャンバと、
内部が真空状態に保たれて多角面状を呈し、複数の面のうちの一つの面に前記ロードロックチャンバが取り付けられ、基板を搬送するための基板搬送ロボットを有する真空搬送チャンバと、
前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、下部電極が形成された基板の表面の窒化処理を施す窒化処理チャンバと、
前記真空搬送チャンバの複数の面のうちの一つの面に取り付けられ、前記窒化処理チャンバにより窒化処理された基板の面に相変化膜を蒸着するプロセスチャンバと、
を備える基板処理装置。 - 前記窒化処理チャンバは、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種をプラズマとして窒化処理を施すプラズマチャンバであるか、あるいは、Ｎ２、Ｎ２Ｏ、ＮＨ３ガスのうちの少なくとも一種を流出しながらチャンバの内部温度を特定の温度以上に保ちながら窒化処理を施す熱処理チャンバである請求項１４に記載の基板処理装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110112128A KR101907972B1 (ko) | 2011-10-31 | 2011-10-31 | 기판처리장치 및 방법 |
| KR10-2011-0112128 | 2011-10-31 | ||
| PCT/KR2012/008969 WO2013066015A1 (ko) | 2011-10-31 | 2012-10-30 | 기판처리장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015505420A true JP2015505420A (ja) | 2015-02-19 |
| JP5933739B2 JP5933739B2 (ja) | 2016-06-15 |
Family
ID=48192316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014539867A Expired - Fee Related JP5933739B2 (ja) | 2011-10-31 | 2012-10-30 | 基板処理装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9793476B2 (ja) |
| JP (1) | JP5933739B2 (ja) |
| KR (1) | KR101907972B1 (ja) |
| CN (1) | CN103918070B (ja) |
| WO (1) | WO2013066015A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194092A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
| CN109136880A (zh) * | 2017-09-11 | 2019-01-04 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150061065A (ko) * | 2013-11-25 | 2015-06-04 | 주성엔지니어링(주) | 터치패널 제조 장치, 시스템 및 방법 |
| KR20160092699A (ko) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | 저항변화 메모리 장치의 제조 방법 |
| CN106784384A (zh) * | 2017-01-06 | 2017-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示器及其制备方法 |
| KR102550099B1 (ko) * | 2018-08-23 | 2023-06-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| US11723294B2 (en) * | 2020-06-25 | 2023-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method for fabricating the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999025012A1 (en) * | 1997-11-06 | 1999-05-20 | Tokyo Electron Limited | ELIMINATION OF THE TITANIUM NITRIDE FILM DEPOSITION IN TUNGSTEN PLUG TECHNOLOGY USING PE-CVD-Ti AND IN-SITU PLASMA NITRIDATION |
| JP2003163285A (ja) * | 2001-09-14 | 2003-06-06 | Hynix Semiconductor Inc | 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法 |
| JP2008288408A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| US20080308911A1 (en) * | 2007-06-12 | 2008-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20110035061A (ko) * | 2009-09-29 | 2011-04-06 | 삼성전자주식회사 | 상변화 메모리 소자 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294832B1 (en) * | 2000-04-10 | 2001-09-25 | National Science Council | Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method |
| JP4001498B2 (ja) | 2002-03-29 | 2007-10-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成システム |
| JP3810718B2 (ja) * | 2002-08-30 | 2006-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100538806B1 (ko) | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
| EP1742273A4 (en) * | 2004-04-09 | 2008-07-09 | Tokyo Electron Ltd | METHOD FOR FORMING GRID ISOLATION FILM, STORAGE MEDIUM, AND COMPUTER PROGRAM |
| KR100618855B1 (ko) * | 2004-08-02 | 2006-09-01 | 삼성전자주식회사 | 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법 |
| US7838347B2 (en) | 2005-08-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| JP4786495B2 (ja) * | 2005-11-24 | 2011-10-05 | 東京エレクトロン株式会社 | 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム |
| US7511984B2 (en) * | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
| KR101169395B1 (ko) | 2006-10-13 | 2012-07-30 | 삼성전자주식회사 | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 |
| CN101443477B (zh) * | 2006-10-19 | 2011-05-11 | 东京毅力科创株式会社 | Ti类膜的成膜方法 |
| EP2511280A1 (en) | 2006-11-02 | 2012-10-17 | Advanced Technology Materials, Inc. | Germanium amidinate complexes useful for CVD/ALD of metal thin films |
| US20080116543A1 (en) * | 2006-11-17 | 2008-05-22 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100846506B1 (ko) * | 2006-12-19 | 2008-07-17 | 삼성전자주식회사 | Ｐｎ 다이오드를 포함하는 상변화 메모리 소자와 그 제조및 동작 방법 |
| KR100896180B1 (ko) * | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
| KR100881055B1 (ko) | 2007-06-20 | 2009-01-30 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| KR101480292B1 (ko) | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| KR20100006680A (ko) | 2008-07-10 | 2010-01-21 | 주식회사 하이닉스반도체 | 하부 전극 콘택 구조를 포함하는 상변화 메모리 소자 및 그제조 방법 |
| US7888155B2 (en) * | 2009-03-16 | 2011-02-15 | Industrial Technology Research Institute | Phase-change memory element and method for fabricating the same |
| US8268722B2 (en) * | 2009-06-03 | 2012-09-18 | Novellus Systems, Inc. | Interfacial capping layers for interconnects |
-
2011
- 2011-10-31 KR KR1020110112128A patent/KR101907972B1/ko active IP Right Grant
-
2012
- 2012-10-30 WO PCT/KR2012/008969 patent/WO2013066015A1/ko active Application Filing
- 2012-10-30 JP JP2014539867A patent/JP5933739B2/ja not_active Expired - Fee Related
- 2012-10-30 US US14/355,206 patent/US9793476B2/en active Active
- 2012-10-30 CN CN201280053239.4A patent/CN103918070B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093645A (en) * | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| WO1999025012A1 (en) * | 1997-11-06 | 1999-05-20 | Tokyo Electron Limited | ELIMINATION OF THE TITANIUM NITRIDE FILM DEPOSITION IN TUNGSTEN PLUG TECHNOLOGY USING PE-CVD-Ti AND IN-SITU PLASMA NITRIDATION |
| JP2001523043A (ja) * | 1997-11-06 | 2001-11-20 | 東京エレクトロン株式会社 | ＰＥ−ＣＶＤ−Ｔｉとインサイチュウプラズマ窒化を使用した、タングステンプラグ技術における窒化チタン膜堆積の排除 |
| JP2003163285A (ja) * | 2001-09-14 | 2003-06-06 | Hynix Semiconductor Inc | 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法 |
| JP2008288408A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| US20080308911A1 (en) * | 2007-06-12 | 2008-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2009021565A (ja) * | 2007-06-12 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| KR20110035061A (ko) * | 2009-09-29 | 2011-04-06 | 삼성전자주식회사 | 상변화 메모리 소자 |
| JP2011077526A (ja) * | 2009-09-29 | 2011-04-14 | Samsung Electronics Co Ltd | 相変化メモリ素子 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194092A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
| CN109136880A (zh) * | 2017-09-11 | 2019-01-04 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
| KR20190029458A (ko) * | 2017-09-11 | 2019-03-20 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
| JP2019050304A (ja) * | 2017-09-11 | 2019-03-28 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| KR102206173B1 (ko) * | 2017-09-11 | 2021-01-22 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103918070A (zh) | 2014-07-09 |
| KR20130047230A (ko) | 2013-05-08 |
| KR101907972B1 (ko) | 2018-10-17 |
| US20150037929A1 (en) | 2015-02-05 |
| CN103918070B (zh) | 2017-02-22 |
| JP5933739B2 (ja) | 2016-06-15 |
| WO2013066015A1 (ko) | 2013-05-10 |
| US9793476B2 (en) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5933739B2 (ja) | 基板処理装置及び方法 | |
| KR100585175B1 (ko) | 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법 | |
| JP5373056B2 (ja) | カルコゲナイド薄膜の形成方法 | |
| US8034683B2 (en) | Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed | |
| US8003970B2 (en) | Phase-change random access memory and method of manufacturing the same | |
| US20070160760A1 (en) | Methods of forming phase change material thin films and methods of manufacturing phase change memory devices using the same | |
| KR100763916B1 (ko) | ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 | |
| KR101521998B1 (ko) | 상변화막 형성방법 | |
| JP2008528805A (ja) | カルコゲニド材料の化学蒸着法 | |
| KR20100029952A (ko) | 금속성 캡핑층을 구비한 상변화 메모리 소자 및 그 제조 방법 | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| US8703237B2 (en) | Methods of forming a material layer and methods of fabricating a memory device | |
| US20070249116A1 (en) | Transitioning the state of phase change material by annealing | |
| US11037991B2 (en) | Variable resistance memory device | |
| US20240057347A1 (en) | Metal chalcogenide film, memory element including same, and method for manufacturing phase-change heterolayer | |
| KR20090111742A (ko) | 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법 | |
| US20090263934A1 (en) | Methods of forming chalcogenide films and methods of manufacturing memory devices using the same | |
| KR20090015718A (ko) | 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법 | |
| KR20240019331A (ko) | 상변화 저장 유닛, 상변화 메모리, 전자 디바이스, 및 제조 방법 | |
| KR20090015716A (ko) | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 | |
| KR20090081182A (ko) | 리셋 커런트를 줄일 수 있는 상변화막 형성방법 | |
| KR20100002792A (ko) | 상변화 메모리 소자 보호막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5933739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |