TWI734236B - 具異質結構主動區之鐵電電晶體之集成組件 - Google Patents

具異質結構主動區之鐵電電晶體之集成組件 Download PDF

Info

Publication number
TWI734236B
TWI734236B TW108138935A TW108138935A TWI734236B TW I734236 B TWI734236 B TW I734236B TW 108138935 A TW108138935 A TW 108138935A TW 108138935 A TW108138935 A TW 108138935A TW I734236 B TWI734236 B TW I734236B
Authority
TW
Taiwan
Prior art keywords
source
region
drain region
drain
ferroelectric
Prior art date
Application number
TW108138935A
Other languages
English (en)
Other versions
TW202036873A (zh
Inventor
科莫 Ｍ 卡爾達
杜拉 維斯哈克 尼爾摩 拉瑪斯瓦米
海濤 劉
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202036873A publication Critical patent/TW202036873A/zh
Application granted granted Critical
Publication of TWI734236B publication Critical patent/TWI734236B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一些實施例包含一種鐵電電晶體，其具有一主動區，該主動區包含一第一源極/汲極區、一第二源極/汲極區，及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區。該本體區具有與該第一源極/汲極區及該第二源極/汲極區中之至少一者不同之一半導體組合物，以實現該本體區內之載子補充。一絕緣材料係沿著該本體區。一鐵電材料係沿著該絕緣材料。一導電閘極材料係沿著該鐵電材料。

Description

具異質結構主動區之鐵電電晶體之集成組件
本發明係關於具有具異質結構主動區之鐵電電晶體之集成組件。
記憶體係一種類型之積體電路且在電腦系統中用於儲存資料。記憶體可製造成個別記憶體單元之一或多個陣列。可使用數位線(其亦可被稱為位元線、資料線、感測線或資料/感測線)及存取線(其亦可被稱為字線)寫入至記憶體單元或自記憶體單元讀取。數位線可使沿著陣列之行之記憶體單元導電互連，且存取線可使沿著陣列之列之記憶體單元導電互連。
記憶體單元可為揮發性的或非揮發性的。非揮發性記憶體單元可長時間(包含在電腦關閉時)儲存資料。揮發性記憶體消散(dissipate)且因此需要被再新/重寫，在許多例項中，每秒多次再新/重寫。無論如何，記憶體單元經組態以依至少兩個不同可選擇狀態保持或儲存記憶體。在二進位系統中，狀態被視為係「0」或「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存資訊之兩個以上位準或狀態。
鐵電場效電晶體(FeFET)可用作記憶體單元。明確言之，FeFET可具有對應於FeFET內之鐵電材料之兩個不同極化模式之兩個可選擇記憶體狀態。可例如藉由不同臨限電壓(Vt)或藉由針對一選定操作電壓之不同通道導電性來特性化不同極化模式。一FeFET之鐵電極化模式可在無電源之情況下保持(至少達一可量測持續時間)。
一種類型之鐵電電晶體係一金屬鐵電金屬絕緣體半導體(MFMIS)電晶體。此具有在金屬(M)與一半導體基板(S)之間之一閘極介電質(絕緣體(I))。此亦具有在金屬上方之鐵電(F)材料，且具有在鐵電材料上方之一閘極(通常包括金屬(M))。在操作中，跨鐵電材料之一電場用於將鐵電材料自一個極化模式切換至另一極化模式。鐵電電晶體包括一對源極/汲極區，及源極/汲極區之間之一通道區。跨通道區之導電性受鐵電材料之極化模式影響。另一類型之鐵電電晶體係金屬鐵電絕緣體半導體(MFIS)；其中鐵電材料直接接觸絕緣體(即，其中在鐵電材料與絕緣體之間不存在中介金屬)。
通道區可被視為包含在鐵電電晶體之一本體區內。在程式化操作期間，載子(電洞及電子)遷移進入及離開本體區。
期望發展出可快速程式化且仍可擴展至日益提高的集成度之鐵電電晶體。據證實，運用習知鐵電電晶體組態難以達成所要之快速程式化。
將期望發展出解決上述問題之新穎鐵電電晶體，且發展出利用此等電晶體之新穎記憶體陣列架構。
一些實施例包含一種鐵電電晶體，其具有一主動區，該主動區包含一第一源極/汲極區、一第二源極/汲極區及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區。該本體區具有與該第一源極/汲極區及該第二源極/汲極區之至少一者不同之一半導體組合物，以實現透過該本體區與該等源極/汲極區之該至少一者之間之帶間穿隧補充該本體區內之載子。一絕緣材料沿著該本體區。一鐵電材料沿著該絕緣材料。一導電閘極材料沿著該鐵電材料。
一些實施例包含一種具有一鐵電電晶體之集成組件。該鐵電電晶體包含一垂直延伸之主動區，該主動區具有一第一源極/汲極區、一第二源極/汲極區及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區。該本體區包括與該第一源極/汲極區及該第二源極/汲極區之任一者不同之一半導體組合物。該等源極/汲極區被重摻雜為一第一導電類型。該本體區相對於該第一源極/汲極區及該第二源極/汲極區之該不同半導體組合物實現透過該本體區與該等源極/汲極區之間之帶間穿隧補充該本體區內之一第二導電類型之載子。該第一導電類型及該第二導電類型之一者係n型且另一者係p型。一第一比較數位線與該第一源極/汲極區耦合。一第二比較數位線與該第二源極/汲極區耦合。
一些實施例包含一種具有一鐵電電晶體之集成組件。該鐵電電晶體包括一垂直延伸之主動區，該主動區包含一第一源極/汲極區、一第二源極/汲極區及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區。該本體區包括與該第一源極/汲極區及該第二源極/汲極區之任一者不同之一半導體組合物。該主動區沿著一橫截面具有一對相對側壁。一絕緣材料沿著該等相對側壁之各者。一鐵電材料鄰近該絕緣材料。一導電閘極材料鄰近該鐵電材料。一第一比較數位線與該第一源極/汲極區耦合。一第二比較數位線與該第二源極/汲極區耦合。由該導電閘極材料重疊之該主動區之一部分係該主動區之一閘控部分。該本體區之該半導體組合物沿著一突然轉變(abrupt transition)區轉變為該等源極/汲極區之一者之半導體組合物。該突然轉變區在該主動區之該閘控部分內。該本體區之該半導體組合物沿著一漸變轉變(graded transition)區轉變為該等源極/汲極區之另一者之半導體組合物。該漸變轉變之一部分在該主動區之該閘控部分內，且該漸變轉變區之另一部分未在該主動區之該閘控部分內。
一些實施例包含以下認知：習知鐵電電晶體之一問題係此等電晶體之本體區可為「浮動的」，且因此可與載子(電洞或電子)之一源隔離。此在程式化操作期間可成為問題，此係因為程式化操作之速度之一限制因素可為載子在電晶體之本體區內再新之速率。鐵電電晶體可為p通道裝置(即，可具有p型源極/汲極區，且具有經操作以在p型源極/汲極區之間傳導電洞之通道)，或可為n通道裝置(即，可具有n型源極/汲極區，且具有經操作以在n型源極/汲極區之間傳導電子之通道)。源極/汲極區可在程式化操作期間將一個類型之載子提供至一鐵電電晶體之本體區(用於p通道裝置之電洞、用於n通道裝置之電子)，但另一類型之載子將來自鄰近本體區之塊狀材料。在習知結構中，浮動本體區與塊狀材料過於隔離而無法快速補充此另一類型之載子，且效能受損。一些實施例包含異質結構主動區，此實現載子補充期間之帶間穿隧以藉此改良效能(例如，增加程式化速度)。參考圖1至圖10描述實例實施例。
作為一初步事項，應注意，一些圖展示各種不同摻雜劑程度(dopant level)；且利用指示p+、p、p-、n-、n及n+之一些或全部來區分程度。被識別為p+、p及p-之區之間之摻雜劑濃度之差異通常如下。一p+區具有至少約1020 atoms/cm3 之一摻雜劑濃度，一p區具有自約1014 atoms/cm3 至約1018 atoms/cm3 之一摻雜劑濃度，且一p-區具有小於或等於約1016 atoms/cm3 之一摻雜劑濃度。被識別為n-、n及n+之區將具有分別類似於上文相對於p-、p及p+區描述之摻雜劑濃度之摻雜劑濃度，當然，惟n區中將具有與p區類型相反之一導電性增強摻雜劑除外。應注意，術語「p」及「n」可在本文中用於指代摻雜劑類型及相對摻雜劑濃度兩者。術語「p」及「n」應被理解為僅指代摻雜劑類型且不指代一相對摻雜劑濃度，惟在明確陳述該等術語指代相對摻雜劑濃度時除外。因此，為了解釋本發明及下文發明申請專利範圍，應瞭解，術語「p型摻雜」及「n型摻雜」指代一區之摻雜劑類型且不指代相對摻雜劑程度。因此，一p型摻雜區可被摻雜至上文論述之p+、p及p-摻雜劑程度之任一者，且類似地，一n型摻雜區可被摻雜至上文論述之n+、n及n-摻雜劑程度之任一者。
參考圖1，一集成組件10包含由一基底12支撐之一鐵電電晶體14。
基底12可包括半導體材料；且 例如可包括單晶矽、基本上由單晶矽組成或由單晶矽組成。基底12可稱為一半導體基板。術語「半導體基板」意謂包括半導電材料之任何構造，包含但不限於塊狀半導電材料(諸如一半導電晶圓) (單獨或呈包括其他材料之組件)及半導電材料層(單獨或呈包括其他材料之組件)。術語「基板」指代任何支撐結構，包含但不限於上述半導體基板。在一些應用中，基底12可對應於含有與積體電路製造相關聯之一或多種材料的一半導體基板。此等材料可包含例如耐火金屬材料、障壁材料、擴散材料、絕緣體材料等之一或多者。
一間隙經提供於基底12與鐵電電晶體14之間以指示在一些實施例中，可存在提供於基底與鐵電電晶體14之間之其他材料、電路元件(component)等。
鐵電電晶體14包括一主動區16。主動區包含一第一(或下)源極/汲極區18、一第二(或上)源極/汲極區20及介於源極/汲極區18與20之間之一本體區(或通道區) 22。在所繪示之實施例中，主動區16相對於基底12垂直地延伸(即，源極/汲極區18及20彼此垂直相對)。在其他實施例中，主動區可具有相對於基底12之一不同組態(例如，源極/汲極區可彼此水平相對)。
主動區16包括半導體材料且為一異質結構組態；其中術語「異質結構組態」意謂源極/汲極區18及20之至少一者在半導體組合物上相對於本體區22不同。在一些實施例中，源極/汲極區18及20兩者在半導體組合物上相對於本體區22不同。在所展示之實施例中，第一源極/汲極區18包括一半導體組合物「1」，本體區22包括一半導體組合物「2」，且第二源極/汲極區20包括一半導體組合物「3」。
半導體組合物1、2及3可為任何適合的組合物；且在一些實施例中，可包括矽、鍺、III/V族半導體材料(例如，磷化鎵)、半導體氧化物等中之一或多者，基本上係由其等組成，或係由其等所組成；其中術語III/V族半導體材料指代包括選自元素週期表之III族及V族(其中III族及V族係舊命名法，且現被稱為13族及15族)之元素。源極/汲極半導體組合物1及3在一些實施例中可係彼此相同，且在其他實施例中可係彼此不同。
鐵電電晶體14包含沿著本體區22延伸之絕緣材料24，包含鄰近絕緣材料之鐵電材料26，且包含鄰近鐵電材料之導電閘極材料28。
絕緣材料24可包括任何(若干)適合的組合物，且在一些實施例中，可包括二氧化矽、基本上由二氧化矽組成，或由二氧化矽組成。
鐵電材料26可包括任何(若干)適合的組合物；且(例如)可包括選自由以下各者組成之群組之一或多個材料、基本上由其等組成，或由其等組成：過渡金屬氧化物、鋯、氧化鋯、鉿、氧化鉿、鋯鈦酸鉛(lead zirconium titanate)、氧化鉭及鈦酸鋇鍶(barium strontium titanate)；且其中具有包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及稀土元素之一或多者的摻雜劑。鐵電材料可係以任何適合的組態提供；舉例而言，諸如一單一均質材料或兩種或更多種離散之分離材料之一積層。
導電材料28可包括任何(若干)適合的導電組合物；舉例而言，諸如各種金屬(例如，鈦、鎢、鈷、鎳、鉑、釕等)、含金屬組合物(例如，金屬矽化物、金屬氮化物、金屬碳化物等)，及/或導電摻雜半導體材料(例如，導電摻雜矽、導電摻雜鍺等)之一或多者。在一些實施例中，導體材料28可為一含金屬材料；舉例而言，諸如包括氮化鈦、氮化鎢、鎢、鈦等之一或多者之一材料。導電材料28可包括任何適合的功函數。
在所展示之實施例中，垂直延伸之主動區16沿著圖1的橫截面具有一對相對側壁17。側壁17沿著本體區22、上源極/汲極區20、及下源極/汲極區18之一上部分延伸。在所展示之實施例中，下源極/汲極區18係沿著一導線30，導線30沿著圖1之橫截面平面延伸，其中僅展示此導線之一部分。導線可為一數位線之部分，如下文更詳細論述。
絕緣材料24沿著相對側壁17，且鐵電材料26及導電閘極材料28亦可被視為沿著此等側壁。材料24、26及28可相對於所繪示之主動區16具有任何適合垂直尺寸。絕緣材料24可沿著整個側壁17延伸，或可僅沿著此等側壁之部分延伸。鐵電材料26可或可未垂直延伸超出導電閘極材料28；且在所展示之實施例中，其具有與導電閘極材料28大約相同之垂直尺寸。導電閘極材料可與其中本體區22接合至源極/汲極區18及20之界面重疊，如所展示。
鐵電電晶體14可用作一記憶體陣列34之一記憶體單元32。在此等應用中，導電閘極材料28可與一字線WL-1耦合，上源極/汲極區20可與一第一比較數位線DL-1T耦合，且下源極/汲極區18可與一第二比較數位線DL-1C耦合。比較數位線DL-1T及DL-1C延伸至一感測放大器SA。比較數位線DL-1T及DL-1C可被視為對應於一組成對之數位線(DL-1T/DL-1C)。該組包括一真實數位線(DL-1T)及一互補數位線(DL-1C)。術語「真實」及「互補」係任意的。在與此組相關聯之記憶體單元(例如，32)之讀取/寫入操作期間，在一起利用該組之真實數位線及互補數位線之電值。在一些實施例中，真實比較數位線(DL-1T)可被稱為一第一比較數位線，且互補比較數位線(DL-1C)可被稱為一第二比較數位線。
源極/汲極區18及20被展示為以n型摻雜劑重摻雜(明確言之，被標記為「n+」區)。因此，鐵電電晶體14/記憶體單元32係一n通道裝置。本體區22可或可未經摻雜；且若經摻雜，則其可被摻雜至任何適合摻雜劑類型/程度。例如，相對於其中鐵電電晶體14/記憶體單元32係一n通道裝置之所繪示實施例，本體區22可被摻雜至一本質程度(intrinsic level)，一「p-」程度、一「p」程度、一「p+」程度、一「n-」程度等。
可藉由操作字線WL-1及數位線組DL-1T/DL-1C以在本體區22內(及明確言之，鄰近字線WL-1)形成電子而將n通道記憶體單元32程式化為一第一記憶體狀態(一所謂的「1」狀態)。電子可由n型摻雜源極/汲極區18及20提供。記憶體狀態「1」可被視為對應於其中本體區22內之電洞空乏之一狀態。可藉由操作字線WL-1及一數位線組DL-1T/DL-1C以補充本體區22內(及明確言之，鄰近字線WL-1)之電洞而將記憶體單元32程式化為一第二記憶體狀態(一所謂的「0」狀態)。
習知鐵電電晶體遇到之一困難係歸因於缺乏用於跨源極/汲極區18及20攜載電洞之一有效率轉移機制，可難以補充本體區22內之電洞。主動區16之異質結構組態可實現本體區22與一相鄰源極/汲極區之間之帶間穿隧以實現本體區內之電洞補充。例如，圖2以圖形繪示本體區22內之一半導體組合物之一價帶(Ev)及源極/汲極區18及20之一者或兩者內之一半導體組合物之一導電帶(EC )之能階。在未施加外部偏壓電壓偏壓時，導電帶Ec與價帶Ev之間之一能隙36足夠小(或通道區中之Ev高於S/D中之Ec)，使得當施加電壓偏壓時，其可實現載子(例如，電洞)自源極/汲極區之至少一者穿隧至本體區，其中用箭頭38圖解地繪示此穿隧。在一些實施例中，本體區22內之半導體材料可包括Ge或GeSi，(其中化學式指示主要成分而非一特定理想配比)；且相鄰源極/汲極區內之半導體材料可包括Si。
儘管將記憶體單元32展示且描述為一n通道裝置，然在其他實施例中，其可為一p通道裝置。在此等其他實施例中，上文論述之相同考量將適用，惟將透過帶間穿隧補充電子除外。在一些實施例中，源極/汲極區18及20可被視為被重摻雜至一第一導電類型，且主動區16之異質結構組態可被視為實現透過本體區與一相鄰源極/汲極區之間之帶間穿隧來替換本體區內之一第二導電類型之載子；其中第一導電類型及第二導電類型之一者係p型且另一者係n型。
主動區16可具有任何適合異質結構組態。在一些實例實施例中，n通道鐵電電晶體14可具有包括具有矽或不具有矽之鍺的一本體區22，且可具有包含具有鍺或不具有鍺之矽的源極/汲極區18及20。本體區22內之鍺濃度可高於第一源極/汲極區18及第二源極/汲極區20之任一者內之任何鍺濃度。在一些實例實施例中，本體區22內之鍺濃度可在自約10原子百分比至約100原子百分比之一範圍內；且源極/汲極區18及20內之鍺濃度可在自約0原子百分比至約50原子百分比之一範圍內。
在一些實施例中，鐵電電晶體14可被視為代表跨記憶體陣列34且對應於記憶體單元32之許多實質上相同之鐵電電晶體；第一比較數位線DL-1T及第二比較數位線DL-1C在一起為一組成對之DL-1T/DL-1C，其可代表跨記憶體陣列之許多實質上相同之成對的第一及第二比較數位線組；且字線WL-1可代表跨記憶體陣列之許多實質上相同字線。術語「實質上相同」意謂在製造及量測之合理容限內相同。參考圖3及圖4描述例示性記憶體陣列。
參考圖3，一例示性記憶體陣列34包含各自包括一鐵電電晶體14之複數個記憶體單元32。字線WL-1及WL-2與一第一驅動器40 (即，字線驅動器、驅動器電路、列驅動器電路等)耦合，且沿著記憶體陣列之列延伸。數位線對DL-1T/DL-1C及DL-2T/DL-2C沿著記憶體陣列之行延伸。真實(即，第一)比較數位線DL-1T及DL-2T與一第一數位線驅動器42 (即，第一數位線驅動器電路、第一行驅動器電路等)耦合，且互補(即，第二)比較數位線DL-1C及DL-2C與一第二數位線驅動器44 (即，第二數位線驅動器電路、第二行驅動器電路等)耦合。記憶體單元32之各者透過字線之一者與第一及第二比較數位線組之一者之一組合獨有地定址。
成對之數位線組(例如，DL-1T/DL-1C)之各者之真實及互補比較數位線(例如，DL-1T及DL-1C)與一裝置46電耦合。此裝置46可為用於在一讀取(READ)操作期間比較一真實數位線(例如，DL-1T)之電性質與一比較數位線(例如，DL-1C)之電性質的一感測放大器。替代地或額外地，裝置46可用於在一程式化(即，寫入(WRITE))操作期間將所要電性質賦予真實及互補比較數位線(例如，DL-1T及DL-1C)。儘管將兩個成對之數位線組展示為延伸至相同裝置46，然在其他實施例中，數位線組之一者可延伸至不同於另一者之一裝置。
參考圖4，例示性記憶體陣列34包含複數個記憶體單元32、字線WL-1及WL-2以及數位線對DL-1T/DL-1C及DL-2T/DL-2C。圖4之記憶體陣列與圖3之記憶體陣列之不同之處在於互補(即，第二)比較數位線DL-1C及DL-2C與一共同參考48耦合。共同參考48可為保持在任何適合共同參考電壓之任何適合結構。例如，參考結構可為一線、板等；且共同參考電壓可為接地、VCC/2等。
圖1展示僅使主動區16之一部分由導電閘極材料28垂直重疊之鐵電電晶體14。在一些實施例中，由導電閘極材料28重疊之主動區16之部分可被稱為主動區16之一閘控部分，且主動區16之其他部分被稱為非閘控部分。圖5A展示具有一閘控部分之一例示性鐵電電晶體14之一區。鐵電電晶體之經繪示區包括本體區22以及源極/汲極區18及20；其中本體區包括半導體組合物2，且源極/汲極區18及20包括半導體組合物1及3。閘控部分與半導體組合物2與半導體組合物3之間之一界面50重疊，且亦與半導體組合物1與半導體組合物2之間之一界面52重疊。
在一些實施例中，界面50及52可包括自本體區22之半導體組合物(即，組合物2)至源極/汲極區18及20之半導體組合物(即，組合物1及3)之突然轉變。圖5B以圖形繪示此等突然轉變。明確言之，圖5B展示沿著界面50自組合物1至組合物2之一突然轉變，且展示沿著界面52自組合物2至組合物3之另一突然轉變。術語「突然轉變」可被理解為意謂跨一非常短之距離發生之一轉變；其可包含但不限於其中不存在相鄰組合物跨界面之混合之轉變。圖5B展示距離51及53，相對於在界面50及52處發生之所繪示突然轉變，距離51及53可對應於其中組合物跨此等界面混合之區。在一些實施例中，針對本文中描述之突然轉變，距離51及53可小於或等於約50 Å、小於或等於約30 Å、小於或等於約20 Å等。
在圖5B之所繪示實施例中，對應於界面50及52之兩個突然轉變在主動區16之閘控部分內。
在一些實施例中，界面50及52之至少一者可為一漸變轉變。例如，圖6A及圖6B展示沿著界面50之一漸變轉變及沿著界面52之一突然轉變。在所展示之實施例中，突然轉變在主動區16之閘控部分內；且漸變轉變之部分在閘控部分內而另一部分未在閘控部分內。圖6B展示在一距離55內發生之漸變轉變50，其中此距離之部分在閘控部分內且另一部分在閘控部分外部。距離55可對應於源極/汲極區18之組合物1跨其與本體區22之組合物2混合之一距離。
術語「漸變轉變」意謂相較於突然轉變之相對較短距離，在一相對較長距離內發生之一轉變。在一些實施例中，一漸變轉變可在至少約100 Å、至少約200 Å、至少約500 Å等之一距離內發生。
漸變轉變之一優點可為此可在記憶體單元處於一靜止(RESTING)狀態時(即，在記憶體單元未被程式化時)減輕來自記憶體單元之洩漏；及/或在一些讀取/寫入(READ/WRITE)配置中可以其他方式有用。
鐵電材料26可用於MFMIS組態、MFIS組態，或任何其他適合的組態中。圖7至圖9繪示少數例示性組態。
圖7展示其中鐵電材料26在一堆疊60 (其包括在一對含金屬材料62及64之間之鐵電材料) (所謂的MFM疊對)內之一組態。利用虛線圖解地繪示堆疊60內之各種材料之間的近似邊界。含金屬材料62及64可包括任何適合的金屬或含金屬組合物；包含(例如)鎢、鈦、氮化鈦等之一或多者。在一些實施例中，含金屬材料62可被稱為鐵電材料26與絕緣材料24之間之一中介導電材料。
圖8展示類似於圖7之組態之一組態，惟堆疊60僅包括含金屬材料64及鐵電材料26除外。圖8之組態可被視為一MFIS組態之一實例。
圖9展示其中鐵電材料26係絕緣材料24與導電閘極材料28之間之唯一材料之一組態。導電閘極材料28可包括鄰近鐵電材料26之金屬，且因此圖9可被視為一MFIS組態之另一實例。應注意，圖8及圖9基本上為彼此相同之組態，其中唯一差異係MFIS組態之金屬是否被定義為閘極材料28的部分，或代替性地被定義為一單獨堆疊60的部分。類似地，圖7之MFMIS組態可包含作為MFMIS結構之第一金屬之閘極28的材料，而非將此材料視為堆疊60的部分。
在一些實施例中，上文關於圖1描述之類型之記憶體單元32被併入至多層疊(multi-deck)封裝之記憶體陣列中。例如，圖10展示一多層疊封裝70，其包含一第一層疊72及自第一層疊垂直偏移(且在所展示之實施例中，在第一層疊上方)之一第二層疊74。展示一間隙在第一層疊與第二層疊之間以指示可存在提供於層疊之間之其他元件。
第一層疊72可為包括記憶體單元32之一記憶體層疊；且可例如包括類似於上文關於圖3及圖4描述之記憶體陣列之一者之一記憶體陣列34。
第二層疊74亦可為一記憶體層疊，且可包括與在第一記憶體層疊中利用之記憶體單元實質上相同之記憶體單元(例如，亦可包括記憶體單元32)。替代地，第二層疊74可為包括具有相對於在第一記憶體層疊72中利用之記憶體單元不同之一組態之記憶體單元的一記憶體層疊。
展示囊封劑80在封裝70之記憶體層疊72及74周圍延伸。此囊封劑可包括任何(若干)適合組合物。
本文中描述之鐵電電晶體可併入至如在本文中呈現之實例實施例中描述之記憶體單元中，或可用於任何其他適合應用(包含例如感測器、邏輯、處理器等)中。
本文中描述之鐵電電晶體可具有任何適合組態，包含例如finFET裝置、環繞閘極裝置、平面裝置等。
上文論述之組件及結構可用於積體電路內(其中術語「積體電路」意謂由一半導體基板支撐之一電子電路)；且可併入至電子系統中。此等電子系統可用於例如記憶體模組、裝置驅動器、電源模組、通信數據機、處理器模組及特定應用模組中，且可包含多層、多晶片模組。電子系統可為廣泛系統之任何者，舉例而言，諸如相機、無線裝置、顯示器、晶片組、機上盒、遊戲、燈光、車輛、時鐘、電視機、蜂巢式電話、個人電腦、汽車、工業控制系統、飛機等。
除非另有指定，否則本文中描述之各種材料、物質、組合物等可用目前已知或尚待開發之任何適合方法形成，包含例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等。
術語「介電」及「絕緣」可用於描述具有絕緣電性質之材料。該等術語在本發明中被視為同義的。在一些例項中利用術語「介電」且在其他例項中利用術語「絕緣」(或「電絕緣」)可提供本發明內之語言變動以簡化下文發明申請專利範圍內之前置基礎，且並不用於指示任何重要化學或電差異。
圖式中之各項實施例之特定定向僅用於闡釋性目的，且在一些應用中，實施例可相對於所展示之定向旋轉。本文中提供之描述及下文發明申請專利範圍係關於具有各種特徵之間之所述關係之任何結構，而與結構是否成圖式之特定定向或相對於此定向旋轉無關。
除非另有指示，否則隨附繪示之橫截面視圖僅展示在橫截面平面內之特徵且未展示在橫截面平面後方之材料以簡化圖式。
當上文將一結構稱為「在另一結構上」、「鄰近另一結構」或「抵靠另一結構」時，其可直接在該另一結構上或亦可存在中介結構。相比之下，當將一結構稱為「直接在另一結構上」、「直接鄰近另一結構」或「直接抵靠另一結構」時，不存在中介結構。
結構(例如，層、材料等)可被稱為「垂直延伸」以指示結構自一底層基底(例如，基板)大體向上延伸。垂直延伸之結構可或可不相對於基底之一上表面實質上正交地延伸。
按照法規，本文中揭示之標的物已用或多或少特定於結構及方法特徵之語言進行描述。然而，應瞭解，發明申請專利範圍不限於所展示及描述之特定特徵，此係因為本文中揭示之構件包括實例實施例。因此，發明申請專利範圍應被給予如字面措詞之全範疇且應根據等同原則進行適當解釋。
10:集成組件 12:基底 14:鐵電電晶體 16:主動區 17:側壁 18:第一源極/汲極區/下源極/汲極區 20:第二源極/汲極區/上源極/汲極區 22:本體區/通道區 24:絕緣材料 26:鐵電材料 28:導電閘極材料 30:導線 32:記憶體單元 34:記憶體陣列 36:能隙 38:箭頭 40:第一驅動器 42:第一數位線驅動器 44:第二數位線驅動器 46:裝置 48:共同參考 50:界面 51:距離 52:界面 53:距離 55:距離 60:堆疊 62:含金屬材料 64:含金屬材料 70:多層疊封裝 72:第一層疊/記憶體層疊 74:第二層疊/記憶體層疊 80:囊封劑 DL-1C:第二比較數位線/互補比較數位線 DL-2C:第二比較數位線/互補比較數位線 DL-1T:第一比較數位線/真實比較數位線 DL-2T:第一比較數位線/真實比較數位線 SA:感測放大器 WL-1:字線 WL-2:字線
圖1係一例示性組件之一區之一圖解橫截面視圖。
圖2以圖形繪示一實例實施例中之一種材料之一價帶之能量與一相鄰材料之一導電帶之能量之間之一小間隙。
圖3及圖4係例示性記憶體陣列之區之示意圖。
圖5A係一例示性組件之一區之一圖解橫截面視圖，且圖5B係圖5A之組件之一部分之組合物對比深度的一圖形視圖。
圖6A係一例示性組件之一區之一圖解橫截面視圖，且圖6B係圖6A之組件之一部分之組合物對比深度的一圖形視圖。
圖7至圖9係例示性組件之區之圖解橫截面視圖。
圖10係一例示性封裝之一區之一圖解橫截面視圖。
10:集成組件
12:基底
14:鐵電電晶體
16:主動區
17:側壁
18:第一源極/汲極區/下源極/汲極區
20:第二源極/汲極區/上源極/汲極區
22:本體區/通道區
24:絕緣材料
26:鐵電材料
28:導電閘極材料
30:導線
32:記憶體單元
34:記憶體陣列
DL-1C:第二比較數位線/互補比較數位線
DL-1T:第一比較數位線/真實比較數位線
SA:感測放大器
WL-1:字線

Claims (34)

  1. 一種鐵電電晶體，其包括一主動區，其包含一第一源極/汲極區、一第二源極/汲極區，及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區；該本體區包括與該第一源極/汲極區及該第二源極/汲極區中之至少一者不同之一半導體組合物，以實現透過該本體區與該第一源極/汲極區及該第二源極/汲極區之該至少一者之間的帶間穿隧來補充該本體區內的載子，該本體區包括一第一側及相對於該第一側之一第二側；一絕緣材料，其沿著該本體區之該第一側及該第二側；一鐵電材料，其沿著該本體區之該第一側及該第二側之各者上之該絕緣材料；及一導電閘極材料，其沿著該鐵電材料。
  2. 如請求項1之鐵電電晶體，其包括在該鐵電材料與該絕緣材料之間之一中介導電材料。
  3. 如請求項1之鐵電電晶體，其中該第一源極/汲極區及該第二源極/汲極區包括彼此不同之半導體組合物。
  4. 如請求項1之鐵電電晶體，其中該第一源極/汲極區及該第二源極/汲極區包括一相同半導體組合物。
  5. 如請求項1之鐵電電晶體，其中該本體區包括與該第一源極/汲極區及該第二源極/汲極區兩者不同之一半導體組合物。
  6. 如請求項5之鐵電電晶體，其中該本體區包括具有矽或不具有矽之鍺；其中該第一源極/汲極區及該第二源極/汲極區包括具有鍺或不具有鍺之矽；且其中該本體區內之鍺濃度高於該第一源極/汲極區及該第二源極/汲極區之任一者內之任何鍺濃度。
  7. 如請求項6之鐵電電晶體，其中該本體區內之該鍺濃度在自約10原子百分比至約100原子百分比之一範圍內。
  8. 如請求項6之鐵電電晶體，其中該本體區包括矽及鍺兩者。
  9. 如請求項6之鐵電電晶體，其包括自該本體區之該半導體組合物至該等源極/汲極區之至少一者之該半導體組合物之一突然轉變。
  10. 如請求項6之鐵電電晶體，其包括自該本體區之該半導體組合物至該等源極/汲極區兩者之該半導體組合物之一突然轉變。
  11. 如請求項6之鐵電電晶體，其包括自該本體區之該半導體組合物至該等源極/汲極區之至少一者之該半導體組合物之一漸變轉變。
  12. 如請求項6之鐵電電晶體，其包括自該本體區之該半導體組合物至該 等源極/汲極區之一者之該半導體組合物之一突然轉變，且其包括自該本體區之該半導體組合物至該等源極/汲極區之另一者之該半導體組合物之一漸變轉變。
  13. 如請求項12之鐵電電晶體，其中由該導電閘極材料重疊之該主動區之一部分係該主動區之一閘控部分；其中該突然轉變係在該主動區之該閘控部分內；且其中該漸變轉變之一部分是在該主動區之該閘控部分內，且該漸變轉變之另一部分不是在該主動區之該閘控部分內。
  14. 一種集成組件，其包括：一鐵電電晶體；該鐵電電晶體包括一垂直延伸之主動區，該主動區包含一第一源極/汲極區、一第二源極/汲極區，及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區；該本體區包括與該第一源極/汲極區及該第二源極/汲極區中之任一者不同之一半導體組合物；該等源極/汲極區被重摻雜至一第一導電類型；該本體區相對於該第一源極/汲極區及該第二源極/汲極區之該不同半導體組合物實現透過該本體區與該等源極/汲極區之間的帶間穿隧來補充該本體區內之一第二導電類型的載子；該第一導電類型及該第二導電類型之一者係n型且另一者係p型；一第一比較數位線，其係與該第一源極/汲極區耦合；及一第二比較數位線，其係與該第二源極/汲極區耦合。
  15. 如請求項14之集成組件，其中該第一源極/汲極區及該第二源極/汲極區之一者係一上源極/汲極區，且該第一源極/汲極區及該第二源極/汲極區 之另一者係一下源極/汲極區；且其中該鐵電電晶體沿著橫截面包括：一對相對側壁，其等沿著該本體區、該上源極/汲極區，及該下源極/汲極區之一部分；一絕緣材料，其沿著該等相對側壁之各者；一鐵電材料，其鄰近該絕緣材料；及一導電閘極材料，其鄰近該鐵電材料。
  16. 如請求項15之集成組件，其中：該鐵電電晶體係在一記憶體陣列內且對應於記憶體單元之許多實質上相同鐵電電晶體中之一者；該導電閘極材料係與一字線耦合，該字線係許多實質上相同字線中之一者；該第一比較數位線及該第二比較數位線在一起為一組成對之第一及第二比較數位線，其中該成對之組係許多實質上相同之成對的第一及第二比較數位線組中之一者；及該等記憶體單元之各者係透過該等字線中之一者與該等第一及第二比較數位線組中之一者之一組合來獨有地定址。
  17. 如請求項16之集成組件，其中該等組之該等第一比較數位線係與一驅動器電路耦合。
  18. 如請求項17之集成組件，其中該等組之該等第二比較數位線係與一共同參考電壓耦合。
  19. 如請求項17之集成組件，其中該驅動器電路係一第一驅動器電路，且其中該等組之該等第二比較數位線係與一第二驅動器電路耦合。
  20. 如請求項16之集成組件，其中各組之該第一比較數位線及該第二比較數位線經耦合至一感測放大器。
  21. 如請求項16之集成組件，其中：該記憶體陣列係沿著一第一記憶體層疊且係一封裝之部分；及一第二記憶體層疊係在該封裝內，且係相對於該第一記憶體層疊垂直偏移。
  22. 如請求項21之集成組件，其中該第一記憶體層疊之該等記憶體單元係第一記憶體單元，且其中該第二記憶體層疊包括與該等第一記憶體單元實質上相同之第二記憶體單元。
  23. 如請求項14之集成組件，其包括自該本體區之該半導體組合物至該等源極/汲極區之至少一者之半導體組合物之一突然轉變。
  24. 如請求項14之集成組件，其包括自該本體區之該半導體組合物至該等源極/汲極區兩者之該半導體組合物之一突然轉變。
  25. 如請求項14之集成組件，其包括自該本體區之該半導體組合物至該 等源極/汲極區之至少一者之該半導體組合物之一漸變轉變。
  26. 如請求項14之集成組件，其包括自該本體區之該半導體組合物至該等源極/汲極區之一者之該半導體組合物之一突然轉變，且其包括自該本體區之該半導體組合物至該等源極/汲極區之另一者之該半導體組合物之一漸變轉變。
  27. 如請求項14之集成組件，其中該第一源極/汲極區及該第二源極/汲極區包括彼此不同之半導體組合物。
  28. 如請求項14之集成組件，其中該第一源極/汲極區及該第二源極/汲極區包括一相同半導體組合物。
  29. 如請求項14之集成組件，其中該本體區包括具有矽或不具有矽之鍺；其中該第一源極/汲極區及該第二源極/汲極區包括具有鍺或不具有鍺之矽；且其中該本體區內之鍺濃度高於該第一源極/汲極區及該第二源極/汲極區中之任一者之任何鍺濃度。
  30. 一種集成組件，其包括：一鐵電電晶體；該鐵電電晶體包括一垂直延伸之主動區，該主動區包含一第一源極/汲極區、一第二源極/汲極區，及介於該第一源極/汲極區與該第二源極/汲極區之間之一本體區；該本體區包括與該第一源極/汲極區及該第二源極/汲極區中之任一者不同之一半導體組合物；該主動區沿 著一橫截面具有一對相對側壁；一絕緣材料，其沿著該等相對側壁之各者且與該等相對側壁之各者直接物理接觸；一鐵電材料，其鄰近該絕緣材料；一導電閘極材料，其鄰近相對於該絕緣材料之該鐵電材料；一第一比較數位線，其係與該第一源極/汲極區耦合；一第二比較數位線，其係與該第二源極/汲極區耦合；由該導電閘極材料重疊之該主動區之一部分係該主動區之一閘控部分；該本體區之該半導體組合物沿著一突然轉變區轉變至該等源極/汲極區之一者之半導體組合物；該突然轉變區係在該主動區之該閘控部分內；及該本體區之該半導體組合物沿著一漸變轉變區轉變至該等源極/汲極區之另一者之半導體組合物；該漸變轉變之一部分是在該主動區之該閘控部分內，且該漸變轉變區之另一部分不是在該主動區之該閘控部分內。
  31. 如請求項30之集成組件，其中該第一源極/汲極區及該第二源極/汲極區包括彼此不同之半導體組合物。
  32. 如請求項30之集成組件，其中該第一源極/汲極區及該第二源極/汲極區包括一相同半導體組合物。
  33. 如請求項30之集成組件，其中該本體區包括具有矽或不具有矽之鍺；其中該第一源極/汲極區及該第二源極/汲極區包括具有鍺或不具有鍺 之矽；且其中該本體區內之鍺濃度高於該第一源極/汲極區及該第二源極/汲極區中之任一者之任何鍺濃度。
  34. 如請求項30之集成組件，其中：該鐵電電晶體係在一記憶體陣列內且對應於記憶體單元之許多實質上相同鐵電電晶體中之一者；該導電閘極材料與一字線耦合，該字線係許多實質上相同字線之一者；該第一比較數位線及該第二比較數位線在一起為一組成對之第一及第二比較數位線，其中該成對之組係許多實質上相同之成對的第一及第二比較數位線組中之一者；及該等記憶體單元之各者係透過該等字線之一者與該等第一及第二比較數位線組中之一者之一組合來獨有地定址。
TW108138935A 2018-11-13 2019-10-29 具異質結構主動區之鐵電電晶體之集成組件 TWI734236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/188,432 2018-11-13
US16/188,432 US10998338B2 (en) 2018-11-13 2018-11-13 Integrated assemblies having ferroelectric transistors with heterostructure active regions

Publications (2)

Publication Number Publication Date
TW202036873A TW202036873A (zh) 2020-10-01
TWI734236B true TWI734236B (zh) 2021-07-21

Family

ID=70551979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138935A TWI734236B (zh) 2018-11-13 2019-10-29 具異質結構主動區之鐵電電晶體之集成組件

Country Status (4)

Country Link
US (2) US10998338B2 (zh)
CN (1) CN113016077B (zh)
TW (1) TWI734236B (zh)
WO (1) WO2020101829A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998338B2 (en) * 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11502179B2 (en) 2020-08-24 2022-11-15 Micron Technology, Inc. Integrated assemblies containing ferroelectric transistors, and methods of forming integrated assemblies
KR20230046013A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129987A1 (en) * 2001-05-10 2004-07-08 Kiyoshi Uchiyama Ferroelectric composite material, method of making same and memory utilizing same
US20070272959A1 (en) * 2006-05-29 2007-11-29 Osamu Hidaka Ferroelectric memory cell and manufacturing method thereof
US7727843B2 (en) * 2006-01-13 2010-06-01 Fujitsu Microelectronics Limited Semiconductor element, semiconductor storage device using the same, data writing method thereof, data reading method thereof, and manufacturing method of those
US20100200916A1 (en) * 2009-02-12 2010-08-12 Infineon Technologies Ag Semiconductor devices
TW201533888A (zh) * 2014-01-27 2015-09-01 Globalfoundries Us Inc 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法
US20150287802A1 (en) * 2014-04-04 2015-10-08 National Taiwan University Tunnel mosfet with ferroelectric gate stack
US20150311286A1 (en) * 2014-04-25 2015-10-29 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
TW201606994A (zh) * 2014-04-28 2016-02-16 美光科技公司 鐵電記憶體及其形成方法
TW201742235A (zh) * 2016-05-25 2017-12-01 美光科技公司 鐵電裝置及形成鐵電裝置之方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US9281044B2 (en) 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
KR102241974B1 (ko) 2014-09-23 2021-04-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2016209202A1 (en) 2015-06-22 2016-12-29 Intel Corporation Source fermi filter field effect transistor
US10267417B2 (en) 2015-08-26 2019-04-23 Ghsp, Inc. Shifter with noiseless BITSI shift lever control
US10636471B2 (en) 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
JP6905189B2 (ja) 2017-08-18 2021-07-21 富士通株式会社 情報処理装置、情報処理システムおよび制御プログラム
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US10998338B2 (en) * 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129987A1 (en) * 2001-05-10 2004-07-08 Kiyoshi Uchiyama Ferroelectric composite material, method of making same and memory utilizing same
US7727843B2 (en) * 2006-01-13 2010-06-01 Fujitsu Microelectronics Limited Semiconductor element, semiconductor storage device using the same, data writing method thereof, data reading method thereof, and manufacturing method of those
US20070272959A1 (en) * 2006-05-29 2007-11-29 Osamu Hidaka Ferroelectric memory cell and manufacturing method thereof
US20100200916A1 (en) * 2009-02-12 2010-08-12 Infineon Technologies Ag Semiconductor devices
TW201533888A (zh) * 2014-01-27 2015-09-01 Globalfoundries Us Inc 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法
US20150287802A1 (en) * 2014-04-04 2015-10-08 National Taiwan University Tunnel mosfet with ferroelectric gate stack
US20150311286A1 (en) * 2014-04-25 2015-10-29 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
TW201606994A (zh) * 2014-04-28 2016-02-16 美光科技公司 鐵電記憶體及其形成方法
TW201714286A (zh) * 2014-04-28 2017-04-16 美光科技公司 鐵電記憶體及其形成方法
TW201742235A (zh) * 2016-05-25 2017-12-01 美光科技公司 鐵電裝置及形成鐵電裝置之方法

Also Published As

Publication number Publication date
US11164889B2 (en) 2021-11-02
WO2020101829A1 (en) 2020-05-22
TW202036873A (zh) 2020-10-01
CN113016077B (zh) 2024-04-16
US20200152644A1 (en) 2020-05-14
US20210242221A1 (en) 2021-08-05
CN113016077A (zh) 2021-06-22
US10998338B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
CN114303245B (zh) 铁电晶体管及包括铁电晶体管的组合件
US11201215B2 (en) MOSFET and memory cell having improved drain current through back bias application
TWI734236B (zh) 具異質結構主動區之鐵電電晶體之集成組件
US10748931B2 (en) Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US10553683B2 (en) MOSFET and memory cell having improved drain current through back bias application
US20090039357A1 (en) Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
US10685695B2 (en) Semiconductor device
US11908899B2 (en) MOSFET and memory cell having improved drain current through back bias application
US7095077B2 (en) Semiconductor memory having two charge storage sections
TWI709226B (zh) 非揮發性記憶體及其製造方法
US20150200289A1 (en) Tunneling field effect transistor
US10325899B2 (en) Semiconductor device including transistors formed in regions of semiconductor substrate and operation method of the same
US8525248B2 (en) Memory cell comprising a floating body, a channel region, and a diode
JP2013033951A (ja) 半導体装置およびその駆動方法
US7598559B2 (en) Semiconductor storage device, manufacturing method therefor, and portable electronic equipment
CN113544856B (zh) 具有邻近导电掺杂第二半导体材料的多晶第一半导体材料的集成组合件
US9425297B2 (en) Semiconductor devices
CN112447754A (zh) 集成存储器
TW202343749A (zh) 半導體記憶體裝置
KR20240113409A (ko) 강유전체층을 포함하는 반도체 소자 및 이를 포함하는 전자 장치
JP6087058B2 (ja) 半導体装置
TW202213726A (zh) 記憶體結構及其操作方法
CN117652219A (zh) 具有铁电晶体管的集成组合件及形成集成组合件的方法