KR20180111303A - 강유전성 메모리 장치 및 그 제조 방법 - Google Patents

강유전성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180111303A
KR20180111303A KR1020170042068A KR20170042068A KR20180111303A KR 20180111303 A KR20180111303 A KR 20180111303A KR 1020170042068 A KR1020170042068 A KR 1020170042068A KR 20170042068 A KR20170042068 A KR 20170042068A KR 20180111303 A KR20180111303 A KR 20180111303A
Authority
KR
South Korea
Prior art keywords
ferroelectric
memory device
layer
thin film
metal oxide
Prior art date
Application number
KR1020170042068A
Other languages
English (en)
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170042068A priority Critical patent/KR20180111303A/ko
Priority to US15/868,583 priority patent/US10763360B2/en
Publication of KR20180111303A publication Critical patent/KR20180111303A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H01L21/28291—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시 예에 있어서, 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판, 상기 기판 상에 순차적으로 배치되는 제1 및 제2 강유전성 금속 산화물층, 및 상기 제2 강유전성 금속 산화물층 상에 배치되는 게이트 전극층을 포함한다. 상기 제2 강유전성 금속 산화물층은 상기 제1 강유전성 금속 산화물층보다 산소 공공(oxygen vacancy)의 농도가 높고, 상기 게이트 전극층의 일함수는 상기 제2 강유전성 금속 산화물층의 전자 친화도보다 크다.

Description

강유전성 메모리 장치 및 그 제조 방법{Ferroelectric Memory Device and Method of Manufacturing the same}
본 개시(disclosure)는 대체로(generally) 강유전성 메모리 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 구체적으로, 강유전성 물질은 두 개의 안정된 잔류 분극 상태 중 어느 하나를 유지할 수 있다. 이러한 특징은 "0" 및 "1"의 정보를 비휘발적으로 저장하는데 이용될 수 있다.
한편, 상기 잔류 분극은 외부 전계의 인가에 의해 스위칭 가능하기 때문에, 상기 강유전성 물질을 비휘발성 메모리 장치에 적용하려는 연구가 활발하게 진행되고 있다. 종래의 경우, 비휘발성 메모리 장치에 적용을 위한 강유전성 물질로서, PZT 또는 SBT와 같은 페로브스카이트(perovskite) 물질이 연구되어 왔다.
상기 강유전성 물질이 비휘발성 메모리 장치에 실효성 있게 적용되기 위해서는, 소자 동작시 상기 강유전성 물질층이 강유전성을 안정적으로 유지할 것의 요건이 요청되고 있다.
본 개시의 일 실시 예는 잔류 분극에 의한 강유전성을 안정적으로 유지할 수 있는 강유전성 물질층을 구비하는 강유전성 메모리 장치 및 그 제조 방법을 제공한다.
본 개시의 일 측면에 따르는 강유전성 메모리 장치가 개시된다. 상기 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판, 상기 기판 상에 순차적으로 배치되는 제1 및 제2 강유전성 금속 산화물층, 및 상기 제2 강유전성 금속 산화물층 상에 배치되는 게이트 전극층을 포함한다. 상기 제2 강유전성 금속 산화물층은 상기 제1 강유전성 금속 산화물층보다 산소 공공(oxygen vacancy)의 농도가 높고, 상기 게이트 전극층의 일함수는 상기 제2 강유전성 금속 산화물층의 전자 친화도보다 크다.
본 개시의 다른 측면에 따르는 강유전성 메모리 장치가 개시된다. 상기 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판, 상기 기판 상에 순차적으로 배치되는 제1 강유전성 물질층 및 제2 강유전성 물질층, 및 상기 제2 강유전성 물질층 상에 배치되는 게이트 전극층을 포함한다. 상기 제2 강유전성 물질층은 상기 제1 강유전성 물질층의 산소 공공층이다. 상기 게이트 전극층의 일함수는 상기 제2 강유전성 물질층의 전자 친화도보다 크도록 구성되어, 상기 게이트 전극층과 상기 제2 강유전성 물질층의 계면으로부터 상기 제1 및 제2 강유전성 물질층의 내부 영역으로 전계를 형성한다.
본 개시의 또다른 측면에 따르는 강유전성 메모리 장치의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 제공한다. 상기 기판 상에 제1 강유전성 박막을 형성한다. 상기 제1 강유전성 박막 상에 상기 제1 강유전성 박막보다 산소 공공의 농도가 높은 제2 강유전성 박막을 형성한다. 상기 제2 강유전성 박막 상에 게이트 전극막을 형성한다. 상기 기판 상에서 상기 게이트 전극막, 제1 및 제2 강유전성 박막을 패터닝한다.
상술한 본 개시의 실시 예에 따르면, 기판 상에서 순차적으로 적층되는 제1 및 제2 강유전성 금속 산화물층, 및 게이트 전극층을 포함하는 강유전성 메모리 장치를 제공한다. 이때, 상기 제2 강유전성 금속 산화물층은 상기 제1 강유전성 금속 산화물층보다 산소 공공의 농도가 높다. 상기 산소 공공은 전도성 캐리어로서, 전자를 제공할 수 있다.
한편, 상기 게이트 전극층의 일함수는 상기 제2 강유전성 금속 산화물층의 전자 친화도보다 크게 구성될 수 있다. 이에 따라, 상기 게이트 전극층과 상기 제2 강유전성 물질층이 접합한 후에, 상기 게이트 전극층과 상기 제2 강유전성 물질층의 계면으로부터 상기 제1 및 제2 강유전성 물질층의 내부 영역으로 전계가 형성될 수 있다. 상기 전계는 상기 제1 및 제2 강유전성 물질층의 잔류 분극 배향을 향상시켜 강유전 특성을 향상시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 일부분을 개략적으로 나타내는 단면도이다.
도 3은 본 개시의 일 실시 예에 따르는 강유전성 물질층의 내부 전계를 개략적으로 나타내는 모식도이다.
도 4 및 도 5는 본 개시의 일 실시 예에 따르는 강유전체 메모리 장치의 동작 방식을 개략적으로 나타내는 도면이다.
도 6은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다.
도 7 내지 도 11은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
최근에, 강유전성(ferroelectric)을 구비하는 박막을 확보하는 기술에 대한 연구 결과가 보고 있다. 일 예로서, Nanoletter 12, 4318 (2012)에서는, 순수 지르코늄산화물(ZrO2) 박막에 외부 전계를 인가할 때, 지르코늄산화물(ZrO2) 박막의 물성이 강유전성으로 변이(transformation)하는 것을 개시하고 있다.
본 개시의 일 실시 예에서는, 강유전성 물질층의 물성을 조작하여, 강유전성 물질층에 내부 전계(internal electric field)를 형성하는 기술을 개시한다. 상기 내부 전계는 상기 강유전성 물질층 내부의 잔류 분극 배향(remnant polarization alignment)을 향상시킬 수 있다. 본 개시의 일 실시 예에서는, 상기 강유전성 물질층의 두께를 충분히 감소시켜, 상기 내부 전계가 상기 강유전성 물질층을 커버하도록 할 수 있다.
상기 내부 전계에 의해 상기 강유전성 물질층 내부에 일 방향으로의 잔류 분극 배향이 향상됨으로써, 상기 강유전성 물질층의 강유전 특성이 안정화될 수 있다. 상기 강유전성 물질층의 강유전 특성이 안정화된다는 의미는 일 예로서, 상기 강유전성 물질층의 강유전성이 상유전성 또는 반강유전성으로 변이되는 것이 억제되는 것을 의미할 수 있다. 다른 예로서, 상기 강유전성 물질층 내부에 존재하는 결함(defect)에 의하여 무질서하게 분포하는 결함 쌍극자(defect dipole)가 일방향으로 정렬됨으로써, 상기 강유전성 물질층의 강유전성이 향상되는 것을 의미할 수 있다. 결과적으로, 상기 강유전성 물질층은 강유전 특성을 안정적으로 유지시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 강유전성 메모리 장치(10)는 소스 영역(102) 및 드레인 영역(103)을 구비하는 기판(101)을 구비한다. 또한, 강유전성 메모리 장치(10)는 기판(101) 상에 배치되는 게이트 구조물(1100)을 포함한다. 상기 게이트 구조물(1100)은 순차적으로 적층되는 제1 강유전성 물질층(125), 제2 강유전성 물질층(135), 게이트 전극층(145)을 포함한다.
본 실시예의 강유전성 메모리 장치(10)는 게이트 전극층(145)에 인가되는 전압의 극성 또는 크기에 따라, 제1 및 제2 강유전성 물질층(125, 135)에 형성되는 잔류 분극 배향이 가변적으로 변화할 수 있다. 상기 잔류 분극 배향에 따라, 기판(101)의 채널 영역에 형성되는 유도 전자의 밀도가 가변적으로 변화할 수 있다. 상기 채널 영역의 유도 전자의 밀도에 따라, 상기 채널 영역의 전기 저항이 서로 식별됨으로써, 전기적 정보를 비휘발적으로 저장할 수 있다.
도 1을 참조하면, 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
소스 영역(102) 및 드레인 영역(103)은 기판(101) 내에서 n형 또는 p형으로 도핑된 영역일 수 있다. 기판(101)이 n형 또는 p형으로 도핑된 경우, 소스 영역(102) 및 드레인 영역(103)은 기판(101)의 도핑 타입과 반대의 도핑 타입으로 도핑될 수 있다.
기판(101)과 제1 강유전성 물질층(125) 사이에는 게이트 절연층(115)이 배치될 수 있다. 게이트 절연층(115)은 기판(101)과 제1 강유전성 물질층(125) 사이에서 물질 확산을 억제하는 역할을 수행할 수 있다. 게이트 절연층(115)은 기판(101)과 제1 강유전성 물질층(125) 사이의 계면 응력을 제어하는 역할을 수행할 수 있다. 게이트 절연층(115)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 게이트 절연층(115)은 비정질 상태를 가질 수 있다. 몇몇 실시 예들에 있어서, 게이트 절연층(115)은 생략될 수 있다.
제1 강유전성 물질층(125)이 게이트 절연층(115) 상에 배치될 수 있다. 제1 강유전성 물질층(125)은 강유전성 금속 산화물층일 수 있다. 일 예로서, 상기 강유전성 금속 산화물층은 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 수 있다.
제1 강유전성 물질층(125)은 도펀트에 의해 도핑된 상태이거나, 다르게는 비도핑된 상태일 수 있다. 일 실시 예에서, 제1 강유전성 물질층(125)이 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 경우, 제1 강유전성 물질층(125)은 도펀트로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 조합을 포함할 수 있다.
제2 강유전성 물질층(135)이 제1 강유전성 물질층(125) 상에 배치될 수 있다. 제2 강유전성 물질층(135)은 강유전성 금속 산화물층일 수 있다. 일 예로서, 상기 강유전성 금속 산화물층은 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 수 있다. 제2 강유전성 물질층(135)은 도펀트에 의해 도핑된 상태이거나, 다르게는 비도핑된 상태일 수 있다. 일 실시 예에서, 제2 강유전성 물질층(135)이 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 경우, 제2 강유전성 물질층(135)은 도펀트로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 조합을 포함할 수 있다.
일 실시 예에서, 제2 강유전성 물질층(135)은 제1 강유전성 물질층(125)과 동일한 금속 원소의 산화물을 포함할 수 있다. 일 예로서, 제1 및 제2 강유전성 물질층(125, 135)은 하프늄 산화물을 포함할 수 있다. 다른 예로서, 제1 및 제2 강유전성 물질층(125, 135)은 지르코늄 산화물을 포함할 수 있다.
다른 실시 예에 있어서, 제2 강유전성 물질층(135)은 제1 강유전성 물질층(125)과 다른 금속 원소의 산화물을 포함할 수 있다. 일 예로서, 제1 및 제2 강유전성 물질층(125, 135) 중 어느 하나는 하프늄 산화물을 포함하고 다른 하나는 지르코늄 산화물을 포함할 수 있다.
일 실시 예에서, 제2 강유전성 물질층(135)은 제1 강유전성 물질층(125)과 대비하여 높은 산소 공공(oxygen vacancy)의 농도를 가질 수 있다. 상기 산소 공공은 전도성 캐리어로서, 전자를 제공할 수 있다. 일 실시 예에 있어서, 후술하는 바와 같이, 제2 강유전성 물질층(135)의 증착 과정에서, 화학양론적으로 안정한 금속 산화물을 형성하기에는 부족한 양의 산소를 공급함으로써, 강유전성 금속 산화물 내에 산소 공공을 형성할 수 있다.
게이트 전극층(145)이 제2 강유전성 물질층(135) 상에 형성될 수 있다. 게이트 전극층(145)의 일함수는 제2 강유전성 물질층(135)의 전자 친화도보다 크도록 구성될 수 있다. 이에 따라, 게이트 전극층(145)과 제2 강유전성 물질층(135)의 접합에 의해 상기 제2 강유전성 물질층(135)의 전자가 공핍되고, 결과적으로 제2 강유전성 물질층(135)의 내부에 양의 전하를 가지는 전계가 형성될 수 있다.
일 실시 예에 있어서, 게이트 전극층(145)의 일함수는 제2 강유전성 물질층(135)의 전자 친화도보다 약 1 eV 이상 클 수 있다. 일 예로서, 게이트 전극층(145)의 일함수가 강유전성 하프늄산화물층의 전자 친화도와 대비하여 1 eV 클 경우, 10 nm의 상기 하프늄산화물층 내에 약 1 MV/cm의 내부 전계가 발생할 수 있다. 약 1 MV/cm의 내부 전계는 상기 10 nm 두께의 하프늄산화물층의 잔류 분극 배향을 충분히 안정화시킬 수 있다.
일 실시 예에 있어서, 게이트 전극층(145)은 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 또는 이들의 둘 이상의 조합을 포함할 수 있다.
일 실시 예에 있어서, 제1 및 제2 강유전성 물질층(125, 135)의 두께는 충분히 감소됨으로써, 제2 강유전성 물질층(135)의 내부에 형성되는 전계가 제1 및 제2 강유전성 물질층(125, 135)을 커버하도록 할 수 있다. 일 예로서, 제1 강유전성 물질층(125) 및 제2 강유전성 물질층(135)의 두께의 합은 약 4 nm 내지 약 10 nm 일 수 있다. 이때, 제1 강유전성 물질층(125) 및 제2 강유전성 물질층(135)의 두께 비는 약 8:1 내지 약 4:1 일 수 있다.
일 실 시 예에 있어서, 제1 강유전성 물질층(125)은 하프늄산화물을 포함하고, 제2 강유전성 물질층(135)는 제1 강유전성 물질층(125)과 대비하여 산소 공공의 농도가 높은 하프늄산화물을 포함할 수 있다. 이때, 게이트 전극층(145)는 티타늄 질화물을 포함할 수 있다.
도시되지는 않았지만, 제2 강유전성 물질층(135)과 게이트 전극층(145) 사이의 계면에는 계면 산화물층이 배치될 수 있다. 상기 계면 산화물층은 계이트 전극층(145) 및 제2 강유전성 물질층(135)의 상호 확산에 의해 형성될 수 있다. 상기 계면 산화물층이 제2 강유전성 물질층(135)의 산소를 포획하여 형성됨으로써, 제2 강유전성 물질층(135)에 산소 공공이 추가적으로 형성될 수 있다.
상술한 바와 같이, 본 실시 예에 따르는 강유전성 메모리 장치에서는, 제1 강유전성 물질층 상에 산소 공공의 농도가 상대적으로 높은 제2 강유전성 물질층이 배치되고, 상기 제2 강유전성 물질층의 전자 친화도보다 큰 일함수를 가지는 게이트 전극층이 상기 제2 강유전성 물질층과 접합된다. 그 결과, 상기 제1 및 제2 강유전성 물질층에 내부 전계가 형성될 수 있다. 상기 내부 전계는 상기 제1 및 제2 강유전성 물질층 내부의 잔류 분극 배향을 향상시킬 수 있다.
상기 내부 전계에 의해 일 방향으로의 잔류 분극 배향이 향상됨으로써, 상기 제1 및 제2 강유전성 물질층의 강유전 특성이 안정화될 수 있다. 상기 제1 및 제2 강유전성 물질층의 강유전 특성이 안정화된다는 의미는 일 예로서, 상기 제1 및 제2 강유전성 물질층의 강유전성이 상유전성 또는 반강유전성으로 변이되는 것이 억제되는 것을 의미할 수 있다. 다른 예로서, 상기 제1 및 제2 강유전성 물질층 내부에 존재하는 결함(defect)에 의하여 무질서하게 분포하는 결함 쌍극자(defect dipole)가 일방향으로 정렬됨으로써, 상기 제1 및 제2 강유전성 물질층의 강유전성이 향상되는 것을 의미할 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 일부분을 개략적으로 나타내는 단면도이다. 구체적으로, 도 2는 상기 강유전성 메모리 장치의 강유전성 물질층과 게이트 전극층의 계면부를 개략적으로 나타낸다. 도 3은 본 개시의 일 실시 예에 따르는 강유전성 물질층의 내부 전계를 개략적으로 나타내는 모식도이다.
일 실시 예로서, 강유전성 메모리 장치로서, 실리콘 기판, 실리콘 산화물을 포함하는 게이트 유전층, 하프늄 산화물을 포함하는 제1 강유전성 물질층(125), 하프늄 산화물을 포함하는 제2 강유전성 물질층(135) 및 티타늄 질화물을 포함하는 게이트 전극층(145)이 개시될 수 있다. 이때, 도 2 및 도 3에서는 설명의 편의상, 상기 실리콘 기판 및 상기 게이트 유전층은 도시를 생략한다.
도 2를 참조하면, 제2 강유전성 물질층(135)은 제1 강유전성 물질층(125)와 대비하여, 상기 하프늄 산화물 내에 고농도의 산소 공공을 포함한다. 상기 산소 공공은 전도성 캐리어로서 전자를 제공할 수 있다.
한편, 게이트 전극층(145)이 산소와 반응성이 큰 금속을 포함하는 경우, 제2 강유전성 물질층(135) 상에 게이트 전극층(145)이 형성될 때, 상기 금속과 강유전성 물질층(135) 내부의 산소가 반응하여 계면 산화물층이 형성될 수 있다. 또는, 게이트 전극층(145) 내의 금속이 제2 강유전성 물질층(135)내부로 확산하여 계면 산화물층(210)이 형성될 수 있다. 일 예로서, 제2 강유전성 물질층(135)이 하프늄산화물을 포함하고, 게이트 전극층(145)이 티타늄 질화물을 포함하는 경우, 제2 강유전성 물질층(135)과 게이트 전극층(145)의 계면에 티타늄산화물층이 형성될 수 있다. 상기 티타늄산화물층은 하프늄산화물의 산소를 공핍화하여, 제2 강유전성 물질층(135) 내에 산소 공공의 농도를 증가시킬 수 있다.
도 3을 참조하면, 제2 강유전성 물질층(135)과 게이트 전극층(145)을 접합하는 경우, 제1 및 제2 강유전성 물질층(125, 135) 내에 내부 전계(Eint)가 생성될 수 있다. 한편, 도 3에서, 상기 접합 후에 페르미 레벨(Ef)은 제1 및 제2 강유전성 물질층(125, 135) 및 게이트 전극층(145)에 걸쳐서 동일한 수준을 유지할 수 있다.
일 실시예에 있어서, 게이트 전극층(145)의 티타늄 질화물은 약 4.4 내지 4.6 eV의 일함수를 가질 수 있으며, 제2 강유전성 물질층(135)의 하프늄 산화물의 전자 친화도는 약 1.75 내지 약 2.25 eV의 값을 가질 수 있다. 따라서, 게이트 전극층(145)의 일함수는 제2 강유전성 물질층(135)의 전자 친화도보다 크다. 게이트 전극층(145)과 제2 강유전성 물질층(135)이 접합한 후에, 제2 강유전성 물질층(135) 내부의 전도성 캐리어인 전자가 공핍되어 제2 강유전성 물질층(134)의 내부에 양의 전하를 가지는 공핍층이 형성될 수 있다. 상기 공핍층에 의해 제1 및 제2 강유전성 물질층(125, 135)을 커버하는 내부 전계(Eint)가 생성될 수 있다. 이때, 내부 전계(Eint)가 제1 및 제2 강유전성 물질층(125, 135)을 커버할 수 있도록 제1 및 제2 강유전성 물질층(125, 135)의 두께가 제어될 수 있다. 일 예로서, 상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층의 두께의 합은 4 nm 내지 10 nm 일 수 있다. 일 예로서, 상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층의 두께 비는 8:1 내지 4:1 일 수 있다.
상기 내부 전계(Eint)는 상기 제1 및 제2 강유전성 물질층(125, 135) 내부의 잔류 분극 배향을 향상시킬 수 있다. 상기 내부 전계(Eint)에 의해 일 방향으로의 잔류 분극 배향이 향상됨으로써, 제1 및 제2 강유전성 물질층(125, 135)의 강유전 특성이 안정화될 수 있다. 제1 및 제2 강유전성 물질층(125, 135)의 강유전 특성이 안정화된다는 의미는 일 예로서, 제1 및 제2 강유전성 물질층(125, 135)의 강유전성이 상유전성 또는 반강유전성으로 변이되는 것이 억제되는 것을 의미할 수 있다. 다른 예로서, 제1 및 제2 강유전성 물질층(125, 135) 내부에 존재하는 결함(defect)에 의하여 무질서하게 분포하는 결함 쌍극자(defect dipole)가 일방향으로 정렬됨으로써, 제1 및 제2 강유전성 물질층(125, 135)의 강유전성이 향상되는 것을 의미할 수 있다.
도 4 및 도 5는 본 개시의 일 실시 예에 따르는 강유전체 메모리 장치의 동작 방식을 개략적으로 나타내는 도면이다. 도 4 및 도 5의 강유전체 메모리 장치는 도 1과 관련하여 상술한 강유전체 메모리 장치(10)와 그 구성이 실질적으로 동일하다.
도 4를 참조하면, 게이트 전극(145)에 소정의 크기를 가지는 프로그래밍 전압을 인가할 수 있다. 상기 프로그래밍 전압은 양의 극성을 가지는 바이어스일 수 있다. 상기 프로그래밍 전압은 제1 및 제2 강유전성 물질층(125, 135) 내에서 기판(101) 방향으로 잔류 분극(Pdown)의 배향을 생성시킬 수 있다. 잔류 분극(Pdown)의 배향은 기판(101)의 채널 영역에 전자(105)를 유도할 수 있다. 상기 채널 영역에 유도된 전자(105)는 소스 영역(102) 및 드레인 영역(103) 사이의 채널 저항을 감소시킬 수 있다. 이때, 제1 및 제2 강유전성 물질층(125, 135) 내에 기판(101) 방향으로 잔류 분극(Pdown)의 배향이 형성된 상태를 제1 로직 정보로 명명할 수 있다.
도 5를 참조하면, 게이트 전극(145)에 소정의 크기를 가지는 소거 전압을 인가할 수 있다. 상기 소거 전압은 음의 극성을 가지는 바이어스일 수 있다. 상기 소거 전압은 제1 및 제2 강유전성 물질층(125, 135) 내에서 게이트 전극층(145) 방향으로 잔류 분극(Pup)의 배향을 발생시킬 수 있다. 잔류 분극(Pup)의 배향은 기판(101)의 채널 영역으로부터 전자(105)를 축출할 수 있다. 그 결과, 소스 영역(102) 및 드레인 영역(103) 사이의 채널 저항은 증가할 수 있다. 이때, 제1 및 제2 강유전성 물질층(125, 135) 내에 게이트 전극층(145) 방향으로 잔류 분극(Pup)의 배향이 형성된 상태를 제2 로직 정보로 명명할 수 있다.
본 개시의 실시 예에서는, 제1 및 제2 강유전성 물질층(125, 135) 내의 잔류 분극(Pdown, Pup)의 배향에 따라, 상기 제1 또는 제2 로직 정보가 저장될 수 있다. 상술한 바와 같이, 본 개시의 일 실시 예의 제1 및 제2 강유전성 물질층(125, 135) 내에 형성되는 내부 전계(Eint)는 상기 제1 및 제2 강유전성 물질층(125, 135) 내부의 잔류 분극(Pdown, Pup)의 배향을 향상시켜, 제1 및 제2 강유전성 물질층(125, 135)의 강유전성을 안정화시킬 수 있다
도 6은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다. 도 7 내지 도 11은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
도 6의 S110 단계 및 도 7을 참조하면, 기판(101)을 제공한다. 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
도 7을 다시 참조하면, 기판(101) 상에 게이트 절연막(110)을 형성한다. 게이트 절연막(110)은 후술하는 제1 강유전성 박막(120)과 기판(101) 사이에서 물질 확산을 억제하는 확산 방지막의 역할을 수행할 수 있다. 게이트 절연막(110)은 제1 강유전성 박막(120)과 기판(101) 사이의 계면 응력을 제어하는 역할을 수행할 수 있다.
게이트 절연층(110)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 게이트 절연층(110)은 일 예로서, 화학기상증착법, 원자층 증착법, 코팅법 등을 적용하여 형성할 수 있다. 몇몇 실시예들에 있어서, 게이트 절연층(110)의 형성 공정은 생략될 수 있다.
도 6의 S120 단계 및 도 8을 참조하면, 게이트 절연층(110) 상에 제1 강유전성 박막(120)을 형성한다. 제1 강유전성 박막(120)은 강유전성 금속 산화물을 포함할 수 있다. 일 예로서, 상기 강유전성 금속 산화물층은 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 수 있다.
일 실시 예에서, 제1 강유전성 박막(120)은 원자층 증착법, 화학기상증착법, 분자빔증착법, 증발법 등에 의해 형성될 수 있다. 일 실시 예에서, 제1 강유전성 박막(120)을 형성하는 공정은 하프늄, 및 지르코늄 중 적어도 하나를 포함하는 제1 소스 및 산소를 포함하는 제2 소스를 이용하여 제1 금속 산화물 박막을 증착하는 공정을 포함할 수 있다.
제1 강유전성 박막(120)은 도펀트에 의해 도핑 될 수 있다. 일 실시 예에서, 제1 강유전성 박막(120)이 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 경우, 제1 강유전성 박막(120)을 증착하는 과정에서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 조합을 포함하는 원소를 도핑 소스로서 주입할 수 있다.
다른 몇몇 실시 예들에서, 제1 강유전성 박막(120)은 비도핑 상태를 유지할 수도 있다. 제1 강유전성 박막(120)을 증착하는 과정에서, 상술한 도핑 소스를 제공하지 않음으로써, 비도핑 상태의 강유전성 박막을 형성할 수 있다.
도 6의 S130 단계 및 도 9를 참조하면, 제1 강유전성 박막(120) 상에 제1 강유전성 박막(120)보다 산소 공공 농도가 높은 제2 강유전성 박막(130)을 형성한다. 제2 강유전성 박막(130)은 강유전성 금속 산화물을 포함할 수 있다. 일 예로서, 상기 강유전성 금속 산화물층은 하프늄, 지르코늄 또는 이들의 조합으로부터 선택된 금속의 산화물을 포함할 수 있다.
일 실시 예에 있어서, 제2 강유전성 박막(130)은 제1 강유전성 박막(120)과 동일한 금속 원소의 산화물을 포함할 수 있다. 일 예로서, 제1 및 제2 강유전성 박막(120, 130)은 하프늄 산화물을 포함할 수 있다. 다른 예로서, 제1 및 제2 강유전성 박막(120, 130)은 지르코늄 산화물을 포함할 수 있다.
다른 실시 예에 있어서, 제2 강유전성 박막(130)은 제1 강유전성 박막(120)과 다른 금속 원소의 산화물을 포함할 수 있다. 일 예로서, 제1 및 제2 강유전성 박막(120, 130) 중 어느 하나는 하프늄 산화물을 포함하고 다른 하나는 지르코늄 산화물을 포함할 수 있다.
일 실시 예에서, 제2 강유전성 박막(130)은 원자층 증착법, 화학기상증착법, 분자빔증착법, 증발법 등에 의해 형성될 수 있다. 일 실시 예에서, 제2 강유전성 박막(130)을 형성하는 공정은 하프늄, 및 지르코늄 중 적어도 하나를 포함하는 제1 소스, 및 산소를 포함하는 제2 소스를 이용하여 제2 금속 산화물 박막을 증착하는 공정을 포함할 수 있다. 이때, 제2 금속 산화물 박막을 증착하는 과정에서, 금속 산화물 박막의 화학양론비를 만족시키는 필요한 산소의 양보다 적은 산소를 공급함으로써, 제2 강유전성 박막(130) 내에 산소 공공을 생성시킬 수 있다.
다른 실시 예에서, 제2 강유전성 박막(130)이 상기 제1 소스 및 상기 제2 소스를 이용하여 금속 산화물 박막으로 형성되는 경우, 제2 강유전성 박막(130)의 형성 후에, 제2 강유전성 박막(130)을 구성하는 금속의 원자가(valence value) 보다 작은 원자가를 가지는 금속을 제2 강유전성 박막(130)에 이온 주입하여, 제2 강유전성 박막(130) 내에 산소 공공을 생성시킬 수 있다. 일 예로서, 제2 강유전성 박막(130)이 하프늄산화물 또는 지르코늄산화물을 포함하는 경우, +3의 원자가를 가지는 스칸듐(Sc), 이트륨(Y), 란타늄(La), 악티늄(Ac) 등을 이온 주입할 수 있다.
또다른 실시 예에 있어서, 제2 강유전성 박막(130)이 상기 제1 소스 및 상기 제2 소스를 이용하여 금속 산화물 박막으로 형성되는 경우, 상기 금속 산화물 박막의 형성 후에, 상기 금속 산화물 박막의 표면을 질화 처리하여, 금속 산질화물층을 형성할 수 있다. 상기 금속 산질화물층은 산소 공공을 포함하는 박막층으로 기능할 수 있다.
일 실시 예에 있어서, 제1 및 제2 강유전성 박막(120, 130)은 하프늄 산화물을 포함할 수 있다. 이때, 하프늄을 포함하는 제1 소스는 일 예로서, 테트라키스-에틸메틸아미노-하프늄(Tetrakis-(ethylmethylamino)-hafnium, TEMA-Hf) 또는 하프늄 테트라크로라이드(Hafnium Tetrachloride, HfCl4)를 적용할 수 있다. 산소를 포함하는 제2 소스는 오존을 적용할 수 있다. 이때, 제1 강유전성 박막(120)을 원자층 증착법을 이용하여 형성한 후에, 인시츄 공정으로 연속하여 제2 강유전성 박막(130)을 원자층 증착법으로 형성할 수 있다. 상기 하프늄 산화물을 포함하는 제1 및 제2 강유전성 박막(120, 130)은 일 예로서, 약 200 내지 300℃에서 형성될 수 있다.
이때, 일 실시 예에 따르면, 인시츄 공정으로 상기 제2 강유전성 박막(130)을 형성할 때, 상기 제2 소스의 량을 상대적으로 감소시킴으로써, 상기 하프늄 산화물 내에 산소 공공의 농도를 증가시킬 수 있다.
다른 실시 예에 따르면, 제2 강유전성 박막(130)의 형성 후에, 스칸듐(Sc), 이트륨(Y), 란타늄(La), 악티늄(Ac) 등의 금속을 제2 강유전성 박막(130) 내에 이온 주입하여, 제2 강유전성 박막(130) 내에 산소 공공의 농도를 증가시킬 수 있다.
또다른 실시 예에 따르면, 제2 강유전성 박막(130)의 형성 후에, 제2 강유전성 박막(130)의 표면을 질화 처리함으로써, 산소 공공을 포함하는 하프늄산질화물층을 형성할 수 있다. 상기 하프늄산질화물층은 제2 강유전성 박막(130)에 산소 공공을 제공할 수 있다.
제1 및 제2 강유전성 박막(120)의 두께 합은 일 예로서, 약 4 nm 내지 10 nm의 두께로 형성될 수 있다. 이때, 제1 강유전성 박막(120) 및 제2 강유전성 박막(130)의 두께비는 약 8:1 내지 약 4:1 일 수 있다. 일 예로서, 제1 강유전성 박막(120)은 약 8 nm의 두께로 형성되고, 제2 강유전성 박막(130)은 약 2 nm의 두께로 형성될 수 있다.
도 6의 S140 단계 및 도 10을 참조하면, 제2 강유전성 박막(130) 상에 게이트 전극막(140)을 형성한다. 게이트 전극막(140)은 제2 강유전성 박막(130)의 전자 친화도보다 큰 일함수를 가질 수 있다. 일 실시 예에 있어서, 게이트 전극막은 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다.
게이트 전극막(140)은 일 예로서, 화학기상증착법, 원자층 증착법 또는 스퍼터링법에 의해 형성될 수 있다. 일 실시 예에 있어서, 제1 및 제2 강유전성 박막(120. 130)이 하프늄 산화물을 포함하는 경우, 게이트 전극막(140)은 티타늄 질화물을 포함할 수 있다. 상기 티타늄 질화물은 일 예로서, 염화티타늄(TiCl4)과 암모늄(NH3)을 소스로 사용하는 화학기상증착법에 의해 형성될 수 있다. 상기 티타늄 질화물을 포함하는 게이트 전극막(140)은 일 예로서 약 400 내지 600℃의 공정 온도에서 형성될 수 있다.
도시되지는 않지만, 게이트 전극막(140)의 형성 과정에서, 게이트 전극막(140) 및 제2 강유전성 박막(130) 사이에, 계면 산화물층을 형성할 수 있다. 일 실시 예에 있어서, 게이트 전극막(140)이 티타늄 질화물을 포함하고, 제2 강유전성 박막(130)의 하프늄 산화물을 포함하는 경우, 상기 계면 산화물층으로서, 티타늄산화물층이 형성될 수 있다. 티타늄산화물층은 상기 하프늄산화물로부터 산소를 공핍시켜, 상기 하프늄산화물 내에 산소 공공을 생성시킬 수 있다.
몇몇 실시 예들에 있어서, 게이트 전극막(140)의 형성 과정에서, 제1 및 제2 강유전성 박막(120, 130)이 결정화될 수 있다. 게이트 전극막(140)을 형성하는 공정 온도는 제1 및 제2 강유전성 박막(120)의 결정화 온도 이상일 수 있다. 상기 결정화를 통해, 제1 및 제2 강유전성 박막(120)의 강유전성이 증가할 수 있다.
도 6의 S150 및 도 11을 참조하면, 게이트 전극막(140), 제1 및 제2 강유전성 박막(120, 130) 및 게이트 절연막(110)을 패터닝하여 게이트 구조물(1100)을 형성할 수 있다. 상기 패터닝 결과, 게이트 구조물(1100)은 게이트 절연층(115), 제1 및 제2 강유전성 물질층(125, 135) 및 게이트 전극층(145)을 포함한다.
이어서, 게이트 구조물(1100)의 양단의 기판(101)에 대해 도펀트를 주입하여, 소스 및 드레인 영역(102, 103)을 형성할 수 있다. 소스 및 드레인 영역(102, 103)은 기판(101)과는 다른 도핑 타입으로 도핑될 수 있다.
몇몇 실시 예들에 있어서는, 게이트 전극막(140)의 형성 이후에, 제1 및 제2 강유전성 박막(120, 130)에 대한 결정화 열처리를 추가적으로 진행할 수 있다. 상기 추가 열처리에 의해, 제1 및 제2 강유전성 박막(120, 130)의 강유전성이 향상될 수 있다.
상술한 공정을 진행하여, 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치를 제조할 수 있다. 상술한 바와 같이, 상기 강유전성 메모리 장치는 기판 상에서 순차적으로 적층되는 제1 및 제2 강유전성 금속 산화물층 및 게이트 전극층을 포함할 수 있다. 이때, 상기 제2 강유전성 금속 산화물층은 상기 제1 강유전성 금속 산화물층보다 산소 공공의 농도가 높도록 형성될 수 있다.
이에 따라, 상기 게이트 전극층과 상기 제2 강유전성 물질층이 접합할 때, 상기 게이트 전극층과 상기 제2 강유전성 물질층의 계면으로부터 상기 제1 및 제2 강유전성 물질층의 내부 영역으로 전계가 형성될 수 있다. 상기 전계는 상기 제1 및 제2 강유전성 물질층의 잔류 분극 배향을 향상시켜 강유전 특성을 안정화시킬 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 강유전성 메모리 장치,
101: 기판, 102: 소스 영역, 103: 드레인 영역,
110: 게이트 절연막, 115: 게이트 절연층,
120: 제1 강유전성 박막, 125: 제1 강유전성 물질층,
130: 제2 강유전성 박막, 135: 제2 강유전성 물질층,
140: 게이트 전극막, 145: 게이트 전극층,
210: 계면 산화물층, 1100: 게이트 구조물.

Claims (20)

  1. 소스 영역 및 드레인 영역을 구비하는 기판;
    상기 기판 상에 순차적으로 배치되는 제1 및 제2 강유전성 금속 산화물층; 및
    상기 제2 강유전성 금속 산화물층 상에 배치되는 게이트 전극층을 포함하되,
    상기 제2 강유전성 금속 산화물층은 상기 제1 강유전성 금속 산화물층보다 산소 공공(oxygen vacancy)의 농도가 높고,
    상기 게이트 전극층의 일함수는 상기 제2 강유전성 금속 산화물층의 전자 친화도보다 큰
    강유전성 메모리 장치.
  2. 제1 항에 있어서,
    상기 제1 및 제2 강유전성 금속 산화물층은
    각각 하프늄, 및 지르코늄 중 적어도 하나의 산화물을 포함하는
    강유전성 메모리 장치.
  3. 제2 항에 있어서,
    상기 제1 및 제2 강유전성 금속 산화물층은
    동일한 금속 원소의 산화물을 포함하는
    강유전성 메모리 장치.
  4. 제2 항에 있어서,
    상기 제1 및 제2 강유전성 금속 산화물층 중 적어도 하나는 도펀트를 포함하는
    강유전성 메모리 장치.
  5. 제4 항에 있어서,
    상기 도펀트는
    탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치.
  6. 제1 항에 있어서,
    상기 게이트 전극층은
    텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 및 탄탈륨실리사이드 중 적어도 하나를 포함하는
    강유전성 메모리 장치.
  7. 제1 항에 있어서,
    상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층의 두께의 합은 4 nm 내지 10 nm 인
    강유전성 메모리 장치.
  8. 제7 항에 있어서,
    상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층의 두께 비는 8:1 내지 4:1 인
    강유전성 메모리 장치.
  9. 제1 항에 있어서,
    상기 기판과 상기 제1 강유전성 금속 산화물층 사이에 배치되는 게이트 절연층을 더 포함하는
    강유전성 메모리 장치.
  10. 소스 영역 및 드레인 영역을 구비하는 기판;
    상기 기판 상에 순차적으로 배치되는 제1 강유전성 물질층 및 제2 강유전성 물질층; 및
    상기 제2 강유전성 물질층 상에 배치되는 게이트 전극층을 포함하되,
    상기 제2 강유전성 물질층은 상기 제1 강유전성 물질층의 산소 공공층이며,
    상기 게이트 전극층의 일함수는 상기 제2 강유전성 물질층의 전자 친화도보다 크도록 구성되어, 상기 게이트 전극층과 상기 제2 강유전성 물질층의 계면으로부터 상기 제1 및 제2 강유전성 물질층의 내부 영역으로 전계를 형성하는
    강유전성 메모리 장치.
  11. 제10 항에 있어서,
    상기 제1 및 제2 강유전성 물질층은
    하프늄 및 지르코늄 중 적어도 하나의 산화물을 포함하는
    강유전성 메모리 장치.
  12. 제11 항에 있어서,
    상기 게이트 전극층은
    텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 및 탄탈륨실리사이드 중 적어도 하나를 포함하는
    강유전성 메모리 장치.
  13. 제12 항에 있어서,
    제2 강유전성 물질층과 상기 게이트 전극층의 계면에 배치되는
    계면 산화물층을 더 포함하는
    강유전성 메모리 장치.
  14. 기판을 제공하는 단계;
    상기 기판 상에 제1 강유전성 박막을 형성하는 단계;
    상기 제1 강유전성 박막 상에 상기 제1 강유전성 박막보다 산소 공공의 농도가 높은 제2 강유전성 박막을 형성하는 단계;
    상기 제2 강유전성 박막 상에 게이트 전극막을 형성하는 단계; 및
    상기 기판 상에서 상기 게이트 전극막, 제1 및 제2 강유전성 박막을 패터닝하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 강유전성 박막을 형성하는 단계는
    하프늄, 및 지르코늄 중 적어도 하나를 포함하는 제1 소스 및 산소를 포함하는 제2 소스를 이용하여 제1 금속 산화물 박막을 증착하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 강유전성 박막을 형성하는 단계는
    상기 제1 소스 및 상기 제2 소스를 이용하여 제2 금속 산화 박막을 증착하되,
    상기 제2 소스의 량을 감소시켜 상기 산소 공공의 농도를 증가시키는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 제1 및 제2 강유전성 박막을 형성하는 단계는
    원자층 증착법, 화학기상증착법, 분자빔증착법, 및 증발법 중 어느 하나의 증착 방법을 적용하는
    강유전성 메모리 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 제1 및 제2 강유전성 박막의 형성 단계는
    인시츄로 연속하여 진행되는
    강유전성 메모리 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제2 강유전성 박막을 형성하는 단계는
    하프늄, 및 지르코늄 중 적어도 하나를 포함하는 제1 소스 및 산소를 포함하는 제2 소스를 이용하여 금속 산화물 박막을 증착하는 단계; 및
    상기 금속 산화물 박막을 구성하는 금속의 원자가보다 작은 원자가를 가지는 금속을 상기 금속 산화물 박막 내에 이온 주입하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 제2 강유전성 박막을 형성하는 단계는
    하프늄, 및 지르코늄 중 적어도 하나를 포함하는 제1 소스 및 산소를 포함하는 제2 소스를 이용하여 금속 산화물 박막을 증착하는 단계; 및
    상기 금속 산화물 박막의 표면을 질화 처리함으로써, 금속 산질화물층을 형성하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
KR1020170042068A 2017-03-31 2017-03-31 강유전성 메모리 장치 및 그 제조 방법 KR20180111303A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170042068A KR20180111303A (ko) 2017-03-31 2017-03-31 강유전성 메모리 장치 및 그 제조 방법
US15/868,583 US10763360B2 (en) 2017-03-31 2018-01-11 Ferroelectric memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170042068A KR20180111303A (ko) 2017-03-31 2017-03-31 강유전성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180111303A true KR20180111303A (ko) 2018-10-11

Family

ID=63669875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170042068A KR20180111303A (ko) 2017-03-31 2017-03-31 강유전성 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10763360B2 (ko)
KR (1) KR20180111303A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084469A (ko) * 2018-12-27 2020-07-13 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
WO2022093662A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Ferroelectric devices enhanced with interface switching modulation

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US11101362B2 (en) * 2018-07-30 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11018239B2 (en) * 2019-04-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20220004433A (ko) 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
CN113178478B (zh) * 2021-03-15 2023-04-07 中国科学院微电子研究所 一种铁电薄膜及其沉积方法、应用
CN114665003A (zh) * 2022-03-23 2022-06-24 湘潭大学 一种含缺陷偶极子的柔性铁电薄膜及制作方法
CN117222306A (zh) * 2022-05-30 2023-12-12 华为技术有限公司 铁电单元、三维铁电结构和铁电存储器
CN115589774B (zh) * 2022-12-08 2023-03-10 西安电子科技大学杭州研究院 一种光控电容型铁电存储器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602720B2 (en) 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
KR100859587B1 (ko) 2007-03-07 2008-09-23 삼성전자주식회사 강유전체 기록매체 및 그의 제조 방법과 이를 이용한정보저장장치
JP6584880B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084469A (ko) * 2018-12-27 2020-07-13 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
WO2022093662A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Ferroelectric devices enhanced with interface switching modulation

Also Published As

Publication number Publication date
US20180286988A1 (en) 2018-10-04
US10763360B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
KR20180111303A (ko) 강유전성 메모리 장치 및 그 제조 방법
US10475813B2 (en) Ferroelectric memory device and method of manufacturing the same
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
US11043502B2 (en) Semiconductor devices including ferroelectric materials
US10374054B2 (en) Ferroelectric memory devices
US9691973B2 (en) Semiconductor device and dielectric film including a fluorite-type crystal
US10475653B2 (en) Methods of fabricating ferroelectric memory devices
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US8722484B2 (en) High-K dielectric stack and method of fabricating same
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10403721B2 (en) Field effect transistor, memory element and manufacturing method of charge storage structure using paraelectric and ferroelectric material
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US11758737B2 (en) Ferroelectric memory device and method of forming the same
US20180350940A1 (en) Ferroelectric memory device
US11824118B2 (en) Electronic device and method of manufacturing the same
US20230200078A1 (en) Ferroelectric Device
US20090124070A1 (en) Methods of Manufacturing Semiconductor Devices Including Metal Oxide Layers
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
KR102720238B1 (ko) 강유전성 메모리 장치 및 그 제조 방법
KR20240145446A (ko) 메모리를 위한 하부 전극 계면 구조물