JP6584880B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6584880B2
JP6584880B2 JP2015179035A JP2015179035A JP6584880B2 JP 6584880 B2 JP6584880 B2 JP 6584880B2 JP 2015179035 A JP2015179035 A JP 2015179035A JP 2015179035 A JP2015179035 A JP 2015179035A JP 6584880 B2 JP6584880 B2 JP 6584880B2
Authority
JP
Japan
Prior art keywords
conductive film
semiconductor device
metal layer
sic
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179035A
Other languages
English (en)
Other versions
JP2017055001A (ja
Inventor
清水　達雄
達雄 清水
四戸　孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015179035A priority Critical patent/JP6584880B2/ja
Priority to US15/252,449 priority patent/US9812589B2/en
Publication of JP2017055001A publication Critical patent/JP2017055001A/ja
Application granted granted Critical
Publication of JP6584880B2 publication Critical patent/JP6584880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
ＳｉＣを用いたショットキーバリアダイオードでは、安定して低い順電圧（オン電圧）を実現することが望まれる。
特許５７３８３７６号公報
本発明が解決しようとする課題は、低い順電圧（オン電圧）を有する半導体装置を提供することにある。
実施形態の半導体装置は、第１の金属層と、第２の金属層と、前記第１の金属層と前記第２の金属層との間に設けられ、ｎ型不純物の濃度が１×１０１８ｃｍ−３以下であるｎ型の第１のＳｉＣ領域と、前記第１のＳｉＣ領域と前記第１の金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備え、前記導電膜中の前記元素の濃度が１×１０ １９ ｃｍ −３ 以上である。
第１の実施形態の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置を示す模式断面図。 第５の実施形態の半導体装置を示す模式断面図。 第７の実施形態の半導体装置を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間に設けられ、ｎ型不純物の濃度が１×１０１８ｃｍ−３以下であるｎ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第１の金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備える
図１は、本実施形態の半導体装置であるショットキーバリアダイオード（以下、ＳＢＤとも表記）の構成を示す模式断面図である。
ＳＢＤ１００は、ＳｉＣ層１０、アノード電極（第１の金属層）１２、カソード電極（第２の金属層）１４、導電膜１６を備えている。ＳｉＣ層１０は、カソード領域（ｎ型の第２のＳｉＣ領域）１８、ドリフト領域（ｎ型の第１のＳｉＣ領域）２０を備えている。
ＳｉＣ層１０は、結晶構造が４Ｈ−ＳｉＣのＳｉＣである。４Ｈ−ＳｉＣは六方晶系である。
ＳｉＣ層１０は、第１の面と第２の面を有する。図１において、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。第１の面を表面、第２の面を裏面と称する。
第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
カソード領域１８は、ｎ型のＳｉＣである。カソード領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１８のｎ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。カソード領域１８のｎ型不純物の濃度は、ドリフト領域２０より高い。
カソード電極１４とカソード領域１８との間のコンタクト抵抗を低減する観点から、カソード領域１８の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ドリフト領域２０は、カソード領域１８上に設けられる。ドリフト領域２０は、例えば、カソード領域１８上にエピタキシャル成長により形成されたｎ−型のＳｉＣである。ドリフト領域２０の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ドリフト領域２０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２０のｎ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。ＳＢＤダイオードの耐圧を向上させる観点から、リフト領域２０のｎ型不純物の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。
アノード電極１２は、ＳｉＣ層１０の表面に設けられる。アノード電極１２は、金属である。アノード電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
カソード電極１４は、ＳｉＣ層１０の裏面に設けられる。カソード電極１４は、カソード領域１８と電気的に接続される。
カソード電極１４は、金属である。カソード電極１４を形成する金属は、例えば、ニッケル（Ｎｉ）である。カソード電極１４を形成する金属は、ＳｉＣ層１０と反応して金属シリサイドや金属カーバイドを形成しても構わない。
導電膜１６は、ドリフト領域２０とアノード電極１２との間に設けられる。導電膜１６は、ドリフト領域２０に接する。導電膜１６は、アノード電極１２に接する。
導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、酸化チタンである。導電膜１６は、多結晶又は非晶質である。
導電膜１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
金属酸化物に元素が添加されていることにより、金属酸化物は導電性を備える。例えば、チタン（Ｔｉ）を置換し、ｎ型不純物となるバナジウム（Ｖ）、ニオブ（Ｎｂ）又はタンタル（Ｔａ）が金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。
導電膜１６中の元素の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。導電膜１６中の元素の濃度は、導電膜１６の電気抵抗を低減する観点から、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ドリフト層２２と、導電膜１６との間の障壁高さを上げる観点から、導電膜１６中に窒素（Ｎ）を添加しても構わない。また、ドリフト層２２と、導電膜１６との間の障壁高さを下げる観点から、導電膜１６中に、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加しても構わない。
導電膜１６中に含有される元素の種類、元素の量、元素の原子比は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により同定することが可能である。
導電膜１６は、例えば、４００℃以下のスパッタ法により形成することが可能である。この状態では、非晶質となる。その後、結晶化アニール（６００℃〜８００℃）を行っても良い。また、ＣＶＤ法により、カバレッジ良く膜を成長させ、結晶化アニールを行うことで多結晶膜を形成しても良い。その際、膜厚方向にコラムナーに出来るが、コラムの大きさを変えた、二層以上の多結晶膜の積層構造とすると、膜の電気特性の膜面内一様性が増す。コラムの大きさの違う積層構造は、成膜、結晶化、成膜（温度の異なる条件）結晶化のように成膜を複数回、行えば実現する。この点は、以下の実施形態でも同様である。
以下、本実施形態の半導体装置の作用及び効果について説明する。
図２は、本実施形態のＳＢＤの作用及び効果の説明図である。図２は、ＳＢＤの順方向特性を示している。以下、所定の電流値（ＩＦ）における電圧値を順電圧（オン電圧：ＶＦ）と称する。また、順方向に電流が流れ始める電圧値を立ち上がり電圧（閾値電圧：ＶＴ）と称する。
ＳＢＤでは、順電圧（オン電圧）を低くすることが望まれる。図２では、電圧−電流特性を、矢印方向にシフトさせることが望まれる。順電圧を低くすることにより、例えば、高い周波数での動作が可能となる。また、高速のスイッチングが可能となる。
ＳＢＤの立ち上がり電圧（ＶＴ）は、ＳｉＣのドリフト層とアノード電極との間の障壁高さ（φＢ）で定まる。言い換えれば、ＳｉＣのドリフト層とアノード電極との間のショットキー接合の障壁高さ（φＢ）で定まる。順電圧を低くするためには、立ち上がり電圧（ＶＴ）を低くすれば良い。
障壁高さ（φＢ）は、アノード電極の仕事関数とＳｉＣの電子親和力との差である。したがって、立ち上がり電圧（ＶＴ）を低くためには、アノード電極の仕事関数とＳｉＣの電子親和力との差を小さくすれば良い。
なお、仕事関数とは、真空準位（真空のエネルギーレベル）と、対象となる物質のフェルミ準位（フェルミレベル）とのエネルギー差である。また電子親和力とは、真空準位（真空のエネルギーレベル）と、対象となる物質の伝導帯下端のエネルギー準位（エネルギーレベル）との差である。
アノード電極を構成する金属として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等を用いる場合、仕事関数は、４．３０ｅＶより大きい。４Ｈ−ＳｉＣの場合、電子親和力は３．６０ｅＶである。したがって、障壁高さは、０．７０ｅＶを超える。
例えば、シリコン（Ｓｉ）の場合、電子親和力は４．０５ｅＶで、４Ｈ−ＳｉＣよりも電子親和力が大きい。したがって、同じ金属をアノード電極に適用する場合、障壁高さは、シリコンの方が、４Ｈ−ＳｉＣに比較して低くできる。
更に、上記金属をアノード電極に用いる場合、熱処理を加えることによりＳｉＣとの間の障壁高さを低下させることが考えられる。この場合には、障壁高さが低下しても、障壁高さのばらつきが大きくなり、ＳＢＤの順電圧が安定しないという問題が生じる。
図３、図４、図５は、本実施形態のＳＢＤの作用及び効果の説明図である。
図３は、４Ｈ−ＳｉＣ、酸化チタン（ＴｉＯ２）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸バリウム（ＢａＴｉＯ３）のエネルギーバンド構造を示す図である。それぞれの材料の真空準位と伝導帯下端とのエネルギー差（電子親和力）、真空準位と価電子帯上端とのエネルギー差、バンドギャップエネルギーを示す。図中、括弧内の数値がバンドギャップエネルギーである。図３には、酸化チタン、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムに窒素（Ｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）を添加した場合の、バンド構造も示す。
図４は、酸化チタンに窒素（Ｎ）を添加した場合の、酸化チタンの電子親和力の変化を示す図である。電子親和力は、第１原理計算を用いて計算している。なお、酸化チタンのような金属酸化物にｎ型不純物を導入して金属化させる場合、酸化チタンのフェルミレベルが伝導帯下端のエネルギーレベルに一致するとみなせる。このため、金属酸化物の仕事関数が電子親和力と一致すると見なすことが可能である。
図４に示すように、発明者による第１原理計算の結果、酸化チタンに窒素（Ｎ）を添加することにより、電子親和力が大きくなることが明らかになった。窒素（Ｎ）を添加しない場合、すなわち酸化チタンの場合は、電子親和力が４．１５ｅＶである。これに対し、酸化チタンの酸素（Ｏ）を全て、窒素（Ｎ）に置換した場合、すなわち、窒化チタン（Ｔｉ３Ｎ４）の場合、電子親和力は４．９７ｅＶとなる。
図５は、酸化チタンにジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加した場合の、酸化チタンの電子親和力の変化を示す図である。電子親和力は、第１原理計算を用いて計算している。
図５に示すように、発明者による第１原理計算の結果、酸化チタンにジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加することにより、電子親和力が小さくなることが明らかになった。ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加しない場合、すなわち酸化チタンの場合は、電子親和力が４．１５ｅＶである。これに対し、酸化チタンのチタン（Ｔｉ）を、全て、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）で置換した場合、すなわち、酸化ジルコニウム又は酸化ハフニウムの場合は、電子親和力は２．５５ｅＶまで低下する。
本実施形態のＳＢＤ１００では、ドリフト層２０とアノード電極１２との間に、導電膜１６を設ける。導電膜１６は、金属化したチタンを含む金属酸化物である。図３に示すように、チタンを含む金属酸化物の仕事関数は、４．１５ｅＶである。４Ｈ−ＳｉＣの電子親和力は３．６０ｅＶである。したがって、障壁高さは、０．５５ｅＶとなり、障壁高さの低いショットキー接合が実現される。よって、立ち上がり電圧（ＶＴ）が低く、順電圧の低いＳＢＤ１００が実現される。
また、導電膜１６は、例えば、４００℃以下の低温での膜形成が可能である。導電膜１６の形成には高温の熱処理が必ずしも必要ではなく、熱処理に伴う障壁高さのばらつきのおそれもなくなる。
更に、導電膜１６に窒素（Ｎ）を添加することにより、導電膜１６の仕事関数を大きくし、障壁高さを０．５５ｅＶより高くすることが可能である。したがって、順電圧を高くする要請がある場合には、導電膜１６に窒素（Ｎ）を添加することで順電圧の調整が可能である。
また、導電膜１６にジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加することにより、導電膜１６の仕事関数を小さくし、障壁高さを０．５５ｅＶより低くすることが可能である。したがって、順電圧を低くする要請がある場合には、導電膜１６にジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加することで順電圧の調整が可能である。
なお、導電膜１６とアノード電極１２との間は、金属と金属との接触となるため、アノード電極１２の金属材料の仕事関数に関わらず低いコンタクト抵抗が実現される。導電膜１６とアノード電極１２との間はオーミックコンタクトとなる。導電膜１６とアノード電極１２との間は、金属と金属との接触となるため、アノード電極１２を形成する金属の材料の選択の幅が広がることになる。
以上、本実施形態によれば、順電圧が低く、順電圧が安定したＳＢＤ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間に設けられ、ｎ型不純物の濃度が１×１０１８ｃｍ−３以下であるｎ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第１の金属層との間に設けられ、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素と、チタン（Ｔｉ）と、酸素（Ｏ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備える。
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置はＳＢＤである。本実施形態のＳＢＤについて図１を参照しつつ説明する。
導電膜１６は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１６は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）ＴｉＯ３である。導電膜１６は、多結晶又は非晶質である。
導電膜１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
金属酸化物に元素が添加されていることにより、金属酸化物は導電性を備える。例えば、チタン（Ｔｉ）を置換し、ｎ型不純物となるバナジウム（Ｖ）、ニオブ（Ｎｂ）又はタンタル（Ｔａ）が金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。また、例えば、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）又はバリウム（Ｂａ）を置換し、ｎ型不純物となるスカンジウム（Ｓｃ）、イットリウム（Ｙ）又はランタノイドが金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。なお、ランタノイドとは、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、ネオジウム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）である。
導電膜１６中の元素の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。導電膜１６中の元素の濃度は、導電膜１６の電気抵抗を低減する観点から、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ドリフト層２２と、導電膜１６との間の障壁高さを上げる観点から、導電膜１６中に窒素（Ｎ）を添加しても構わない。また、ドリフト層２２と、導電膜１６との間の障壁高さを下げる観点から、導電膜１６中に、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を添加しても構わない。
導電膜１６中に含有される元素の種類、元素の量、元素の原子比は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により同定することが可能である。
導電膜１６は、例えば、４００℃以下のスパッタ法により形成することが可能である。この状態では、非晶質となる。その後、結晶化アニール（600℃〜800℃）を行っても良い。また、ＣＶＤ法により、カバレッジ良く膜を成長させ、結晶化アニールを行うことで多結晶膜を形成しても良い。その際、膜厚方向にコラムナーに出来るが、コラムの大きさを変えた、二層以上の多結晶膜の積層構造とすると、膜の電気特性の膜面内一様性が増す。特にＰＴＣＲ効果については、多結晶界面が一様に存在することが重要であり、コラムの大きさを変えた二層以上の多結晶膜の積層構造にすることは有効である。この点は、以下の実施形態でも同様である。
以下、本実施形態の半導体装置の作用及び効果について説明する。
図６は、本実施形態の半導体装置の作用及び効果を説明する図である。図６は、本実施形態の導電膜１６の電気抵抗の温度依存性を示す図である。
本実施形態の導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム又はチタン酸バリウムである。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、図６に示すように、電気抵抗の温度依存性が、負の依存性から正の依存性に転ずる性質を備える。言い換えれば、本実施形態の導電膜１６は、高温領域では、正の温度係数を備える抵抗体（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ Ｒｅｓｉｓｔｏｒ：ＰＴＣＲ）である。
例えば、ＳＢＤに過電流が流れたような場合、過電流による発熱でＳＢＤが破壊する恐れがある。本実施形態のＳＢＤは、導電膜１６が、ＰＴＣＲである。したがって、過電流が流れて発熱すると、導電膜１６の電気抵抗が上昇する。よって、ＳＢＤを流れる電流が抑制され、ＳＢＤの過電流による破壊が抑制される。
ＳＢＤの動作温度領域内では、ＳＢＤのオン電流が減少しないよう導電膜１６の電気抵抗は、温度依存性が無いか、又は、負の温度依存性を備えることが望ましい。また、ＳＢＤが温度上昇により破壊する前に、導電膜１６の電気抵抗の温度依存性が正の依存性に転ずることが望ましい。上記観点から、導電膜１６の電気抵抗の温度依存性が１５０℃以上２００℃以下の温度で負の依存性から正の依存性に転ずることが望ましい。
導電膜１６は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
以上、本実施形態によれば、第１の実施形態同様、順電圧が低く、順電圧が安定したＳＢＤ１００が実現される。更に、導電膜１６がＰＴＣＲであることにより、ＳＢＤの過電流による破壊が抑制される。
（第３の実施形態）
本実施形態の半導体装置は、半導体装置がＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ ｃｏｎｔｒｏｌｌｅｄ Ｓｃｈｏｔｔｋｙ）ダイオードである点で第１の実施形態と異なる。導電膜の構成、作用等、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置であるＪＢＳダイオード２００の構成を示す模式断面図である。
ＪＢＳダイオード２００は、ＳｉＣ層１０、アノード電極（第１の金属層）１２、カソード電極（第２の金属層）１４、導電膜１６を備えている。ＳｉＣ層１０は、カソード領域（ｎ型の第２のＳｉＣ領域）１８、ドリフト領域（ｎ型の第１のＳｉＣ領域）２０、ｐ型ＳｉＣ領域２２を備えている。
ｐ型ＳｉＣ領域２２は、ドリフト領域２０内に設けられる。ｐ型ＳｉＣ領域２２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐ型ＳｉＣ領域２２のｐ型不純物の濃度は、１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３以下である。ｐ型ＳｉＣ領域２２の深さは、例えば、０．４μｍ以上０．８μｍ以下である。
導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、酸化チタンである。導電膜１６は、多結晶又は非晶質である。
ＪＢＳダイオード２００に逆方向バイアスが印加される場合、ｐ型ＳｉＣ領域２２端からドリフト領域２０に空乏層が伸び、ドリフト領域２０と導電膜１６との間のショットキー接合が空乏層で覆われる。したがって、ＪＢＳダイオード２００のリーク電流が低減する。
以上、本実施形態によれば、第１の実施形態と同様の作用により、順電圧が低く、順電圧が安定したＪＢＳダイオード２００が実現される。更に、逆方向バイアス時のリーク電流が低減する。
（第４の実施形態）
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置はＪＢＳダイオードである。本実施形態のＪＢＳダイオードについて図７を参照しつつ説明する。
導電膜１６は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１６は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）ＴｉＯ３である。導電膜１６は、多結晶又は非晶質である。
導電膜１６は、ＰＴＣＲである。導電膜１６は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
以上、本実施形態によれば、第３の実施形態と同様の作用により、順電圧が低く、順電圧が安定したＪＢＳダイオードが実現される。また、第３の実施形態と同様の作用により、逆方向バイアス時のリーク電流が低減する。更に、導電膜１６がＰＴＣＲであることにより、ＪＢＳダイオードの過電流による破壊が抑制される。
（第５の実施形態）
本実施形態の半導体装置は、半導体装置がＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｃｈｏｔｔｋｙ）ダイオードである点で第１の実施形態と異なる。導電膜の構成、作用等、第１の実施形態と重複する内容については記述を省略する。
図８は、本実施形態の半導体装置であるＭＰＳダイオード３００の構成を示す模式断面図である。ＭＰＳダイオード３００は、トレンチ構造を備えたＭＰＳである。
ＭＰＳダイオード３００は、ＳｉＣ層１０、アノード電極（第１の金属層）１２、カソード電極（第２の金属層）１４、導電膜１６を備えている。ＳｉＣ層１０は、カソード領域（ｎ型の第２のＳｉＣ領域）１８、ドリフト領域（ｎ型の第１のＳｉＣ領域）２０、ｐ型ＳｉＣ領域２４を備えている。
ｐ型ＳｉＣ領域２４は、ドリフト領域２０内に設けられる。ｐ型ＳｉＣ領域２４は、ＳｉＣ層１０に形成されたトレンチ５０の周りに形成される。
ｐ型ＳｉＣ領域２４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐ型ＳｉＣ領域２４のｐ型不純物の濃度は、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下である。
導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、酸化チタンである。導電膜１６は、多結晶又は非晶質である。
アノード電極１２は、ＳｉＣ層１０の表面及びトレンチ５０内に設けられる。アノード電極１２は、金属である。アノード電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
アノード電極１２とｐ型ＳｉＣ領域２４の間はオーミックコンタクトである。
ＭＰＳダイオード３００に逆方向バイアスが印加される場合、ｐ型ＳｉＣ領域２４端からドリフト領域２０に空乏層が伸び、ドリフト領域２０と導電膜１６との間のショットキー接合が空乏層で覆われる。したがって、ＭＰＳダイオード３００のリーク電流が低減する。
また、ＭＰＳダイオード３００に順方向のサージ電流が流れた場合、ｐ型ＳｉＣ領域２４から正孔が注入されることにより、伝導度変調が生じる。したがって、ＭＰＳダイオード３００のサージ電流耐量が向上する。
以上、本実施形態によれば、第１の実施形態と同様の作用により、順電圧が低く、順電圧が安定したＭＰＳダイオード３００が実現される。更に、逆方向バイアス時のリーク電流が低減する。更に、サージ電流耐量が向上する。
（第６の実施形態）
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置はＭＰＳダイオードである。本実施形態のＭＰＳダイオードについて図８を参照しつつ説明する。
導電膜１６は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１６は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）ＴｉＯ３である。導電膜１６は、多結晶又は非晶質である。
導電膜１６は、ＰＴＣＲである。導電膜１６は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
以上、本実施形態によれば、第５の実施形態と同様の作用により、順電圧が低く、順電圧が安定したＭＰＳダイオードが実現される。また、第５の実施形態と同様の作用により、逆方向バイアス時のリーク電流が低減する。更に、導電膜１６がＰＴＣＲであることにより、ＭＰＳダイオードの過電流による破壊が抑制される。
（第７の実施形態）
本実施形態の半導体装置は、半導体装置がダブルショットキーダイオードである点で第１の実施形態と異なる。導電膜の構成、作用等、第１の実施形態と重複する内容については記述を省略する。
図８は、本実施形態の半導体装置であるダブルショットキーダイオード４００の構成を示す模式断面図である。ダブルショットキーダイオード４００は、トレンチ構造を備えたダブルショットキーダイオードである。
ダブルショットキーダイオード４００は、ＳｉＣ層１０、アノード電極（第１の金属層）１２、カソード電極（第２の金属層）１４、導電膜１６、高障壁膜３０を備えている。ＳｉＣ層１０は、カソード領域（ｎ型の第２のＳｉＣ領域）１８、ドリフト領域（ｎ型の第１のＳｉＣ領域）２０を備えている。
導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む。
導電膜１６は、金属化した金属酸化物である。導電膜１６は、例えば、酸化チタンである。導電膜１６は、多結晶又は非晶質である。
高障壁膜３０は、トレンチ５０内に設けられる。高障壁膜３０は、導電膜１６よりも高い仕事関数を備える。高障壁膜３０は、例えば、ルテチウム（Ｒｕ）を含む酸化チタン（ＴｉＯ３）である。酸化チタンは、ルテチウムが添加されることにより仕事関数が大きくなる。
高障壁膜３０とドリフト層２０との間のショットキー障壁は、導電膜１６とドリフト層２０との間のショットキー障壁と比較して高くなる。
高障壁膜３０には、金属酸化物膜に変えて、導電膜１６より高い仕事関数を備える金属を適用することも可能である。
アノード電極１２は、ＳｉＣ層１０の表面及びトレンチ５０内に設けられる。アノード電極１２は、金属である。アノード電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
ダブルショットキーダイオード４００に逆方向バイアスが印加される場合、高障壁膜３０端からドリフト領域２０に空乏層が伸び、ドリフト領域２０と導電膜１６との間のショットキー接合が空乏層で覆われる。特に、高障壁膜３０が金属化した金属酸化膜であることにより、高障壁膜３０にかえてｐ型ＳｉＣ層を用いる場合に比較して、空乏層の伸び量が大きくなる。したがって、ダブルショットキーダイオード４００によれば、オン電流を過度に低減することなく、リーク電流を低減させることが可能となる。
以上、本実施形態によれば、第１の実施形態と同様の作用により、順電圧が低く、順電圧が安定したダブルショットキーダイオード４００が実現される。更に、オン電流を過度に低減することなく、逆方向バイアス時のリーク電流が低減する。
（第８の実施形態）
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置はダブルショットキーダイオードである。本実施形態のダブルショットキーダイオードについて図９を参照しつつ説明する。
導電膜１６は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
導電膜１６は、金属酸化物である。導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１６は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）ＴｉＯ３である。導電膜１６は、多結晶又は非晶質である。
導電膜１６は、ＰＴＣＲである。導電膜１６は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
以上、本実施形態によれば、第７の実施形態と同様の作用により、順電圧が低く、順電圧が安定したダブルショットキーダイオードが実現される。また、第７の実施形態と同様の作用により、オン電流を過度に低減することなく、逆方向バイアス時のリーク電流が低減する。更に、導電膜１６がＰＴＣＲであることにより、ダブルショットキーダイオードの過電流による破壊が抑制される。
第１乃至第８の実施形態では、ｎ型不純物として窒素（Ｎ）を例示したが、窒素（Ｎ）にかえて、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。また、ｐ型不純物としてアルミニウム（Ａｌ）を例示したが、アルミニウム（Ａｌ）にかえて、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ アノード電極（第１の金属層）
１４ カソード電極（第２の金属層）
１６ 導電膜
１８ カソード領域（ｎ型の第２のＳｉＣ領域）
２０ ドリフト領域（ｎ型の第１のＳｉＣ領域）
１００ ＳＢＤ（半導体装置）
２００ ＪＢＳダイオード（半導体装置）
３００ ＭＰＳダイオード（半導体装置）
４００ ダブルショットキーダイオード（半導体装置）

Claims (12)

  1. 第１の金属層と、
    第２の金属層と、
    前記第１の金属層と前記第２の金属層との間に設けられ、ｎ型不純物の濃度が１×１０１８ｃｍ−３以下であるｎ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域と前記第１の金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、
    を備え、
    前記導電膜中の前記元素の濃度が１×１０ １９ ｃｍ −３ 以上である半導体装置。
  2. 前記導電膜が、窒素（Ｎ）を含む請求項１記載の半導体装置。
  3. 前記導電膜が、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む請求項１又は請求項２記載の半導体装置。
  4. 前記導電膜が酸化チタンを含む請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１のＳｉＣ領域と前記第２の金属層との間に設けられ、前記第１のＳｉＣ領域よりもｎ型不純物濃度の高いｎ型の第２のＳｉＣ領域とを、更に備える請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 第１の金属層と、
    第２の金属層と、
    前記第１の金属層と前記第２の金属層との間に設けられ、ｎ型不純物の濃度が１×１０１８ｃｍ−３以下であるｎ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域と前記第１の金属層との間に設けられ、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素と、チタン（Ｔｉ）と、酸素（Ｏ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素を含む導電膜と、
    を備え、
    前記導電膜中の前記元素の濃度が１×１０ １９ ｃｍ −３ 以上である半導体装置。
  7. 前記導電膜が、窒素（Ｎ）を含む請求項６記載の半導体装置。
  8. 前記導電膜が、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む請求項６又は請求項７記載の半導体装置。
  9. 前記導電膜がチタン酸カルシウム、チタン酸ストロンチウム又はチタン酸バリウムを含む請求項６乃至請求項８いずれか一項記載の半導体装置。
  10. 前記導電膜が鉛（Ｐｂ）を含む請求項６乃至請求項９いずれか一項記載の半導体装置。
  11. 前記導電膜の電気抵抗の温度依存性が１５０℃以上２００℃以下の温度で負の依存性から正の依存性に転ずる請求項６乃至請求項１０いずれか一項記載の半導体装置。
  12. 前記第１のＳｉＣ領域と前記第２の金属層との間に設けられ、前記第１のＳｉＣ領域よりもｎ型不純物濃度の高いｎ型の第２のＳｉＣ領域とを、更に備える請求項６乃至請求項１１いずれか一項記載の半導体装置。
JP2015179035A 2015-09-11 2015-09-11 半導体装置 Active JP6584880B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015179035A JP6584880B2 (ja) 2015-09-11 2015-09-11 半導体装置
US15/252,449 US9812589B2 (en) 2015-09-11 2016-08-31 Semiconductor device with schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179035A JP6584880B2 (ja) 2015-09-11 2015-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017055001A JP2017055001A (ja) 2017-03-16
JP6584880B2 true JP6584880B2 (ja) 2019-10-02

Family

ID=58257571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179035A Active JP6584880B2 (ja) 2015-09-11 2015-09-11 半導体装置

Country Status (2)

Country Link
US (1) US9812589B2 (ja)
JP (1) JP6584880B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584881B2 (ja) 2015-09-11 2019-10-02 株式会社東芝 半導体装置
KR20180111303A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置
CN117157769A (zh) * 2021-04-05 2023-12-01 罗姆股份有限公司 半导体装置及半导体装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5250392B1 (ja) * 1967-10-24 1977-12-23
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US20030013319A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Semiconductor structure with selective doping and process for fabrication
JP3890311B2 (ja) * 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
US7294851B2 (en) * 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
JP4814532B2 (ja) * 2005-02-25 2011-11-16 ローム株式会社 半導体装置およびその製造方法
JP5443789B2 (ja) 2009-03-09 2014-03-19 株式会社東芝 半導体装置
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US20110174362A1 (en) * 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
JP6065303B2 (ja) * 2012-06-15 2017-01-25 ローム株式会社 スイッチングデバイス
JP5738376B2 (ja) 2013-10-02 2015-06-24 三菱電機株式会社 炭化珪素ショットキバリアダイオードの製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
JP6584881B2 (ja) 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP6584879B2 (ja) 2015-09-11 2019-10-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20170077317A1 (en) 2017-03-16
US9812589B2 (en) 2017-11-07
JP2017055001A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP7349672B2 (ja) ショットキーバリアダイオード及びｐｎ接合部
US20220149158A1 (en) Schottky barrier diode
JP6478884B2 (ja) 半導体装置
JP6584879B2 (ja) 半導体装置
CN108321198B (zh) 半导体装置、电源电路、计算机和半导体装置的制造方法
JP6239250B2 (ja) 半導体装置およびその製造方法
JP6219045B2 (ja) 半導体装置およびその製造方法
JP6584880B2 (ja) 半導体装置
JP6356428B2 (ja) 半導体装置およびその製造方法
JP6168806B2 (ja) 半導体装置
KR20180135060A (ko) 트렌치 mos형 쇼트키 다이오드
JP6219044B2 (ja) 半導体装置およびその製造方法
JP6567468B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP6672764B2 (ja) 半導体装置および半導体装置の製造方法
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
JP2016100591A (ja) 半導体装置の製造方法及び半導体装置
JP6584881B2 (ja) 半導体装置
JP6606020B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6673984B2 (ja) ショットキーバリアダイオード
JP2016029735A (ja) ショットキーバリアダイオード
JP6400809B2 (ja) 半導体装置
CN118693125A (zh) 半导体装置
JP2023077774A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2022061885A (ja) ショットキーダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190904

R151 Written notification of patent or utility model registration

Ref document number: 6584880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151