JP4814532B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4814532B2
JP4814532B2 JP2005051686A JP2005051686A JP4814532B2 JP 4814532 B2 JP4814532 B2 JP 4814532B2 JP 2005051686 A JP2005051686 A JP 2005051686A JP 2005051686 A JP2005051686 A JP 2005051686A JP 4814532 B2 JP4814532 B2 JP 4814532B2
Authority
JP
Japan
Prior art keywords
metal
layer
metal layer
schottky
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005051686A
Other languages
English (en)
Other versions
JP2006237393A (ja
Inventor
裕司 岡村
孝 中村
真吾 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005051686A priority Critical patent/JP4814532B2/ja
Publication of JP2006237393A publication Critical patent/JP2006237393A/ja
Application granted granted Critical
Publication of JP4814532B2 publication Critical patent/JP4814532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体基板にショットキ接触するショットキ金属層を有するショットキダイオードやショットキFET(電界効果型トランジスタ)などの半導体装置およびその製造方法に関する。
従来から、半導体基板の表面にNiやTiからなるショットキ金属層を形成し、このショットキ金属層上にAl等のボンディングメタル層を形成した構成のショットキダイオードが知られている。ボンディングメタル層の形成後には、シンター(たとえば、400℃、10分間の熱処理)が行われる。
特開2002−261295号公報
ショットキ金属層は、一般に、アルゴンを用いたスパッタリングによって半導体基板上にショットキ金属を堆積させて形成される。
しかし、金属層をスパッタリングによって成膜すると、大抵の場合、その金属層は、繊維状粒または柱状粒のような柱状に成長した柱状金属結晶からなる多結晶構造を有することになる。そのため、シンター時に、ショットキ金属層上に形成されたボンディングメタル層の材料が、ショットキ金属層を構成する結晶粒界に沿って半導体基板表面にまで拡散して到達し、ショットキ界面(ショットキ金属層と半導体基板との界面)を劣化させるという問題があった。これにより、ショットキダイオード等のショットキデバイスの特性の劣化につながっていた。
そこで、この発明の目的は、ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項1記載の発明の半導体装置は、SiCまたはSiからなる半導体基板(10)と、この半導体基板にショットキ接触するとともに、金属窒化物層(32b)または金属酸化物層を含むショットキ金属層(15)と、前記ショットキ金属層上に形成されたボンディングメタル層(16)とを含む。前記ショットキ金属層は、金属結晶粒で構成された多結晶金属層(32a)と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層(32b)とを含む金属窒化物含有多結晶金属層、または金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層を含む。そして、前記多結晶金属層は、柱状成長した金属結晶粒で構成されている。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、ショットキ金属層は、SiCまたはSiからなる半導体基板との間にショットキ界面を形成する。そして、ショットキ金属層は、金属窒化物層または金属酸化物層を含むものであり、これらの金属窒化物層または金属酸化物層によって、ボンディングメタル層の材料の拡散が抑制または防止される。すなわち、ボンディングメタル層の材料がショットキ界面にまで拡散することを抑制または防止できる。よって、ショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる。
また、この発明では、多結晶金属層の表面に当該金属の窒化物または酸化物が形成されており、また、当該多結晶金属層を形成する金属結晶粒界が当該金属の窒化物または酸化物で埋められている。これにより、ボンディングメタル層がショットキ界面にまで拡散して到達することを抑制または防止できる。
ショットキ金属層は、前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層のみで構成されていてもよいし、これらに金属層(金属窒化物または金属酸化物を実質的に含まない層)が積層されてショットキ金属層が構成されていてもよい。むろん、ショットキ金属層は、金属窒化物含有多結晶金属層と金属酸化物含有多結晶金属層との両方を含んでいてもよいし、金属窒化物および金属酸化物の両方が表面および粒界に形成された多結晶金属層を含む構成とすることもできる。
この発明において、前記多結晶金属層は、柱状成長した金属結晶粒で構成されている。たとえば、スパッタリングによってSiCまたはSiからなる半導体基板上に金属層を堆積させると、この金属層は、柱状の結晶粒で構成された多結晶金属層となる。このような場合に、その表面および粒界に当該金属の窒化物層または酸化物層を形成しておくことにより、ボンディングメタル層の材料がショットキ界面にまで拡散して到達することを効果的に抑制または防止できる。
前記多結晶金属層を構成する金属は、Mo、W、Ti、Hf、Zr、Cr、Ni、Fe、NbおよびTaからなる群から選択した1つ以上の金属(単体または合金)であってもよい。
請求項2記載の発明は、前記金属窒化物層は、Mo、W、Ti、Hf、Zr、Cr、Ni、Fe、NbおよびTaからなる金属群から選択した1つ以上の金属M(合金を含む)の窒化物Mx1y1(x1>0,y1>0)を含む層であり、前記金属酸化物層は、前記金属群から選択した1つ以上の金属M(合金を含む)の酸化物Mx2y2(x2>0,y2>0)を含む層であることを特徴とする。
この構成により、SiCまたはSiからなる半導体基板との間に良好なショットキ界面を形成するとともに、良好な導電性を有するショットキ金属層とすることができる。
また、前記金属窒化物層または金属酸化物層は、シンター処理時の温度(たとえば400℃)よりも高い(より好ましくは、ボンディングメタル層の構成金属がSiCまたはSiからなる半導体基板に拡散し始める温度よりも高い)融点を有する高融点金属の窒化物または酸化物からなることが好ましい。ボンディングメタル層がAlで構成される場合に、前記金属群の構成金属は、このような条件を満たす高融点金属である。
請求項記載の発明の半導体装置の製造方法は、SiCまたはSiからなる半導体基板(10)の表面にショットキ接触し、金属窒化物層(32b)または金属酸化物層を含むショットキ金属層(15)を形成する工程と、前記ショットキ金属層上にボンディングメタル層(16)を堆積させる工程とを含む。前記ショットキ金属層を形成する工程は、多結晶構造を有する多結晶金属層(32a)を前記半導体基板上に堆積する工程と、前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層(32b)または金属酸化物層とを含む金属窒化物含有多結晶金属層(32)または金属酸化物含有多結晶金属層を形成する工程とを含む。また、前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われる。
この方法により、ボンディングメタル層の材料の拡散が、ショットキ金属層に含まれる金属窒化物層または金属酸化物層によって抑制または防止されるので、ショットキ界面の劣化を抑制し、デバイス特性を改善できる。
また、この方法では、SiCまたはSiからなる半導体基板上に多結晶構造の金属層が形成され、その表面が当該金属の窒化物層または酸化物層で覆われ、かつ、結晶粒界は当該金属の窒化物層または酸化物層で埋められる。これにより、多結晶金属層を形成する金属結晶粒界に沿ってボンディングメタル層の材料がショットキ界面にまで到達することを抑制または防止でき、デバイス特性を改善できる。
さらに、この方法では、窒素または酸素を含む雰囲気中でのスパッタリングによって多結晶金属層を形成することによって、多結晶金属層の堆積と並行して、金属結晶の表面および粒界に前記のような金属窒化物層または金属酸化物層を形成することができる。これにより、半導体基板上にショットキ金属層を形成する基本工程に若干の改良を施すことにより、金属窒化物層または金属酸化物層を含むショットキ金属層を形成することができ、コストの増加を最小限に抑制しつつ、デバイス特性を改善することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。ショットキダイオード1は、たとえばCu(銅)からなるフレーム2にカソード側がダイボンディングされるとともにアノード側が同じくCuなどからなるフレーム3にボンディングワイヤ(たとえばAl(アルミニウム)からなるもの)4を介して接続され、これら全体の構成が、図示しない封止樹脂によって封止されて用いられる。
ショットキダイオード1は、たとえばN+型のSiC(炭化シリコン)基板11上にN-型SiCエピタキシャル層12を成長させて構成したSiC半導体基板10を備えている。このSiC半導体基板10の表面(SiCエピタキシャル層12の表面)に、ショットキ金属層15が接触しており、このショットキ金属層15上にボンディングメタル層16が積層されている。このボンディングメタル層16にボンディングワイヤ4が接合されている。
ショットキ金属層15の接触領域外のSiCエピタキシャル層12の表面は、酸化膜(たとえばSiO2膜(酸化シリコン膜))17によって被覆されている。SiCエピタキシャル層12の表面において、ショットキ金属層15の縁部に対応する領域には、P型不純物を導入して形成したガードリング18が形成されている。このガードリング18によって取り囲まれた領域において、SiCエピタキシャル層12とショットキ金属層15との接触界面は、ショットキ界面14を形成している。ガードリング18は、ショットキダイオード1に逆バイアスが印加されたときの空乏層の延びを制御し、耐圧の向上に寄与する。
一方、SiC半導体基板10の裏面(SiC基板11の裏面)には、SiC基板11にオーミック接触するオーミック金属層19が被着形成されている。さらに、このオーミック金属層19の表面には、裏メタル層20が被着形成されている。
オーミック金属層19は、たとえばNi(ニッケル)層で構成され、熱処理によってその界面がSiC基板11の材料とともに合金化されている。この場合に、裏メタル層20は、たとえばオーミック金属層19側から順に、Ti(チタン)層21、Ni層22およびAg(銀)層23を積層した積層金属膜からなっていてもよい。Ag層23は、ショットキダイオード1をフレーム2上に半田5を用いてダイボンディングするときの密着性を改善するための金属層である。Ni層22は、Ag層23と半田5とが共晶するときのバリア層として機能する。Ti層21は、接着層であって、合金化されたオーミック金属層19とNi層22との接着を担っている。
ショットキ金属層15は、この実施形態では、たとえば、Mo(モリブデン)金属とMo金属の窒化物(Moxyx>0,y>0)とを含み、SiCエピタキシャル層12にショットキ接触して、ショットキ界面14を形成するとともに、良好な導電性を有する。ボンディングメタル層16は、ボンディングワイヤ4とショットキ金属層15との接合を担う層であり、たとえばAlによって構成されている。
図2は、ショットキ金属層15の詳しい構成を説明するための図解図である。ショットキ金属層15は、この実施形態では、たとえばMo金属からなる金属層31(たとえば、層厚3000Å)と、この金属層31に積層した金属窒化物含有多結晶金属層32(たとえば、層厚3000Å)との積層構造膜で構成されている。金属窒化物含有多結晶金属層32は、金属層31の構成金属の窒化物層32bを含むものである。この実施形態では、金属層31が、SiCエピタキシャル層12に接していて、この金属層31に対してSiCエピタキシャル層12とは反対側に金属窒化物含有多結晶金属層32が配置されている。ただし、金属層31および金属窒化物含有多結晶金属層32の積層順序は逆であってもよく、金属窒化物含有多結晶金属層32をSiCエピタキシャル層12に接するように配置し、金属層31をボンディングメタル層16側に配置して、これらを積層してもよい。
金属層31は、たとえば、スパッタリングによってSiC半導体基板10上に堆積させられて形成される。このとき、金属層31の構成金属は、SiC半導体基板10の表面に対してほぼ直交する方向またはほぼ平行な方向に沿う柱状の結晶粒として成長する。そのため、金属層31は、いわば多結晶構造を有することになる。
金属窒化物含有多結晶金属層32は、たとえば、金属層31の形成に引き続き、この金属層31の構成金属と同じ金属(たとえばMo金属)のスパッタリングを窒素を含む雰囲気中で実行することによって形成される。このとき、やはり柱状の金属結晶粒が成長するが、この金属結晶粒の表面に当該金属の窒化物層32bが形成されていく。その結果、金属窒化物含有多結晶金属層32は、多結晶金属層32aと、この多結晶金属層32aの表面を覆うとともにその粒界を埋め込む金属窒化物層32bとを含む緻密な膜を形成することになる。
ショットキ金属層15上にボンディングメタル層16(たとえば、層厚4μm)が積層され、その後にシンター(熱処理)が行われるとき、緻密な膜として形成された金属窒化物含有多結晶金属層32は、ボンディングメタル層16の構成材料(たとえばAl)が、SiC半導体基板10の表面のショットキ界面14へと拡散して到達することを防ぐバリア層として機能することになる。こうして、ショットキ界面14の劣化が防がれるので、ショットキダイオード1は、ほぼ設計通りの良好な特性を有することができる。
図3(a)〜(h)は、ショットキダイオード1の製造工程を順に示す図解図である。SiC半導体基板10の表面を熱酸化して犠牲酸化膜(図示せず)を形成し、さらに、ガードリング18の形状に対応した開口を有するレジスト40が形成される。そして、このレジスト40をマスクとして、ガードリング18の領域にP型の不純物イオン(ホウ素イオン)が注入される(図3(a))。
次に、犠牲酸化膜を除去し、その後、たとえばプラズマCVD(化学的気相成長法)によって、表面保護膜としての酸化膜17が形成される(図3(b))。
次いで、たとえばスパッタリングによってNiからなるオーミック金属層19がSiC半導体基板10の裏面に堆積させられ、次いで、熱処理(たとえば1000℃、2分)を施すことにより、オーミック金属層19が合金化されて、ニッケルシリサイドとなる(図3(c))。
この状態から、酸化膜17にコンタクトホール17aが形成される。このコンタクトホール17aは、ガードリング18によって囲まれた領域においてSiCエピタキシャル層12の表面を露出させる(図3(d))。
次に、たとえばMo金属をターゲットとして用いたスパッタリングによって、ショットキ金属層15が、コンタクトホール17aを含む領域に堆積させられる(図3(e))。このショットキ金属層15の形成工程では、SiC半導体基板10を配置した処理チャンバ内の雰囲気は、当初はAr(アルゴン)ガス100%の雰囲気とされるが、所定時間経過後に当該処理チャンバにN2(窒素)ガスが導入されてArガスおよびN2ガスの混合ガス雰囲気(たとえば、Arガス50%、N2ガス50%)とされる。これによって、図2に示すような金属層31および金属窒化物含有多結晶金属層32の積層構造を有するショットキ金属層15が形成されることになる。
その後は、窒素ガスの導入を停止し、処理チャンバ内をArガス雰囲気(Arガス100%)としたうえで、スパッタリングのターゲットをMo金属からAl金属に変更することにより、ショットキ金属層15に積層されるボンディングメタル層16が形成されることになる(図3(f))。すなわち、連続スパッタリングにより、ショットキ金属層15およびボンディングメタル層16が同一処理チャンバ内で形成される。
その後は、SiC半導体基板10を処理チャンバから取り出し、モリブデンエッチング液(硝酸および燐酸の混合液)によって、ショットキ金属層15およびボンディングメタル層16が一括してパターニングされる。この状態が、図3(g)に示されている。
その後は、SiC半導体基板10を処理チャンバ内に配置し、ターゲットをTi、NiおよびAgに順に切り換えながら連続スパッタリングを行うことで、SiC半導体基板10の裏面側のオーミック金属層19上にTi層21、Ni層22およびAg層23の積層構造膜からなる裏メタル層20が形成される。この状態が、図3(h)に示されている。
その後は、でき上がったショットキダイオード1に対してシンター処理(たとえば400℃、10秒の熱処理)が施される。これにより、裏メタル層20を構成する各層間の密着性が向上され、さらに、多結晶構造の金属層31の金属結晶粒同士の密着性が向上される。それとともに、半田5によりフレーム2上にダイボンディングする際にショットキダイオード1が受ける熱による不具合を未然に防止することができる。
このシンター処理時において、ショットキ金属層15を構成している金属窒化物含有多結晶金属層32は、Alからなるボンディングメタル層16の拡散を防ぎ、その構成金属がショットキ界面14に到達することを防ぐ。
以上のように、この実施形態によれば、ショットキ金属層15には金属窒化物含有多結晶金属層32が備えられており、この金属窒化物含有多結晶金属層32の働きによって、ボンディングメタル層16の構成金属がショットキ界面14に到達することを抑制または防止することができる。その結果、ショットキ界面の劣化を効果的に抑制または防止でき、ショットキダイオード1のデバイス特性を従来のデバイス特性に比較して著しく改善することができる。
図4(a)および(b)は、ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図であり、素子温度を25℃、50℃、75℃、100℃、125℃および150℃としたときのそれぞれの測定結果が示されている。図4(a)は、ショットキ金属層を金属層(Mo層)のみで構成した従来技術に係るショットキダイオードの特性を示し、図4(b)は、ショットキ金属層15を金属層31(Mo層)および金属窒化物含有多結晶金属層32(Moxy層)で構成した上記の実施形態のショットキダイオード1の特性を示している。
図4(a)および(b)の比較により、この実施形態に係るショットキダイオード1により、逆方向漏れ電流が著しく低減され、逆方向耐圧の向上が達成されていることが理解される。それとともに、この実施形態の構成を採用することによって、逆方向漏れ電流の温度依存性がほぼ解消されており、高温環境下でも使用に堪える良好な特性を実現できることが理解される。
図5は、この発明の他の実施形態を説明するための図であり、ショットキ金属層15の別の構成例が図解的に示されている。この実施形態におけるショットキ金属層15は、金属窒化物含有多結晶金属層のみからなる。より具体的には、ショットキ金属層15は、ArガスおよびN ガスの混合ガス雰囲気中(たとえば、Arガス50%、Nガス50%の雰囲気中)でMo金属のターゲットをスパッタリングすることにより堆積されるもので、柱状の金属結晶粒で構成された多結晶金属層32aと、この多結晶金属層32aの表面および粒界に当該金属の金属窒化物層32bが形成された状態となっている。この場合のショットキ金属層15の層厚は、たとえば、3000Å程度である。
このようなショットキ金属層15の形成後には、処理チャンバ内の雰囲気をArガス100%として、ターゲットをMo金属からAl金属に変更して行う連続スパッタリングによって、ショットキ金属層15上にボンディングメタル層16が積層形成されることになる。
金属窒化物層32bによって金属結晶粒の表面および粒界が埋められた構成のショットキ金属層15は、ボンディングメタル層16の構成材料が拡散してショットキ界面14に至ることを防止し、このショットキ界面14の劣化を抑制または防止することにより、デバイス特性の改善に寄与する。
以上、この発明の2つの実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、ショットキ金属層15を、金属窒化物含有多結晶金属層によって金属層(窒化物を実質的に含まない層)をサンドイッチした3層構造としてもよく、また、逆に、金属窒化物含有多結晶金属層を金属層(同じく、窒化物を実質的に含まない層)によってサンドイッチした3層構造としてもよい。
また、上記の実施形態では、Mo金属を用いてショットキ金属層15を形成する例について説明したが、ショットキ金属層15に適用可能な金属としては、Mo、W(タングステン)、Ti、Hf(ハフニウム)、Zr(ジルコニウム)、Cr(クロム)、Ni、Fe(鉄)、Nb(ニオブ)およびTa(タンタル)から選択した1種、またはこれらの2種以上を含む合金を例示することができる。いずれの金属の場合も、スパッタリングによってSiC半導体基板上に堆積させると、SiC半導体基板上に多結晶構造の金属層が成長することになる。そして、ショットキ金属層15を、それらの金属の窒化物層を含む構成とすることにより、ボンディングメタル層16の構成材料によるショットキ界面14の劣化を抑制または防止できる。
また、上記の実施形態では、スパッタリングによって金属層を形成する際の雰囲気にN2ガスを導入するようにしているが、他にもNH3ガス(アンモニアガス)を導入することによっても、同様な金属窒化物含有多結晶金属層を形成することができる。また、たとえば、金属層をスパッタリングによって形成した後に、この金属層が形成されたSiC半導体基板10をアンモニア雰囲気中に置くとともに、併せて熱処理(たとえば600〜800℃)を行うことによって、多結晶構造の金属層の表面および粒界に当該金属の窒化物層を形成することにより、金属窒化物含有多結晶金属層を形成してもよい。
また、上記の実施形態では、ショットキ金属層が金属窒化物層を含む構成としているが、金属窒化物層の代わりに、または金属窒化物層と共に金属酸化物層を含むショットキ金属層をSiC半導体基板10上に形成するようにしてもよい。具体的には、スパッタリングによってショットキ金属層を形成するときに、処理チャンバ内にN2ガスの代わりにO2(酸素)ガスを導入したり、N2ガスとともにO2ガスを導入したりすればよい。この場合でも、多結晶金属層の表面および粒界に多結晶金属層の構成金属の窒化物層および/または酸化物層を形成することができ、ボンディングメタル層16の構成材料がショットキ界面14上に到達することを抑制または防止することができる。
さらにまた、上記の実施形態ではショットキダイオードを例にとったが、他にも、ショットキFETなどのように、ショットキ金属層を有する装置にこの発明を同様に適用することができる。また、半導体基板は、SiCに限らず、Si(シリコン)からなっていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。 前記ショットキダイオードのショットキ金属層の詳しい構成を説明するための図解図である。 前記ショットキダイオードの製造工程を順に示す図解図である。 ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図である。 この発明の他の実施形態に係るショットキダイオードのショットキ金属層の構成を示す図解図である。
符号の説明
1 ショットキダイオード
2 フレーム
3 フレーム
4 ボンディングワイヤ
5 半田
10 SiC半導体基板
11 SiC基板
12 SiCエピタキシャル層
14 ショットキ界面
15 ショットキ金属層
16 ボンディングメタル層
17 酸化膜
17a コンタクトホール
18 ガードリング
19 オーミック金属層
20 裏メタル層
21 Ti層
22 Ni層
23 Ag層
31 金属層
32 金属窒化物含有多結晶金属層
32a 多結晶金属層
32b 金属窒化物層
40 レジスト

Claims (3)

  1. SiCまたはSiからなる半導体基板と、
    この半導体基板にショットキ接触するとともに、金属窒化物層または金属酸化物層を含むショットキ金属層と、
    前記ショットキ金属層上に形成されたボンディングメタル層とを含み、
    前記ショットキ金属層は、
    金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層とを含む金属窒化物含有多結晶金属層、または
    金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層
    を含み、
    前記多結晶金属層は、柱状成長した金属結晶粒で構成されている
    ことを特徴とする半導体装置。
  2. 前記金属窒化物層は、Mo、W、Ti、Hf、Zr、Cr、Ni、Fe、NbおよびTaからなる金属群から選択した1つ以上の金属の窒化物を含む層であり、前記金属酸化物層は、前記金属群から選択した1つ以上の金属の酸化物を含む層であることを特徴とする請求項1記載の半導体装置。
  3. SiCまたはSiからなる半導体基板の表面にショットキ接触し、金属窒化物層または金属酸化物層を含むショットキ金属層を形成する工程と、
    前記ショットキ金属層上にボンディングメタル層を堆積させる工程とを含み、
    前記ショットキ金属層を形成する工程は、
    多結晶構造を有する多結晶金属層を前記半導体基板上に堆積する工程と、
    前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層または金属酸化物層とを含む金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程とを含み、
    前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、
    窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われる
    ことを特徴とする半導体装置の製造方法。
JP2005051686A 2005-02-25 2005-02-25 半導体装置およびその製造方法 Active JP4814532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005051686A JP4814532B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005051686A JP4814532B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006237393A JP2006237393A (ja) 2006-09-07
JP4814532B2 true JP4814532B2 (ja) 2011-11-16

Family

ID=37044696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051686A Active JP4814532B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4814532B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367332B2 (ja) * 2008-09-29 2013-12-11 株式会社東芝 半導体装置の製造方法および半導体装置
JP2013038319A (ja) * 2011-08-10 2013-02-21 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JPWO2014167876A1 (ja) * 2013-04-12 2017-02-16 シャープ株式会社 窒化物半導体装置
JP6584879B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP6584880B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
DE102017100109A1 (de) 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
JP7259609B2 (ja) * 2019-07-17 2023-04-18 株式会社デンソー 半導体装置
CN114946037A (zh) * 2020-03-27 2022-08-26 新电元工业株式会社 宽带隙半导体装置及宽带隙半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206741A (ja) * 1990-11-30 1992-07-28 Toshiba Corp ショットキ接合の形成方法
JPH0541379A (ja) * 1991-08-05 1993-02-19 Hitachi Ltd 成膜装置
JP2000174293A (ja) * 1998-12-03 2000-06-23 Global Alliance Kk ショットキーバリア半導体装置及びその製造方法
JP3512659B2 (ja) * 1998-12-28 2004-03-31 シャープ株式会社 窒化物系iii−v族化合物半導体装置

Also Published As

Publication number Publication date
JP2006237393A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4814533B2 (ja) 半導体装置およびその製造方法
JP4814532B2 (ja) 半導体装置およびその製造方法
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
JP4858791B2 (ja) 半導体装置およびその製造方法
US8105927B2 (en) Method for manufacturing ion implantation mask, and method for manufacturing silicon carbide semiconductor device
JP3890311B2 (ja) 半導体装置およびその製造方法
EP1962347A1 (en) Schottky barrier diode and method for using the same
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
JP2006024880A (ja) 半導体装置及びその製造方法
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
US9768260B2 (en) Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2011099338A1 (ja) 半導体装置および半導体装置の製造方法
JP4379305B2 (ja) 半導体装置
JP2010129585A (ja) 半導体装置の製造方法
JP2008147294A (ja) 電子デバイス
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP5709333B2 (ja) 半導体装置
JP5419922B2 (ja) 半導体装置
JP2015198131A (ja) 炭化珪素半導体装置の製造方法
JPH0864800A (ja) 炭化珪素半導体素子
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP5324076B2 (ja) 窒化物半導体用ショットキー電極および窒化物半導体装置
JP5562211B2 (ja) 炭化珪素半導体装置の製造方法
JP2011176183A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250