CN117157769A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117157769A
CN117157769A CN202280026145.1A CN202280026145A CN117157769A CN 117157769 A CN117157769 A CN 117157769A CN 202280026145 A CN202280026145 A CN 202280026145A CN 117157769 A CN117157769 A CN 117157769A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor device
schottky electrode
schottky
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280026145.1A
Other languages
English (en)
Inventor
上野真弥
春山沙和
斋藤雅也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117157769A publication Critical patent/CN117157769A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置(1)，包含：半导体层(2)；肖特基电极(15)，其形成于所述半导体层(2)的第一面(3)，并在所述肖特基电极与所述半导体层(2)之间形成肖特基结(Sj)，所述肖特基电极(15)具有：第一部分(151)，其在所述肖特基电极(15)的厚度方向上选择性地形成于所述半导体层(2)的所述第一面(3)的附近，并由含有氧的Ti构成。所述肖特基电极(15)可以具有：第二部分(152)，其形成在所述第一部分(151)上，且由Ti和N构成。

Description

半导体装置及半导体装置的制造方法
技术领域
本公开涉及具有肖特基势垒二极管的半导体装置及其制造方法。
背景技术
专利文献1公开了一种SiC半导体装置，具有：n+型基板，其由碳化硅构成；n-型漂移层，其形成于基板的主表面，并由具有比基板低的掺杂剂浓度的碳化硅构成；SBD，其形成于这些n+型基板以及n-型漂移层的单元部；终端构造，其形成于n+型基板以及n-型漂移层的外周区域。SBD具有肖特基电极。肖特基电极在与SiC直接接触的部分具有：由钼氧化物构成的氧化物层、形成在氧化物层上的由钼构成的金属层、用于通过导线键合(wire bonding)等进行电连接的接合用电极层。
现有技术文献
专利文献
专利文献1：日本特开2010-225877号公报
发明内容
发明要解决的课题
随着半导体装置的省电化，要求降低肖特基势垒二极管的正向电压。
本公开的一实施方式提供一种半导体装置，其在具有肖特基结的结构中能够降低正向电压。
用于解决课题的手段
本公开的一实施方式的半导体装置，包含：半导体层；以及肖特基电极，其形成于所述半导体层的第一面，并在所述肖特基电极与所述半导体层之间形成肖特基结部，所述肖特基电极具有：第一部分，其在所述肖特基电极的厚度方向上选择性地形成于所述半导体层的所述第一面的附近，并由含有氧的Ti构成。
附图说明
图1是本公开的第一实施方式的肖特基势垒二极管的示意性的俯视图。
图2是沿着图1所示的II-II线的剖视图。
图3是表示去除了所述肖特基势垒二极管的半导体层的比第一主面靠上的构造的状态的俯视图。
图4是由图2的双点划线IV包围的部分的放大图。
图5是由图2的双点划线V包围的部分的放大图。
图6是表示上述肖特基势垒二极管的肖特基电极以及阳极电极的构成元素的分析结果的图。
图7是上述肖特基势垒二极管的制造工序的流程图。
图8A及图8B是表示上述肖特基势垒二极管的制造工序的一部分的图。
图9A及图9B分别是表示图8A及图8B的下一工序的图。
图10A及图10B分别是表示图9A及图9B的下一工序的图。
图11A及图11B分别是表示图10A及图10B的下一工序的图。
图12A及图12B分别是表示图11A及图11B的下一工序的图。
图13A及图13B分别是表示图12A及图12B的下一工序的图。
图14A及图14B分别是表示图13A及图13B的下一工序的图。
图15A及图15B分别是表示图14A及图14B的下一工序的图。
图16是表示样品2的肖特基势垒二极管的肖特基电极以及阳极电极的构成元素的分析结果的图。
图17A和图17B是样品1～3的肖特基势垒二极管的I-V曲线。
图18A和图18B是样品4和5的肖特基势垒二极管的I-V曲线。
图19是本公开的第二实施方式的肖特基势垒二极管的示意性的剖视图。
图20是表示去除了图19的肖特基势垒二极管的半导体层的比第一主面靠上的构造的状态的俯视图。
图21是由图19的双点划线XXI包围的部分的放大图。
图22A是用于对图19的肖特基势垒二极管所包含的内侧杂质区周围的电压降进行说明的电路图。
图22B是用于对上述内侧杂质区周围的电压降进行说明的剖视图。
具体实施方式
<本公开的实施方式>
首先，列举本公开的实施方式进行说明。
本公开的一实施方式的半导体装置，包含：半导体层；以及肖特基电极，其形成于所述半导体层的第一面，并在所述肖特基电极与所述半导体层之间形成肖特基结，所述肖特基电极具有：第一部分，其在所述肖特基电极的厚度方向上选择性地形成于所述半导体层的所述第一面的附近，并由含有氧的Ti构成。
根据该结构，肖特基电极具有：第一部分，其在肖特基电极的厚度方向上选择性地形成于半导体层的第一面的附近。该第一部分由含有氧的Ti构成。由此，能够降低肖特基电极的正向电压。
在本公开的一实施方式的半导体装置中，也可以是，所述肖特基电极具有：第二部分，其形成在所述第一部分上，且由Ti和N构成。
在本公开的一实施方式的半导体装置中，也可以是，所述肖特基结部附近的氧浓度比所述第一部分与所述第二部分的界面附近的氧浓度以及所述半导体层的平均氧浓度双方都高。
在本公开的一实施方式的半导体装置中，也可以是，
当通过规定的定量分析法在从所述肖特基电极朝向所述半导体层的第一方向进行分析时，与所述第一部分中对应的氧浓度分布，在所述第一方向上的比所述第一部分的中央位置靠近所述第一部分与所述半导体层的边界部的一侧，具有峰值。
根据该结构，所述肖特基电极的第一部分与半导体层的边界部附近的氧浓度变高，因此，能够进一步降低正向电压。
在本公开的一实施方式的半导体装置中，也可以是，所述氧浓度分布的所述峰值处的浓度为2.0atm％以上且10.0atm％以下。
本公开的一实施方式的半导体装置，也可以是，所述半导体装置包含：绝缘层，其形成于所述半导体层的所述第一面，并具有使所述第一面局部露出的开口，所述肖特基电极包含：第一覆盖部，其在所述绝缘层的所述开口内覆盖所述半导体层的所述第一面；第二覆盖部，其形成于所述绝缘层的所述开口外，并覆盖所述绝缘层，所述第一部分在所述肖特基电极的所述第一覆盖部选择性地含有氧，在所述第二覆盖部不含有氧。
在本公开的一实施方式的半导体装置中，也可以是，所述半导体层在所述肖特基结部的所述第一面的附近不含有氧。
根据该结构，能够抑制与肖特基电极的第一部分相接的半导体层的局部电阻增加，因此，能够使正向电流高效地流动。
本公开的一实施方式的半导体装置，也可以是，所述半导体装置包含：表面电极，其形成在所述肖特基电极上，并由Al合金或Al构成。
在本公开的一实施方式的半导体装置中，也可以是，所述Al合金包含AlCu合金、AlSi合金和AlSiCu合金中的至少一种。
在本公开的一实施方式的半导体装置中，也可以是，所述半导体层包含第一导电型的半导体层，所述半导体装置还包含：第二导电型的杂质区，其以与所述肖特基电极相接的方式选择性地形成于所述半导体层的所述第一面，并在所述杂质区与所述半导体层之间形成pn结。
根据该结构，通过从半导体层与杂质区之间的pn结扩展的耗尽层，能够降低反向漏电流。
本公开的一实施方式的半导体装置，也可以是，所述半导体装置还包含：晶格缺陷区，其以与所述肖特基电极相接的方式选择性地形成于所述半导体层的所述第一面，并具有比所述半导体层多的晶格缺陷，所述杂质区包含：第一区域，其以与上述晶格缺陷区相接的方式形成于所述晶格缺陷区的内侧。
根据该结构，选择性地形成晶格缺陷比半导体层多的晶格缺陷区。由此，能够使流过晶格缺陷区的电流比流过肖特基结部的电流小。
另外，在晶格缺陷区的内侧形成有杂质区的第一区域。半导体层中的晶格缺陷区的附近部分的电压降比半导体层中的肖特基结部的附近部分的电压降小。由于在晶格缺陷区的内侧形成有第一区域，因此基于半导体层的电压降在内侧杂质区的周围也会降低。因此，能够在第一区域与半导体层之间的pn结部的pn边界处，充分地确保电位差。结果，能够提高浪涌耐受性。
在本公开的一实施方式的半导体装置中，也可以是，所述第一导电型为n型，所述第二导电型为p型。
在本公开的一实施方式的半导体装置中，也可以是，所述半导体层包含SiC半导体层。
本公开的一实施方式的半导体装置的制造方法，包含以下工序：向具有第一面的半导体层的所述第一面导入氧的工序；通过在所述半导体层的所述第一面堆积Ti，来形成具有第一部分的肖特基电极的工序，其中，所述第一部分与所述半导体层的所述第一面相接并由Ti构成；以及通过退火处理使导入至所述半导体层的所述氧扩散至所述肖特基电极的所述第一部分的工序。
根据该方法，通过氧的扩散，在肖特基电极的第一部分中含有氧。由此，可以提供能够降低肖特基电极的正向电压的半导体装置。
本公开的一实施方式的半导体装置的制造方法，也可以是，所述半导体装置的制造方法包含：用药液清洗所述半导体层的所述第一面的工序，所述氧的导入工序包含：朝向用所述药液清洗后的所述半导体层的所述第一面照射氧等离子体，由此向所述半导体层导入氧的工序。
根据该方法，在半导体层的第一面的清洗工序之后，执行氧等离子体的照射工序。因此，能够防止在清洗工序中去除通过照射而导入到半导体层的氧。
本公开的一实施方式的半导体装置的制造方法，也可以是，所述肖特基电极的形成工序包含：在所述第一部分的形成后，在N2气氛中进一步堆积Ti，由此在所述第一部分上形成由Ti以及N构成的第二部分的工序。
<本公开的实施方式的详细说明>
[第一实施方式]
图1是本公开的第一实施方式的肖特基势垒二极管1的示意性的俯视图。图2是沿着图1所示的II-II线的剖视图。图3是表示去除了肖特基势垒二极管1的半导体层2的比第一主面3靠上的构造的状态的俯视图。图4是由图2的双点划线IV包围的部分的放大图。图5是由图2的双点划线V包围的部分的放大图。
参照图1，肖特基势垒二极管1是采用了4H-SiC(例如，绝缘破坏电场约为2.8MV/cm，带隙宽度约为3.26eV的宽带隙半导体)的肖特基势垒二极管。肖特基势垒二极管1例如是俯视正方形的芯片状。芯片状的肖特基势垒二极管1的各边长度例如可以为0.5mm以上且20mm以下。即，肖特基势垒二极管1的芯片尺寸例如可以为0.5mm/□以上且20mm/□以下。
肖特基势垒二极管1包含：形成为长方体形状的芯片状的半导体层2。半导体层2例如也可以包含SiC半导体层。半导体层2的偏离角例如优选为4°以下。半导体层2在厚度方向上具有第一主面3和其相反侧的第二主面4(参照图2)。半导体层2具有：连接第一主面3和第二主面4的侧面5a、5b、5c、5d。第一主面3及第二主面4在从它们的法线方向(第三方向Z)观察的俯视图(以下，简称为“俯视图”。)中形成为四边形状(在本实施方式中为正方形状)。
在本实施方式中，侧面5a以及侧面5c沿着第一方向X延伸，在与第一方向X交叉的第二方向Y上相互对置。在本实施方式中，侧面5b以及侧面5d沿着第二方向Y延伸，在第一方向X上相互对置。更具体而言，第二方向Y可以是与第一方向X正交的方向。
参照图2，在本方式中，半导体层2具有：包含n型(第一导电型)的半导体基板6以及n型的外延层7的层叠构造。半导体基板6及外延层7可以分别是SiC半导体基板及SiC外延层。半导体基板6形成半导体层2的第二主面4，外延层7形成半导体层2的第一主面3。
半导体层2的第一主面3可以是外延层7中半导体基板6的相反侧的表面7a，半导体层2的第二主面4可以是半导体基板6中外延层7的相反侧的表面6a。作为半导体基板6以及外延层7所含有的n型杂质，例如可以是N(氮)、P(磷)、As(砷)等。
肖特基势垒二极管1包含：形成于半导体层2的第二主面4(半导体基板6的表面6a)的阴极电极8。阴极电极8是覆盖半导体层2的第二主面4(半导体基板6的表面6a)的整个区域的欧姆电极。阴极电极8包含：与n型SiC欧姆接触的金属。作为这样的金属，例如可举出Ti/Ni/Ag、Ti/Ni/Au/Ag等。
半导体基板6的厚度TS例如可以为40μm以上且150μm以下。厚度TS例如可以为40μm以上且50μm以下、50μm以上且60μm以下、60μm以上且70μm以下、70μm以上且80μm以下、80μm以上且90μm以下、90μm以上且100μm以下、100μm以上且110μm以下、110μm以上且120μm以下、120μm以上且130μm以下、130μm以上且140μm以下或140μm以上且150μm以下。厚度TS优选为40μm以上且130μm以下。
外延层7的厚度TE例如可以为1μm以上且50μm以下。厚度TE例如可以为1μm以上且5μm以下、5μm以上且10μm以下、10μm以上且15μm以下、15μm以上且20μm以下、20μm以上且25μm以下、25μm以上且30μm以下、30μm以上且35μm以下、35μm以上且40μm以下、40μm以上且45μm以下或45μm以上且50μm以下。厚度TE优选为5μm以上且15μm以下。
外延层7的n型杂质浓度可以为半导体基板6的n型杂质浓度以下，优选小于半导体基板6的n型杂质浓度。半导体基板6的n型杂质浓度例如可以为1.0×1018cm-3以上且1.0×1021cm-3以下。外延层7的n型杂质浓度例如可以为1.0×1015cm-3以上且1.0×1018cm-3以下。
在半导体层2的第一主面3(外延层7的表面7a)设定有有源区9以及非有源区10。有源区9在俯视图中从半导体层2的侧面5a～5d向内侧隔开间隔地设定在半导体层2的第一主面3的中央部。有源区9在俯视图中设定为具有与半导体层2的侧面5a～5d平行的4边的四边形状。
非有源区10设定在半导体层2的侧面5a～5d与有源区9之间。非有源区10在俯视图中设定为包围有源区9的无端状(在本实施方式中为四边环状)。
肖特基势垒二极管1还具有：在非有源区10中形成于半导体层2的第一主面3的表层部(外延层7的表面7a的表层部)的p型(第二导电型)的保护区30。
参照图3，保护区30形成为在俯视图中包围有源区9的无端状(例如四边环状、将角进行了倒角的四边环状或圆环状)。由此，保护区30形成为保护区。在本实施方式中，有源区9也可以是由保护区30划分而得的区域。
保护区30包含：第一保护区31、包围第一保护区31且具有比第一保护区31窄的宽度的多个(在图3的例子中为五个)第二保护区32。多个第二保护区32设置成等间隔。与图3的例子不同，保护区30可以由单一的无端状(例如四边环状、将角进行了倒角的四边环状或圆环状)的区域构成。
参照图2，肖特基势垒二极管1具有：形成在半导体层2的第一主面3上的环状的场绝缘膜13。作为绝缘层的一例的场绝缘膜13，在非有源区10中覆盖半导体层2的第一主面3的一部分。场绝缘膜13具有：使半导体层2的第一主面3的一部分露出的开口12。
有源区9的尺寸例如可以为0.1mm2以上且400mm2以下。场绝缘膜13例如可以具有由氧化硅(SiO2)层或氮化硅(SiN)层构成的单层构造。场绝缘膜13的厚度例如可以为0.5μm以上且3μm以下。
场绝缘膜13具有：与第一主面3相接的第一面13a、第一面13a的相反侧的第二面13b、连接第一面13a和第二面13b的内侧面13c及外侧面13d。内侧面13c是以在内侧面13c与第一主面3之间在场绝缘膜13的内部形成锐角的方式倾斜的倾斜面。外侧面13d是以在外侧面13d与第一主面3之间在场绝缘膜13的内部形成锐角的方式倾斜的倾斜面。
肖特基势垒二极管1还包含：肖特基电极15、形成在肖特基电极15上的作为表面电极的一例的阳极电极14。
肖特基电极15形成在半导体层2的第一主面3上，在肖特基电极15与半导体层2(外延层7)之间形成肖特基结SJ。肖特基结SJ形成在第一部分151与外延层7的接触界面附近。肖特基电极15的厚度例如可以为50nm以上且500nm以下。
肖特基电极15包含：在有源区9中覆盖半导体层2的第一主面3上的第一覆盖部18、覆盖场绝缘膜13的第二覆盖部19。第二覆盖部19覆盖场绝缘膜13的内侧面13c的整体和第二面13b的一部分。因此，场绝缘膜13配置在半导体层2的第一主面3与肖特基电极15之间。
参照图4和图5，肖特基电极15包含：与半导体层2的第一主面3相接的第一部分151、形成在第一部分151上的第二部分152。也可以在第一部分151与第二部分152之间形成有图4以及图5中虚线所示的边界部153。第一部分151和第二部分152例如在能够通过SEM、TEM等电子显微镜确认形成为层状时，也可以分别称为第一层151和第二层152。另外，关于第一部分151以及第二部分152，图4以及图5中的位置关系为上下，因此，也可以分别称为下层151以及上层152。另外，关于第一部分151和第二部分152，均由金属构成，因此，也可以分别称为第一金属部151(第一金属层151)和第二金属部152(第二金属层152)。此外，虽未图示，但也可以在第一部分151与第二部分152之间介入第三部分作为中间部(中间层)，其中，第三部分包含与第一部分151以及第二部分152不同的材料。
第一部分151与第二部分152的边界部153形成为在沿着半导体层2的第一主面3的横向上遍及肖特基电极15的整体。由此，如图5所示，肖特基电极15以边界部153在其端面154露出的方式在上下方向上被分割为第一部分151以及第二部分152。因此，在肖特基电极15的第一覆盖部18中形成有包含第一部分151以及第二部分152的层叠构造，且在第二覆盖部19中也形成有包含第一部分151以及第二部分152的层叠构造。
第一部分151的厚度可以比第二部分152的厚度小。例如，第一部分151的厚度例如可以为5nm以上且300nm以下，第二部分152的厚度例如可以为50nm以上且500nm以下。另外，第一部分151的厚度可以小于肖特基电极15的总厚度的一半。另一方面，第二部分152的厚度可以为肖特基电极15的总厚度的一半以上。
第一部分151是在与半导体层2(外延层7)之间形成肖特基结SJ的肖特基电极15的部分，且是由Ti构成的部分。在此，“由Ti构成的部分”可以意味着在肖特基电极15中仅包含Ti作为主成分的部分。例如，第一部分151可以是如下部分：当通过规定的定量分析法(例如，能量分散型X射线光谱法(EDX)、X射线光电子能谱法(XPS)、俄歇电子能谱法(AES)等)在从肖特基电极15朝向半导体层2的方向(在本实施方式中，第三方向Z)进行元素量分析时，检测出超过50.0atm％的量的Ti的部分。
第二部分152是至少经由第一部分151而与半导体层2(外延层7)非接触的部分，且是由Ti及N构成的部分。在此，“由Ti及N构成的部分”可以意味着在肖特基电极15中包含Ti及N双方作为主成分的部分。例如，第二部分152可以是如下部分：当通过规定的定量分析法(与上述一样)在从肖特基电极15朝向半导体层2的方向(在本实施方式中，第三方向Z)进行元素量分析时，检测出30.0atm％以上的量的Ti及30.0atm％以上的量的N的部分。
第一保护区31与肖特基电极15以及场绝缘膜13相接，多个第二保护区32与场绝缘膜13相接(参照图5)。
阳极电极14形成为覆盖肖特基电极15的表面整体。因此，阳极电极14跨越肖特基电极15的第一覆盖部18以及第二覆盖部19。阳极电极14例如由Al合金或Al构成。Al合金例如可以包含AlCu合金、AlSi合金以及AlSiCu合金中的至少一种。在此，“Al合金或Al”例如可以是：当通过规定的定量分析法(例如，能量分散型X射线光谱法(EDX)、X射线光电子能谱法(XPS)、俄歇电子能谱法(AES)等)在从阳极电极14朝向半导体层2的方向(在本实施方式中为第三方向Z)进行元素量分析时，检测出超过70.0atm％的量的Al的金属。参照图2和图4，阳极电极14包含连接部16，该连接部16具有供键合导线等连接部件22连接的表面16a。
肖特基势垒二极管1还具有：形成在阳极电极14的连接部16之上的作为第二绝缘层的一例的钝化层20。钝化层20可以具有由氧化硅层或氮化硅层构成的单层构造，也可以具有由氧化硅层和氮化硅层构成的层叠构造。在钝化层20具有层叠构造时，氧化硅层可以形成在氮化硅层之上，或者氮化硅层可以形成在氧化硅层之上。在本方式中，钝化层20具有由氮化硅层构成的单层构造。
钝化层20形成为在俯视图中从半导体层2的侧面5a～5d向内侧隔开间隔。在钝化层20形成有：使阳极电极14的连接部16的表面16a的一部分作为与连接部件22的连接区23露出的焊盘开口21。
肖特基势垒二极管1还包含：以与肖特基电极15相接的方式在有源区9中形成于半导体层2的第一主面3(外延层7的表面7a)的表层部的p型(第二导电型)的杂质区40。杂质区40在与半导体层2的外延层7之间形成pn结PJ。pn结PJ形成在杂质区40与外延层7的接触界面附近。
参照图3，杂质区40包含：配置成条纹状的多个直线状杂质区41。杂质区40的p型杂质浓度例如可以为10×1016cm-3以上且10×1021cm-3以下。
多个直线状杂质区41配置成在第二方向Y上等间隔，各直线状杂质区41在第一方向X上延伸。多个直线状杂质区41与第一保护区31成为一体。详细而言，第一方向X上的直线状杂质区41的两端部与第一保护区31的内侧端部连接。
参照图4，各直线状杂质区41的底部(杂质区40的底部40a)与外延层7相接。各直线状杂质区41的底部可以包含：朝向半导体层2的第二主面4的一对弯曲部、将弯曲部彼此连结的平坦部。
第二方向Y上的直线状杂质区41的宽度W例如可以为0.5μm以上且10μm以下。直线状杂质区41的深度D例如可以为0.3μm以上且1.5μm以下。第二方向Y上的多个直线状杂质区41的间距P例如可以为1.0μm以上且5μm以下。
接下来，参照图6，对肖特基电极15以及阳极电极14的构成元素加以更详细的说明。
图6是表示肖特基电极15以及阳极电极14的构成元素的分析结果的图。更具体而言，表示了在第一方向X以及第二方向Y上，通过能量分散型X射线光谱法测定肖特基电极15的第一覆盖部18的位置处的肖特基电极15以及阳极电极14的构成元素的分析结果。在本实施方式中，检测碳(C)、氮(N)、氧(O)、铝(Al)、硅(Si)以及钛(Ti)的元素。检测这些元素时的能量分散型X射线光谱法的加速电压条件例如可以为150kV～250kV。
在图6中，横轴表示从阳极电极14的表面16a朝向半导体层2的方向的深度，表面16a的位置为深度0(零)。横穿横轴的多个虚线分别表示阳极电极14与肖特基电极15(第二部分152)的边界部155、肖特基电极15的第二部分152与第一部分151的边界部153、肖特基电极15(第一部分151)与半导体层2(外延层7)的边界部156。图6的纵轴表示各构成元素的浓度(atm％)。
在图6中，作为检测出的构成元素，分别表示碳(C)、氮(N)、氧(O)、铝(Al)、硅(Si)以及钛(Ti)的浓度分布171～176。各元素的浓度分布171～176跨越各边界部155、153、156地连续。各元素的浓度分布171～176中的横轴0与边界部155之间的区域内的部分表示阳极电极14的构成元素的原子比例。另外，各元素的浓度分布171～176中的边界部155与边界部153之间的区域内的部分、以及边界部153与边界部156之间的区域内的部分，分别表示肖特基电极15的第二部分152以及第一部分151的构成元素的原子比例。
参照图6，首先，阳极电极14(AlCu)以75.0atm％以上且85.0atm％以下的浓度含有铝(Al)作为主成分。另外，阳极电极14以10.0atm％以上且20.0atm％以下的浓度含有碳(C)作为副成分，以2.0atm％以上且5.0atm％以下的浓度含有氧(O)作为副成分。另外，阳极电极14几乎未检测到氮(N)、硅(Si)以及钛(Ti)，因此，实质上不含有氮(N)、硅(Si)以及钛(Ti)。在此，“实质上不含有”是指：在图6的测定方法(能量分散型X射线光谱法)中，至少小于2.0atm％的浓度的情况。反过来说，“实质上含有”是指：至少2.0atm％以上的浓度的情况。
接着，肖特基电极15的第二部分152(TiN)以40.0atm％以上且50.0atm％以下的浓度含有钛(Ti)作为主成分，以35.0atm％以上且45.0atm％以下的浓度含有氮(N)作为主成分。另外，肖特基电极15的第二部分152以5.0atm％以上且15.0atm％以下的浓度含有碳(C)作为副成分。另外，肖特基电极15的第二部分152几乎未检测到氧(O)、铝(Al)以及硅(Si)，因此，实质上不含有氧(O)、铝(Al)以及硅(Si)。此外，图6中，氧(O)是实质上不含的元素，但在边界部155附近富集。一般认为，这是因为在肖特基电极15的形成后，在将半导体晶圆75(后述)向阳极电极14的形成装置84(例如，溅射装置)移送时，肖特基电极15的表面与空气接触而氧化。
接着，肖特基电极15的第一部分151(含氧Ti)以50.0atm％以上且70.0atm％以下的浓度含有钛(Ti)作为主成分。另外，肖特基电极15的第一部分151以5.0atm％以上且15.0atm％以下的浓度含有碳(C)作为副成分，以5.0atm％以上且15.0atm％以下的浓度含有氮(N)作为副成分，以2.0atm％以上且10.0atm％以下的浓度含有氧(O)作为副成分。此外，肖特基电极15的第一部分151几乎未检测到铝(Al)以及硅(Si)，因此，实质上不含有铝(Al)以及硅(Si)。
在此，肖特基电极15的第一部分151所含有的氧(O)在边界部156附近选择性地富集。换言之，在比图6的第一部分151的深度方向(横轴的右方向)的中央部靠近边界部156的一侧富集。更具体而言，在第一部分151中，氧(O)的浓度分布173在比第一部分151的深度方向的中央部靠近边界部156的一侧，具有峰值177。
接着，半导体层2(SiC)以50.0atm％以上且60.0atm％以下的浓度含有硅(Si)作为主成分，以35.0atm％以上且45.0atm％以下的浓度含有碳(C)作为主成分。另外，半导体层2几乎未检测到氮(N)、氧(O)、铝(Al)及钛(Ti)，因此，实质上不含有氮(N)、氧(O)、铝(Al)及钛(Ti)。
以上，图6是肖特基电极15的第一覆盖部18的位置处的肖特基电极15以及阳极电极14的构成元素的分析结果。第一覆盖部18的位置处的分析结果可以与第二覆盖部19的位置处的分析结果不同。例如，肖特基电极15的第一部分151可以在第二覆盖部19(第一部分151与场绝缘膜13相接的部分)中实质上不含有氧(O)。即，在第一部分151中，氧(O)可以选择性地包含在第一覆盖部18中。另外，如图5所示，半导体层2也可以在第二覆盖部19的正下方(半导体层2与场绝缘膜13相接的部分)的第一主面3的附近含有氧83。换言之，半导体层2也可以在非有源区10中在第一主面3的附近含有氧83。即，在半导体层2中，优选在与肖特基电极15的第一部分151相接的部分不含有氧83。由此，能够抑制半导体层2的有源区9的电阻增加，因此，能够使正向电流高效地流动。
图7是肖特基势垒二极管1的制造工序的流程图。图8A、8B～图15A、15B是按工序顺序表示肖特基势垒二极管1的制造工序的一部分的图。图8A、8B～图15A、15B中的图号中标注有“A”的图是与图4对应的剖视图，图号中标注有“B”的图是与图5对应的剖视图。
首先，参照图8A和图8B，准备半导体晶圆75(步骤S1)。半导体晶圆75成为半导体层2的基体。半导体晶圆75具有一侧的第一晶圆主面76及另一侧的第二晶圆主面。第一晶圆主面76及第二晶圆主面分别对应于半导体层2的第一主面3及第二主面4。
接着，参照图9A及图9B，在半导体晶圆75的第一晶圆主面76形成掩膜78。掩膜78例如可以是氧化硅等硬掩膜、光致抗蚀剂。掩膜78在应形成保护区30以及杂质区40的区域具有开口79。接着，经由掩膜78向半导体晶圆75的第一晶圆主面76注入p型杂质。由此，形成保护区30以及杂质区40(步骤S2)。之后，去除掩膜78。
接着，参照图10A及图10B，进行半导体晶圆75的第一晶圆主面76的清洗工序(步骤S3)。在该工序中，例如，利用药液82去除在去除所述掩膜78后残留的残渣(微粒)、根据需要进行的干式蚀刻所使用的抗蚀剂残渣等。在本实施方式中，作为药液82，使用氢氟酸(HF)系清洗液。
接着，参照图11A及图11B，向半导体晶圆75的第一晶圆主面76导入氧83(步骤S4)。在本实施方式中，通过氧等离子体的灰化处理，向包含保护区30及杂质区40的第一晶圆主面76的整体导入氧83。即，氧83不限于外延层7，也被导入到保护区30以及杂质区40。
氧83优选选择性地导入至半导体晶圆75的第一晶圆主面76的表层部。由此，在后述的退火处理(参照图15A和15B)后，能够防止氧83残留于有源区9。氧等离子体的灰化条件例如可以为腔室内压力为10Pa以上且1000Pa以下，输出为0.1kW以上且5kW以下，氧气流量为100sccm以上且1000sccm以下。
这样，在半导体层2的第一主面3的清洗工序(参照图10A和图10B)之后，执行氧等离子体的照射工序。因此，能够防止在清洗工序中去除通过照射而导入到半导体层2的氧83。
接着，参照图12A及图12B，在半导体晶圆75的第一晶圆主面76形成场绝缘膜13(步骤S5)。场绝缘膜13例如可以通过CVD(Chemical VaporDeposition)法形成。
接下来，参照图13A以及图13B，在半导体晶圆75的第一晶圆主面76形成肖特基电极15的第一部分151(步骤S6)。例如，将半导体晶圆75搬入到用于形成电极的装置84。在本实施方式中，装置84是溅射装置，也可以是蒸镀装置。并且，在向装置84的腔室内导入氩(Ar)气且不导入氮(N2)气的状态下，进行以Ti为靶的溅射。由此，在半导体晶圆75上堆积以Ti为主成分的第一部分151。
接下来，参照图14A以及图14B，在肖特基电极15的第一部分151上形成第二部分152(步骤S7)。更具体而言，接着第一部分151的堆积(不将半导体晶圆75从装置84搬出)，一边向装置84的腔室内导入氮(N2)气，一边在半导体晶圆75的第一晶圆主面76上进一步堆积Ti。由此，在半导体晶圆75上堆积以Ti和N为主成分的第二部分152，形成包含第一部分151和第二部分152的肖特基电极15。
接下来，参照图15A以及图15B，在肖特基电极15上形成阳极电极14(步骤S8)。例如，可以将半导体晶圆75从装置84暂时搬出，将装置84的腔室内的靶变更为Al和Cu后，再次在装置84中进行溅射法。由此，堆积以Al及Cu为主成分的阳极电极14。在该暂时性的搬出时，有时肖特基电极15的第二部分152的表面在空气中被氧化。
接下来，通过图案化，去除阳极电极14以及肖特基电极15的不需要的部分。然后，进行退火处理(步骤S9)。通过该退火处理，导入到半导体晶圆75的第一晶圆主面76的表层部的氧83向肖特基电极15的第一部分151扩散，在第一部分151含有氧83。此时，导入至与场绝缘膜13相接的第一晶圆主面76的氧83在退火处理后也可以留在半导体晶圆75内。
接着，例如通过CVD法在阳极电极14上形成钝化层20(步骤S10)。接着，例如通过溅射法在半导体晶圆75的第二晶圆主面77形成阴极电极8(步骤S11)。之后，切断半导体晶圆75，切出多个肖特基势垒二极管1。经过包含以上的工序，得到所述的肖特基势垒二极管1。
以上，根据肖特基势垒二极管1，肖特基电极15具有：第一部分151，其在肖特基电极15的厚度方向上选择性地形成于半导体层2的第一主面3的附近。该第一部分151由含有氧(O)的Ti构成。由此，能够降低肖特基电极15的正向电压。该效果可以参照例如图6以及图16～图18A、18B进行说明。
图16是表示样品2的肖特基势垒二极管的肖特基电极以及阳极电极的构成元素的分析结果的图。图17A和图17B是样品1～3的肖特基势垒二极管的I-V曲线。图18A和图18B是样品4和5的肖特基势垒二极管的I-V曲线。
在此，通过将5个样品1～5的正向电压进行比较来对本公开的肖特基势垒二极管1的正向电压的降低效果进行说明。
样品1是按照图7的流程制造出的上述的肖特基势垒二极管1。因此，样品1的肖特基电极15和阳极电极14的构成元素如图6所示。
样品2是在图7的流程中不执行步骤S4的“灰化处理”而制造出的肖特基势垒二极管。若将样品2的阳极电极、肖特基电极的第二部分、肖特基电极的第一部分以及半导体层分别作为阳极电极161、肖特基电极的第二部分162、肖特基电极的第一部分163以及半导体层164，则各自的构成元素如图16所示。在图16中，符号165、166、167分别表示阳极电极161与肖特基电极的第二部分162的边界部165、肖特基电极的第二部分162与第一部分163的边界部166、以及肖特基电极(第一部分163)与半导体层164的边界部167。图16的浓度分布181～186分别是碳(C)、氮(N)、氧(O)、铝(Al)、硅(Si)以及钛(Ti)的浓度分布。
参照图6和图16，样品2的肖特基势垒二极管与样品1的肖特基势垒二极管1的主要不同点在于，样品2的肖特基电极的第一部分163实质上不含有氧(O)。即，在图6中，氧(O)浓度分布173在边界部156的附近以2.0atm％以上且10.0atm％以下的浓度含有氧(O)，与此相对，图16的氧(O)浓度分布183在边界部167的附近几乎未检测到氧(O)。
接着，样品3是在图7的流程中调换步骤S3的“清洗处理”和步骤S4的“灰化处理”的顺序而制造出的肖特基势垒二极管。也就是说，在样品3的制造工序中，在向半导体晶圆75的第一晶圆主面76导入氧83之后，向第一晶圆主面76供给药液82来进行清洗处理。
样品4是将样品2的肖特基势垒二极管的肖特基电极(主成分为Ti)置换为以钼(Mo)为主成分的肖特基电极的肖特基势垒二极管。即，在样品4的制造工序中，在图7的流程中，不执行步骤S4的“灰化处理”，之后，通过以钼(Mo)为靶的溅射形成肖特基电极。
样品5是将样品1的肖特基势垒二极管1的肖特基电极(主成分为Ti)置换为以钼(Mo)为主成分的肖特基电极的肖特基势垒二极管。即，在样品5的制造工序中，在图7的流程中，在依次执行了步骤S3的“清洗处理”和步骤S4的“灰化处理”之后，通过以钼(Mo)为靶的溅射形成肖特基电极。即，进行清洗处理和灰化处理这一点与样品4不同。
参照图17A、17B和图18A、18B，各横轴表示施加于各样品1～5的正向电压的大小。各纵轴表示流过各样品1～5的正向电流的大小。此外，图17B以及图18B分别以对数标度表示图17A以及图18B的图表的纵轴。在图17A和图17B中，实线表示样品1的I-V曲线，虚线表示样品2的I-V曲线，单点划线表示样品3的I-V曲线。另外，在图18A和图18B中，实线表示样品4的I-V曲线，虚线表示样品5的I-V曲线。
在将样品1～5的正向电压进行比较时，可知样品1的肖特基势垒二极管1以比其他样品2～5的肖特基势垒二极管低的电压上升。即，认为通过肖特基电极15的第一部分151为Ti且该第一部分151含有氧，能够降低正向电压。
参照图17A、17B，认为在样品2中，具有由Ti构成的第一部分163但不含有氧(O)，因此正向电压比样品1高。另外，认为在样品3中，通过灰化处理向半导体晶圆75的第一晶圆主面76导入了氧83，但在氧83的导入后进行了清洗处理，由此导入到第一晶圆主面76的氧83被药液82去除。结果，认为即使进行退火处理(图7的步骤S9)，也没有氧83从半导体晶圆75向第一部分151的扩散。
另一方面，参照图18A、18B，在样品5中，与样品1一样，在图7的流程中依次执行步骤S3的“清洗处理”和步骤S4的“灰化处理”。然而，与样品1和样品2的比较不同，第一部分151由钼(Mo)构成，因此，与未执行灰化处理的样品4相比，成为正向电压增加的结果。
[第二实施方式]
图19是本公开的第二实施方式的肖特基势垒二极管1R的示意性的剖视图。图20是表示去除了图19的肖特基势垒二极管1R的半导体层2的比第一主面3靠上的构造的状态的俯视图。图21是由图19的双点划线XXI包围的部分的放大图。图22A是用于对图19的肖特基势垒二极管1R所包含的内侧杂质区45周围的电压降进行说明的电路图。图22B是用于对内侧杂质区45周围的电压降进行说明的剖视图。
第二实施方式的肖特基势垒二极管1R与第一实施方式的肖特基势垒二极管1(参照图2)主要不同点在于，晶格缺陷区60形成于外延层7的表面7a的表层部。
参照图19～图21，晶格缺陷区60是晶格缺陷比外延层7多的区域。晶格缺陷区60是通过向外延层7注入氩(Ar)等稀有气体原子而形成的区域。因此，晶格缺陷区60也可以称为稀有气体含有区域。晶格缺陷区60的杂质浓度例如可以为10×1019cm-3以上且10×1021cm-3以下。
晶格缺陷区60与肖特基电极15相接。通过向外延层7注入稀有气体原子，构成外延层7的SiC的晶格被破坏，产生晶格缺陷。因此，晶格缺陷区60尽管与肖特基电极15相接，但在晶格缺陷区60与肖特基电极15之间不形成肖特基结，阻碍电流从肖特基电极15流向外延层7。换言之，晶格缺陷区60与外延层7相比晶格缺陷较多，因此可以是与外延层7相比电阻高的高电阻层。
晶格缺陷区60设置在多个直线状杂质区41中的一个直线状杂质区41的周围。
更具体而言，杂质区40包含：内侧杂质区45，其以与晶格缺陷区60相接的方式配置于晶格缺陷区60的内侧；外侧杂质区46，其配置于晶格缺陷区60的外侧。并且，多个直线状杂质区41中的位于晶格缺陷区60的内侧的直线状杂质区41作为内侧杂质区45发挥功能，多个直线状杂质区41中的位于晶格缺陷区60的外侧的直线状杂质区41作为外侧杂质区46发挥功能。内侧杂质区45被晶格缺陷区60从第二方向Y的两侧夹持。
外侧杂质区46包含：一对外侧接触杂质区47，其以与晶格缺陷区60相接的方式，隔着晶格缺陷区60配置在内侧杂质区45的相反侧；多个外侧分离杂质区48，其以与晶格缺陷区60分离的方式，隔着晶格缺陷区60配置在内侧杂质区45的相反侧。
晶格缺陷区60从第二方向Y的两侧与内侧杂质区45相接。在图20的例子中，第一方向X上的晶格缺陷区60的两端部与第一保护区31的内侧端相接。与图20的例子不同，第一方向X上的晶格缺陷区60的两端部可以不与第一保护区31的内侧端相接，而是隔着外延层7与第一保护区31对置。
晶格缺陷区60包含：第一晶格缺陷区61，其沿第一方向X呈直线状延伸，从第二方向Y的一侧与内侧杂质区45相接；第二晶格缺陷区62，其沿第一方向X呈直线状延伸，从第二方向Y的另一侧与内侧杂质区45相接。
第二方向Y的一侧的外侧接触杂质区47在俯视图中被第一晶格缺陷区61和外延层7夹持。第二方向Y的另一侧的外侧接触杂质区47在俯视图中被第二晶格缺陷区62和外延层7夹持。
晶格缺陷区60的底部60a包含：朝向半导体基板6的一对弯曲部、将弯曲部彼此连结的平坦部。晶格缺陷区60的底部60a的平坦部形成为：与内侧杂质区45的底部45a的平坦部及外侧接触杂质区47的底部47a的平坦部共面。
与图21所示的例子不同，晶格缺陷区60的底部60a的平坦部也可以位于比内侧杂质区45的底部45a的平坦部以及外侧接触杂质区47的底部47a的平坦部靠第一主面3侧的位置。相反地，晶格缺陷区60的底部60a的平坦部也可以位于比内侧杂质区45的底部45a的平坦部以及外侧接触杂质区47的底部47a的平坦部靠第二主面4侧的位置。
根据第二实施方式的肖特基势垒二极管1R，能获得与第一实施方式的肖特基势垒二极管1一样的效果。另一方面，在如第一实施方式的肖特基势垒二极管1那样没有设置晶格缺陷区60的结构中，在外延层7的厚度TE较大时，有时基于外延层7的电压降变大，施加于pn结PJ的电压变小。
因此，如第二实施方式那样，通过设置晶格缺陷区60，能够抑制流过晶格缺陷区60的电流I1，使电流I1比流过肖特基结SJ的电流I2小。由此，如图22A所示，在外延层7中基于位于晶格缺陷区60附近的第一附近部分70的电压降V1降低，比在外延层7中基于位于肖特基结SJ附近的第二附近部分71的电压降V2小。
因此，在外延层7中位于内侧杂质区45附近的部分的电压降也与基于第一附近部分70的电压降V1一样地变小。因此，能够使施加于在内侧杂质区45与外延层7之间形成的pn结PJ1的电位差VP比施加于肖特基结SJ的电位差VS大。因此，能够充分确保施加于在内侧杂质区45与外延层7之间形成的pn结PJ1的电位差VP。因此，能够提高浪涌耐受性。
如图21B所示，如果肖特基结SJ与内侧杂质区45之间的距离L比外延层7的厚度TE大，则在外延层7中，能够进一步抑制电流流过位于内侧杂质区55与半导体基板6之间的部分。肖特基结SJ与内侧杂质区45之间的距离L相当于外侧接触杂质区47的宽度W1与第一晶格缺陷区61的宽度W2(第二晶格缺陷区62的宽度)之和。
从肖特基结SJ与pn结PJ2的边界部73向内侧杂质区45侧移动与外延层7的厚度TE相同的宽度，将该移动后的位置靠内侧称为内侧区域IR，将内侧区域IR靠外侧称为外侧区域OR，其中，pn结PJ2形成在外侧接触杂质区47和外延层7之间。在内侧区域IR中，流过外延层7的电流被晶格缺陷区60有效地抑制。如果肖特基结SJ与内侧杂质区45之间的距离L比外延层7的厚度TE大，则在外延层7设定内侧区域IR。换言之，如果肖特基结SJ与内侧杂质区45之间的距离L比外延层7的厚度TE大，则第一附近部分70位于内侧区域IR内。
以上，对本公开的实施方式进行了说明，但本公开也能够以其他方式来实施。
例如，也可以采用将肖特基势垒二极管1、1R的各半导体部分的导电型反转的结构。例如，在肖特基势垒二极管1、1R中，也可以是，p型的部分为n型，n型的部分为p型。
另外，上述的含有氧的肖特基电极15(Ti)的构造不限于肖特基势垒二极管1、1R那样的分立产品，例如也能够应用于在将MOSFET、IGBT等晶体管与肖特基势垒二极管组合而成的复合元件、搭载有包含肖特基势垒二极管的多个电路元件的LSI等形成的肖特基结部。
本申请对应于在2021年4月5日向日本专利局提出的日本特愿2021-064154号，本申请的全部公开通过引用而编入其中。
符号说明
1：肖特基势垒二极管
1R：肖特基势垒二极管
2：半导体层
3：第一主面
4：第二主面
5a：侧面
5b：侧面
5c：侧面
5d：侧面
6：半导体基板
6a：表面
7：外延层
7a：表面
8：阴极电极
9：有源区
10：非有源区
12：开口
13：场绝缘膜
13a：第一面
13b：第二面
13c：内侧面
13d：外侧面
14：阳极电极
15：肖特基电极
16：连接部
16a：表面
18：第一覆盖部
19：第二覆盖部
20：钝化层
21：焊盘开口
22：连接部件
23：连接区
30：保护区
31：第一保护区
32：第二保护区
40：杂质区
40a：底部
41：直线状杂质区
45：内侧杂质区
45a：底部
46：外侧杂质区
47：外侧接触杂质区
47a：底部
48：外侧分离杂质区
55：内侧杂质区
60：晶格缺陷区
60a：底部
61：第一晶格缺陷区
62：第二晶格缺陷区
70：第一附近部分
71：第二附近部分
73：边界部
75：半导体晶圆
76：第一晶圆主面
77：第二晶圆主面
78：掩膜
79：开口
82：药液
83：氧
84：装置
151：第一部分
152：第二部分
153：边界部
154：端面
155：边界部
156：边界部
161：阳极电极
162：第二部分
163：第一部分
164：半导体层
165：边界部
166：边界部
167：边界部
171：碳(C)浓度分布
172：氮(N)浓度分布
173：氧(O)浓度分布
174：铝(Al)浓度分布
175：硅(Si)浓度分布
176：钛(Ti)浓度分布
177：峰值
181：碳(C)浓度分布
182：氮(N)浓度分布
183：氧(O)浓度分布
184：铝(Al)浓度分布
185：硅(Si)浓度分布
186：钛(Ti)浓度分布
PJ：pn结
PJ1：pn结
PJ2：pn结
SJ：肖特基结。

Claims (16)

1.一种半导体装置，包含：
半导体层；以及
肖特基电极，其形成于所述半导体层的第一面，并在所述肖特基电极与所述半导体层之间形成肖特基结部，
所述肖特基电极具有：第一部分，其在所述肖特基电极的厚度方向上选择性地形成于所述半导体层的所述第一面的附近，并由含有氧的Ti构成。
2.根据权利要求1所述的半导体装置，其中，
所述肖特基电极具有：第二部分，其形成在所述第一部分上，且由Ti以及N构成。
3.根据权利要求2所述的半导体装置，其中，
所述肖特基结部附近的氧浓度比所述第一部分与所述第二部分的界面附近的氧浓度以及所述半导体层的平均氧浓度双方都高。
4.根据权利要求1或2所述的半导体装置，其中，
当通过规定的定量分析法在从所述肖特基电极朝向所述半导体层的第一方向进行分析时，与所述第一部分中对应的氧浓度分布，在所述第一方向上的比所述第一部分的中央位置靠近所述第一部分与所述半导体层的边界部的一侧，具有峰值。
5.根据权利要求4所述的半导体装置，其中，
所述氧浓度分布的所述峰值处的浓度为2.0atm％以上且10.0atm％以下。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
所述半导体装置包含：绝缘层，其形成于所述半导体层的所述第一面，并具有使所述第一面局部露出的开口，
所述肖特基电极包含：第一覆盖部，其在所述绝缘层的所述开口内覆盖所述半导体层的所述第一面；第二覆盖部，其形成于所述绝缘层的所述开口外，并覆盖所述绝缘层，
所述第一部分在所述肖特基电极的所述第一覆盖部选择性地含有氧，在所述第二覆盖部不含有氧。
7.根据权利要求1～6中任一项所述的半导体装置，其中，
所述半导体层在所述肖特基结部的所述第一面的附近不含有氧。
8.根据权利要求1～7中任一项所述的半导体装置，其中，
所述半导体装置包含：表面电极，其形成在所述肖特基电极上，并由Al合金或者Al构成。
9.根据权利要求8所述的半导体装置，其中，
所述Al合金包含AlCu合金、AlSi合金和AlSiCu合金中的至少一种。
10.根据权利要求1～9中任一项所述的半导体装置，其中，
所述半导体层包含第一导电型的半导体层，
所述半导体装置还包含：第二导电型的杂质区，其以与所述肖特基电极相接的方式选择性地形成于所述半导体层的所述第一面，并在所述杂质区与所述半导体层之间形成pn结。
11.根据权利要求10所述的半导体装置，其中，
所述半导体装置还包含：晶格缺陷区，其以与所述肖特基电极相接的方式选择性地形成于所述半导体层的所述第一面，并具有比所述半导体层多的晶格缺陷，
所述杂质区包含：第一区域，其以与所述晶格缺陷区相接的方式形成于所述晶格缺陷区的内侧。
12.根据权利要求10或11所述的半导体装置，其中，
所述第一导电型为n型，所述第二导电型为p型。
13.根据权利要求1～12中任一项所述的半导体装置，其中，
所述半导体层包含SiC半导体层。
14.一种半导体装置的制造方法，包含以下工序：
向具有第一面的半导体层的所述第一面导入氧的工序；
通过在所述半导体层的所述第一面堆积Ti，来形成具有第一部分的肖特基电极的工序，其中，所述第一部分与所述半导体层的所述第一面相接并由Ti构成；以及
通过退火处理使导入至所述半导体层的所述氧扩散至所述肖特基电极的所述第一部分的工序。
15.根据权利要求14所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法包含：用药液清洗所述半导体层的所述第一面的工序，
所述氧的导入工序包含：朝向用所述药液清洗后的所述半导体层的所述第一面照射氧等离子体，由此向所述半导体层导入氧的工序。
16.根据权利要求14或15所述的半导体装置的制造方法，其中，
所述肖特基电极的形成工序包含：在所述第一部分的形成后，在N2气氛中进一步堆积Ti，由此在所述第一部分上形成由Ti以及N构成的第二部分的工序。
CN202280026145.1A 2021-04-05 2022-03-16 半导体装置及半导体装置的制造方法 Pending CN117157769A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-064154 2021-04-05
JP2021064154 2021-04-05
PCT/JP2022/012074 WO2022215471A1 (ja) 2021-04-05 2022-03-16 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117157769A true CN117157769A (zh) 2023-12-01

Family

ID=83546232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280026145.1A Pending CN117157769A (zh) 2021-04-05 2022-03-16 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20240079469A1 (zh)
JP (1) JPWO2022215471A1 (zh)
CN (1) CN117157769A (zh)
DE (1) DE112022001382T5 (zh)
WO (1) WO2022215471A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022184315A (ja) * 2021-06-01 2022-12-13 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584880B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP2017079315A (ja) * 2015-10-22 2017-04-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
JP7090530B2 (ja) * 2018-11-15 2022-06-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN115989584A (zh) * 2020-08-27 2023-04-18 新电元工业株式会社 宽带隙半导体装置

Also Published As

Publication number Publication date
WO2022215471A1 (ja) 2022-10-13
DE112022001382T5 (de) 2023-12-28
JPWO2022215471A1 (zh) 2022-10-13
US20240079469A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
WO2009128382A1 (ja) 半導体装置およびその製造方法
US8846531B2 (en) Method of manufacturing an ohmic electrode containing titanium, aluminum and silicon on a silicon carbide surface
US8643065B2 (en) Semiconductor device and method for manufacturing the same
US11251282B2 (en) Power semiconductor device
JP2018082114A (ja) 半導体装置の製造方法
WO2010143376A1 (ja) 半導体装置およびその製造方法
US20240079469A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2023017101A (ja) 半導体装置の製造方法
JP2009224485A (ja) ダイオードとその製造方法
US11322593B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11393911B2 (en) Method of manufacturing semiconductor device and semiconductor device
EP1090428A1 (en) Punch-through diode and method of manufacturing the same
US7321142B2 (en) Field effect transistor
US20130017677A1 (en) Method for manufacturing semiconductor device
CN108231557B (zh) 在半导体器件中形成复合中心
JP6549972B2 (ja) 半導体装置およびその製造方法
EP4354514A2 (en) Schottky barrier diode
US20220320349A1 (en) Semiconductor device
US11929400B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20220406948A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
CN116195034A (zh) 半导体装置
JP2022053300A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination