JP2022184315A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022184315A
JP2022184315A JP2021092088A JP2021092088A JP2022184315A JP 2022184315 A JP2022184315 A JP 2022184315A JP 2021092088 A JP2021092088 A JP 2021092088A JP 2021092088 A JP2021092088 A JP 2021092088A JP 2022184315 A JP2022184315 A JP 2022184315A
Authority
JP
Japan
Prior art keywords
electrode
region
semiconductor
partial region
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021092088A
Other languages
English (en)
Inventor
章 向井
Akira Mukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021092088A priority Critical patent/JP2022184315A/ja
Priority to US17/527,531 priority patent/US20220384422A1/en
Priority to CN202210039996.1A priority patent/CN115440809A/zh
Publication of JP2022184315A publication Critical patent/JP2022184315A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性を安定化できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１～第５電極、半導体部材、第１絶縁部材、及び、第１、第２接続部材を含む。半導体部材は、第１半導体領域及び第２半導体領域を含む。第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第１接続部材は、第５電極を第１電極と電気的に接続する。第２接続部材は、第４電極を第３電極と電気的に接続する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、安定した特性が望まれる。
特開２０１６－９７７４号公報
本発明の実施形態は、特性を安定化できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極と、第２電極と、第３電極と、第４電極と、第５電極と、半導体部材と、第１絶縁部材と、第１接続部材と、第２接続部材と、を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第３電極は、第１電極部分を含む。前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記第５電極は、第１電極領域を含む。前記半導体部材は、第１半導体領域及び第２半導体領域を含む。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域、第６部分領域及び第７部分領域を含む。前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第１電極部分への方向は、前記第１方向と交差する第２方向に沿う。前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と、前記第３部分領域の前記第１方向における位置との間にある。前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における位置と、の間にある。前記第２部分領域から前記第６部分領域への方向は、前記第２方向と交差する。前記第６部分領域から前記第４電極への方向は、前記第２方向に沿う。前記第６部分領域から前記第７部分領域への方向は、前記第２方向と交差する第１交差方向に沿う。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第１半導体部分、第２半導体部分及び第３半導体部分を含む。前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第７部分領域から前記第３半導体部分への方向は、前記第２方向に沿う。前記第３半導体部分は、前記第１電極領域の少なくとも一部と接する。前記第１絶縁部材は、第１絶縁領域を含む。前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１電極部分との間にある。前記第１絶縁領域の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間にある。前記第１接続部材は、前記第５電極を前記第１電極と電気的に接続する。前記第２接続部材は、前記第４電極を前記第３電極と電気的に接続する。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する回路図である。 図３は、第１実施形態に係る半導体装置の一部の特性を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第４電極５４、第５電極５５、半導体部材１０Ｍ、及び、第１絶縁部材４１を含む。
第１電極５１から第２電極５２への方向は、第１方向Ｄ１に沿う。第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３電極５３は、第１電極部分５３ａを含む。第１電極部分５３ａの第１方向Ｄ１における位置は、第１電極５１の第１方向Ｄ１における位置と、第２電極５２の第１方向Ｄ１における位置と、の間にある。例えば、第１方向Ｄ１において、第３電極５３の少なくとも一部が、第１電極５１と第２電極５２との間に設けられて良い。
第５電極５５は、第１電極領域５５ａを含む。
半導体部材１０Ｍは、第１半導体領域１０及び第２半導体領域２０を含む。この例では、半導体装置１１０は、基体１０Ｓ及び窒化物半導体層１０Ｂを含む。基体１０Ｓの上に窒化物半導体層１０Ｂが設けられる。窒化物半導体層１０Ｂの上に第１半導体領域１０が設けられる。第１半導体領域１０の上に第２半導体領域２０が設けられる。基体１０Ｓは、例えば、シリコン基板またはＳｉＣ基板などで良い。窒化物半導体層１０Ｂは、例えば、窒化物半導体を含む。窒化物半導体層１０Ｂは、例えば、Ａｌ、Ｇａ及びＮなどを含む。窒化物半導体層１０Ｂは、例えばバッファ層である。
第１半導体領域１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。組成比ｘ１は、例えば、０以上０．１以下である。１つの例において、第１半導体領域１０は、ＧａＮ層である。
第１半導体領域１０は、第１部分領域１１、第２部分領域１２、第３部分領域１３、第４部分領域１４、第５部分領域１５、第６部分領域１６及び第７部分領域１７を含む。第１部分領域１１から第１電極５１への方向、第２部分領域１２から第２電極５２への方向、及び、第３部分領域１３から第１電極部分５３ａ（第３電極５３の少なくとも一部）への方向は、第２方向Ｄ２に沿う。第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えばＺ軸方向である。
第４部分領域１４の第１方向Ｄ１における位置は、第１部分領域１１の第１方向Ｄ１における位置と、第３部分領域１３の第１方向Ｄ１における位置との間にある。第５部分領域１５の第１方向Ｄ１における位置は、第３部分領域１３の第１方向Ｄ１における位置と、第２部分領域１２の第１方向Ｄ１における位置と、の間にある。
第２部分領域１２から第６部分領域１６への方向は、第２方向Ｄ２と交差する。第２部分領域１２から第６部分領域１６への方向は、Ｘ－Ｙ平面に沿う任意の方向で良い。
第６部分領域１６から第４電極５４への方向は、第２方向Ｄ２に沿う。第６部分領域１６から第７部分領域１７への方向は、第１交差方向Ｄｘ１に沿う。第１交差方向Ｄｘ１は、第２方向Ｄ２と交差する。第１交差方向Ｄｘ１は、第１方向Ｄ１に沿っても良い。図１の例では、第１交差方向Ｄｘ１は、Ｘ１軸方向に沿う。Ｘ１軸方向は、Ｚ軸方向に対して垂直である。Ｙ１軸方向は、Ｘ１軸方向及びＺ軸方向に対して垂直である。
第１～第７部分領域１１～１７において、互いの境界は、不明確で良い。第１半導体領域１０のうちで、第２方向Ｄ２において第１電極５１と重なる領域が第１部分領域１１に対応する。第１半導体領域１０のうちで、第２方向Ｄ２において第２電極５２と重なる領域が第２部分領域１２に対応する。第１半導体領域１０のうちで、第２方向Ｄ２において第３電極５３と重なる領域が第３部分領域１３に対応する。第１半導体領域１０のうちで、第２方向Ｄ２において第４電極５４と重なる領域が第６部分領域１６に対応する。
第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。組成比ｘ２は、０．１５以上０．３以下である。第２半導体領域２０は、例えばＡｌＧａＮ層である。
第２半導体領域２０は、第１半導体部分２１、第２半導体部分２２及び第３半導体部分２３を含む。第４部分領域１４から第１半導体部分２１への方向は、第２方向Ｄ２に沿う。第５部分領域１５から第２半導体部分２２への方向は第２方向Ｄ２に沿う。第７部分領域１７から第３半導体部分２３への方向は、第２方向Ｄ２に沿う。第３半導体部分２３は、第１電極領域５５ａの少なくとも一部（部分５５ｐ）と接する。
第１絶縁部材４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａは、第２方向Ｄ２において第３部分領域１３と第１電極部分５３ａとの間にある。第１絶縁領域４１ａの少なくとも一部は、第１方向Ｄ１において第４部分領域１４と第５部分領域１５との間にある。
第５電極５５は、第１電極５１と電気的に接続される。または、第５電極５５は、第１電極５１と電気的に接続されることが可能である。
第４電極５４は、第３電極５３と電気的に接続される。または、第４電極５４は、第３電極５３と電気的に接続されることが可能である。
この例では、半導体装置１１０は、第１接続部材６１及び第２接続部材６２を含む。第１接続部材６１は、第５電極５５を第１電極５１と電気的に接続する。第２接続部材６２は、第４電極５４を第３電極５３と電気的に接続する。第１接続部材６１及び第２接続部材６２は、半導体装置１１０に含まれても良い。第１接続部材６１及び第２接続部材６２は、半導体装置１１０とは別に設けられても良い。この場合、例えば、第１電極５１に電気的に接続された端子５１Ｔ、第３電極５３に電気的に接続された端子５３Ｔ、第４電極５４に電気的に接続された端子５４Ｔ、及び、第５電極５５に電気的に接続された端子５５Ｔの少なくともいずれかが設けられて良い。これらの端子が接続部材により電気的に接続される。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御可能である。第３電極５３の電位は、例えば、第１電極５１の電位を基準にした電位である。第１電極５１は、例えばソース電極として機能する。第２電極５２は、例えばドレイン電極として機能する。第３電極５３は、例えばゲート電極として機能する。半導体装置１１０のうちの第１～第３電極５１～５３を含む部分は、トランジスタとして機能する。
第１半導体領域１０の第２半導体領域２０に対向する部分にキャリア領域１０Ｃが形成される。キャリア領域１０Ｃは、例えば、２次元電子ガスである。第１～第３電極５１～５３を含む部分は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
例えば、第１電極５１と第３電極５３との間の距離は、第３電極５３と第２電極５２との間の距離よりも短い。第１電極５１は、例えば、第１半導体部分２１と電気的に接続される。第１電極５１は、例えば、第１部分領域１１と電気的に接続されても良い。第２電極５２は、例えば、第２半導体部分２２と電気的に接続される。第２電極５２は、例えば、第２部分領域１２と電気的に接続されても良い。
実施形態において、第４電極５４及び第５電極５５を含む部分は、例えば、２端子の非線形素子として機能する。
図２は、第１実施形態に係る半導体装置を例示する回路図である。
図２に示すように、第１電極５１、第２電極５２及び第３電極５３を含むトランジスタ５０Ｔが設けられる。第４電極５４及び第５電極５５を含むダイオード５０Ｄが設けられる。第４電極５４は、ダイオード５０Ｄのカソードとして機能する。第５電極５５は、ダイオード５０Ｄのアノードとして機能する。ダイオード５０Ｄのカソードが、トランジスタ５０Ｔのゲートと電気的に接続される。ダイオード５０Ｄのアノードが、トランジスタ５０Ｔのソースと電気的に接続される。例えば、ゲートは、抵抗Ｒｇを介して外部の回路（制御回路など）に電気的に接続される。
例えば、トランジスタ５０Ｔにおいて、ゲート電極に負バイアスが印加される場合がある。これにより、しきい値電圧が変動する場合がある。例えば、ｎＢＴＩ（Negative Bias Temperature Instability）が生じる。
実施形態においては、トランジスタ５０Ｔのソースがダイオード５０Ｄのアノードと電気的に接続される。トランジスタ５０Ｔのゲートがダイオード５０Ｄのカソードと電気的に接続される。これにより、負バイアス印加によるしきい値電圧の変動が抑制される。実施形態によれば、特性を安定化できる半導体装置を提供できる。
例えば、トランジスタとは別に、ディスクリートのダイオードが設けられる参考例が考えられる。この参考例においては、寄生インダクタンスが大きくなる。このため、高速のスイッチングおいて、所望の動作を得ることが困難である。
実施形態においては、１つの半導体部材１０Ｍにトランジスタ５０Ｔ及びダイオード５０Ｄが設けれる。寄生インダクタンスが抑制できる。高速のスイッチングおいても、安定した動作が得られる。
実施形態において、例えば、第５電極５５の材料は、第１電極５１の材料とは異なる。第５電極５５のうちで半導体部材１０Ｍと接する部分の材料は、第１電極５１のうちで半導体部材１０Ｍと接する部分の材料とは異なる。
第４電極５４、第５電極５５及び半導体部材１０Ｍは、ダイオード５０Ｄとして機能する。ダイオード５０Ｄは、例えばショットキーダイオードである。
第５電極５５は、Ｎｉ、Ｗ、及び、ＴｉＮよりなる群から選択された少なくとも１つを含む。これらの材料は、窒化物半導体と、ショットキー接触を形成可能である。例えば、第５電極５５は、第３半導体部分２３とショットキー接触する。例えば、第５電極５５は、Ｎｉ、Ｗ、及び、ＴｉＮよりなる群から選択された少なくとも１つを含む膜を含み、この膜が、窒化物半導体（例えば第３半導体部分２３）と接してよい。
一方、第４電極５４は、例えば、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む。これらの材料は、窒化物半導体とオーミック接触を形成可能である。例えば、第４電極５４は、第３半導体部分２３（例えばＡｌＧａＮ）とオーミック接触する。第４電極５４は、第６部分領域１６（例えばＧａＮ）とオーミック接触しても良い。例えば、第４電極５４は、例えば、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む膜を含み、この膜が窒化物半導体（例えば第３半導体部分２３）と接して良い。
実施形態において、第７部分領域１７は、第１交差方向Ｄｘ１において、第６部分領域１６と、第１電極領域５５ａの別の一部（部分５５ｑ）と、の間に設けられても良い。例えば、第１電極領域５５ａの一部は、半導体部材１０Ｍに設けられたリセス領域に設けられても良い。第１電極領域５５ａの別の一部（部分５５ｑ）は、第７部分領域１７と接して良い。例えば、第５電極５５は、第７部分領域１７とショットキー接触する。
図１に示すように、第５電極５５は、第２電極領域５５ｂを含んでも良い。第２電極領域５５ｂは、第１電極領域５５ａと連続して良い。第１電極領域５５ａは、例えば、半導体部材１０Ｍに設けられるリセスの側面に対応して設けられる。第２電極領域５５ｂは、例えば、リセスの底部に対応して設けられる。
第１半導体領域１０は、第８部分領域１８を含んでも良い。第７部分領域１７の第１交差方向Ｄｘ１における位置は、第６部分領域１６の第１交差方向Ｄｘ１における位置と、第８部分領域１８の第１交差方向Ｄｘ１における位置と、の間にある。第８部分領域１８は、第１半導体領域１０のうちで、第２方向Ｄ２において第５電極５５と重なる領域に対応する。
第７部分領域１７の一部は、第１交差方向Ｄｘ１において第６部分領域１６と第２電極領域５５ｂとの間にある。例えば、第７部分領域１７の少なくとも一部は、第２電極領域５５ｂと接する。第２電極領域５５ｂは、第７部分領域１７及び第８部分領域１８とショットキー接触して良い。
図１に示すように、この例では、半導体装置１１０は、第６電極５６を含む。第６電極５６は、第４電極５４と電気的に接続される。半導体装置１１０は、第３接続部材６３をさらに含んで良い。例えば、第１半導体領域１０は、第９部分領域１９及び第１０部分領域１９Ａを含んでも良い。第８部分領域１８の第１交差方向Ｄｘ１における位置は、第７部分領域１７の第１交差方向Ｄｘ１における位置と、第９部分領域１９の第１交差方向Ｄｘ１における位置と、の間にある。第１０部分領域１９Ａの第１交差方向Ｄｘ１における位置は、第８部分領域１８の第１交差方向Ｄｘ１における位置と、第９部分領域１９の第１交差方向Ｄｘ１における位置と、の間にある。
第９部分領域１９から第６電極５６への向きは、第２方向Ｄ２（Ｚ軸方向）に沿う。第９部分領域１９は、第１半導体領域１０のうちで、第２方向Ｄ２において第６電極５６と重なる領域に対応する。第１０部分領域１９Ａは、第１交差方向Ｄｘ１において、第８部分領域１９と第９部分領域１９との間の領域である。第８部分領域１８、第１０部分領域１９Ａ及び第９部分領域１９において、互いの境界は不明確で良い。
第２半導体領域１０は、第４半導体部分２４を含む。第１０部分領域１９Ａから第４半導体部分２４への向きは、第２方向Ｄ２に沿う。第３接続部材６３は、第６電極５６を第４電極５４と電気的に接続する。
例えば、第６電極５６は、図１に例示する断面と異なる断面で第４電極５４と連続して良い。例えば、別の接続部材（第３接続部材６３）により、第６電極５６が第４電極５４と電気的に接続されても良い。
第６電極５６は、例えば、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む。例えば、第６電極５６は、第４半導体部分２４とオーミック接触する。
図１に示すように、第５電極５５は、第３電極領域５５ｃを含んでも良い。例えば、第３電極領域５５ｃは、第２電極領域５５ｂと接続される。例えば、第２電極領域５５ｂは、第１電極領域５５ａと第３電極領域５５ｃとの間にある。第３電極領域５５ｃは、例えば、第４半導体部分２４、及び、第１０部分領域１９Ａの一部と接する。例えば、第５電極５５は、第４半導体部分２４とショットキー接触して良い。
図１に示すように、第３電極５３の少なくとも一部は、第１方向Ｄ１において、第１半導体部分２１と第２半導体部分２２との間にある。第１絶縁部材４１は、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第２絶縁領域４１ｂは、第１方向Ｄ１において、第１半導体部分２１と、第３電極５３の少なくとも一部と、の間にある。第３絶縁領域４１ｃは、第１方向Ｄ１において、第３電極５３の少なくとも一部と、第２半導体部分２２と、の間にある。第３電極５３は、例えばリセス型のゲート電極である。例えば、高いしきい値が得られる。例えば、エンハンスモードの動作が可能である。
この例では、半導体装置１１０は、第２絶縁部材４２を含む。第２絶縁部材４２は、例えば、第１絶縁部分４２ａ及び第２絶縁部分４２ｂを含む。第１半導体部分２１は、第２方向Ｄ２において第４部分領域１４と第１絶縁部分４２ａとの間にある。第２半導体部分２２は、第２方向Ｄ２において第５部分領域１５と第２絶縁部分４２ｂとの間にある。
第１絶縁部材４１は、シリコン及びアルミニウムよりなる群から選択された少なくとも１つと、酸素と、を含む。第１絶縁部材４１は、例えば、酸化シリコン及び酸化アルミニウムよりなる群から選択された少なくとも１つを含む。１つの例において、第１絶縁部材４１は、酸化シリコン層である。
第２絶縁部材４２は、シリコン及び窒素を含む。第２絶縁部材４２は、例えば窒化シリコンを含む。
第１絶縁部材４１は窒素を含まない、または、第１絶縁部材４１における窒素の濃度は、第２絶縁部材４２における窒素の濃度よりも低い。第２絶縁部材４２は酸素を含まない。または、第２絶縁部材４２における酸素の濃度は、第１絶縁部材４１における酸素の濃度よりも低い。
このような第２絶縁部材４２が設けられることで、例えば、第２半導体領域２０の特性がより安定になる。
図１に示すように、半導体装置１１０は、窒化物部材４３を含んでも良い。窒化物部材４３は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む。組成比ｘ３は、例えば０．８以上１以下である。窒化物部材４３は、例えばＡｌＮ層でも良い。
窒化物部材４３は、第１窒化物領域４３ａを含む。第１窒化物領域４３ａ、第２方向Ｄ２において、第３部分領域１３と第１絶縁領域４１ａとの間に設けられる。窒化物部材４３が設けられることで、例えば、半導体部材１０Ｍの特性が安定になる。窒化物部材４３が設けられることで、例えば、オン抵抗をより低くし易い。
窒化物部材４３の一部は、半導体部材１０Ｍと第２絶縁領域４１ｂとの間に設けられて良い。窒化物部材４３の一部は、半導体部材１０Ｍと第３絶縁領域４１ｃとの間に設けられて良い。窒化物部材４３の一部は、第１絶縁部分４２ａと第１絶縁部材４１との間に設けられて良い。窒化物部材４３の一部は、第２絶縁部分４２ｂと第１絶縁部材４１との間に設けられて良い。
図３は、第１実施形態に係る半導体装置の一部の特性を例示するグラフ図である。
図３は、第４電極５４、第５電極５５及び半導体部材１０Ｍを含むダイオード５０Ｄの特性の測定結果を例示している。図３の横軸は、第４電極５４と第５電極５５との間に印加される電圧Ｖａである。縦軸は、電流密度Ｊａである。図３に示すように、印加される電圧Ｖａが約０．７Ｖ未満では、電流は実質的に流れない。電圧Ｖａが約０．７以上になると、電圧Ｖａの上昇につれて電流密度Ｊａが高くなる。
実施形態において、第１半導体部分２１の第２方向Ｄ２に沿う厚さは、第４部分領域１４の第２方向Ｄ２に沿う厚さよりも薄い。キャリア領域１０Ｃが安定して形成される。第１半導体部分２１の第２方向Ｄ２に沿う厚さは、例えば、１５ｎｍ以上４０ｎｍ以下である。第４部分領域１４の第２方向Ｄ２に沿う厚さは、例えば、１００ｎｍ以上１０００ｎｍ以下である。
実施形態において、窒化物部材４３の厚さは、例えば、１ｎｍ以上５ｎｍ以下である。第２絶縁部材４２の厚さは、例えば、５ｎｍ以上２０ｎｍ以下である。部材における元素の濃度（組成比でも良い）に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。
第３電極５３は、例えば、ＴｉＮ、Ｎｉ、及び、Ｗよりなる群から選択された少なくとも１つを含む。
実施形態によれば、特性を安定化できる半導体装置を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、電極、半導体部材、絶縁部材、接続部材及び窒化物部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、 １０Ｂ…窒化物半導体層、 １０Ｃ…キャリア領域、 １０Ｍ…半導体部材、 １０Ｓ…基体、 １１～１９…第１～第９部分領域、 １９Ａ…第１０部分領域、 ２０…第２半導体領域、 ２１～２４…第１～第４半導体部分、 ４１…第１絶縁部材、 ４１ａ～４１ｃ…第１～第３絶縁領域、 ４２…第２絶縁部材、 ４２ａ、４２ｂ…第１、第２絶縁部分、 ４３…窒化物部材、 ４３ａ…第１窒化物領域、 ５０Ｄ…ダイオード、 ５０Ｔ…トランジスタ、 ５１～５６…第１～第６電極、 ５１Ｔ、５３Ｔ、５４Ｔ、５５Ｔ、５６Ｔ…端子、 ５３ａ…第１電極部分、 ５５ａ～５５ｃ…第１～第３電極領域、 ５５ｐ、５５ｑ…部分、 ６１～６３…第１～第３接続部材、 １１０…半導体装置、 Ｄ１、Ｄ２…第１、第２方向、 Ｄｘ１…第１交差方向、 Ｊａ…電流密度、 Ｒｇ…抵抗、 Ｖａ…電圧

Claims (20)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第１電極部分を含む第３電極であって、前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    第４電極と、
    第１電極領域を含む第５電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域、第６部分領域及び第７部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第１電極部分への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と、前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における位置と、の間にあり、前記第２部分領域から前記第６部分領域への方向は、前記第２方向と交差し、前記第６部分領域から前記第４電極への方向は、前記第２方向に沿い、前記第６部分領域から前記第７部分領域への方向は、前記第２方向と交差する第１交差方向に沿う、前記第１半導体領域と、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分、第２半導体部分及び第３半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿い、前記第７部分領域から前記第３半導体部分への方向は、前記第２方向に沿い、前記第３半導体部分は、前記第１電極領域の少なくとも一部と接した、前記半導体部材と、
    第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１電極部分との間にあり、前記第１絶縁領域の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間にある、前記第１絶縁部材と、
    前記第５電極を前記第１電極と電気的に接続する第１接続部材と、
    前記第４電極を前記第３電極と電気的に接続する第２接続部材と、
    を備えた半導体装置。
  2. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第１電極部分を含む第３電極であって、前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    第４電極と、
    第１電極領域を含む第５電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域、第６部分領域及び第７部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第１電極部分への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と、前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における位置と、の間にあり、前記第２部分領域から前記第６部分領域への方向は、前記第２方向と交差し、前記第６部分領域から前記第４電極への方向は、前記第２方向に沿い、前記第６部分領域から前記第７部分領域への方向は、前記第２方向と交差する第１交差方向に沿う、前記第１半導体領域と、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分、第２半導体部分及び第３半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿い、前記第７部分領域から前記第３半導体部分への方向は、前記第２方向に沿い、前記第３半導体部分は、前記第１電極領域の少なくとも一部と接した、
    前記半導体部材と、
    第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１電極部分との間にあり、前記第１絶縁領域の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間にある、前記第１絶縁部材と、
    を備え、
    前記第５電極は、前記第１電極と電気的に接続された、または、前記第５電極は、前記第１電極と電気的に接続されることが可能であり、
    前記第４電極は、前記第３電極と電気的に接続された、または、前記第４電極は、前記第３電極と電気的に接続されることが可能である、半導体装置。
  3. 前記第５電極は、Ｎｉ、Ｗ、及びＴｉＮよりなる群から選択された少なくとも１つを含む、請求項１または２に記載の半導体装置。
  4. 前記第５電極は、前記第３半導体部分とショットキー接触する、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第７部分領域は、前記第１交差方向において、前記第６部分領域と、前記第１電極領域の別の一部と、の間にある、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１電極領域の前記別の一部は、前記第７部分領域と接した、請求項５記載の半導体装置。
  7. 前記第５電極は、前記第７部分領域とショットキー接触する、請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第４電極、前記第５電極及び半導体部材は、ダイオードとして機能する、請求項１～７のいずれか１つに記載の半導体装置。
  9. 前記第４電極は、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第４電極は、前記第３半導体部分とオーミック接触する、請求項１～９のいずれか１つに記載の半導体装置。
  11. 前記第１電極と前記第３電極との間の距離は、前記第３電極と前記第２電極との間の距離よりも短い、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第５電極は、第２電極領域を含み、
    前記第１半導体領域は、第８部分領域を含み、
    前記第７部分領域の前記第１交差方向における位置は、前記第６部分領域の前記第１交差方向における位置と、前記第８部分領域の前記第１交差方向における位置と、の間にあり、
    前記第７部分領域の一部は、前記第１交差方向において前記第６部分領域と前記第２電極領域との間にあり、
    前記第７部分領域の少なくとも一部は、前記第２電極領域と接した、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第４電極と電気的に接続された第６電極をさらに備え、
    前記第１半導体領域は、第９部分領域及び第１０部分領域を含み、
    前記第８部分領域の前記第１交差方向における位置は、前記第７部分領域の前記第１交差方向における位置と、前記第９部分領域の前記第１交差方向における位置と、の間にあり、
    前記第１０部分領域の前記第１交差方向における位置は、前記第８部分領域の前記第１交差方向における前記位置と、前記第９部分領域の前記第１交差方向における前記位置と、の間にあり、
    前記第９部分領域から前記第６電極への向きは、前記第２方向に沿い、
    前記第２半導体領域は、第４半導体部分を含み、
    前記第１０部分領域から前記第４半導体部分への向きは、前記第２方向に沿う、請求項１２記載の半導体装置。
  14. 前記第５電極は、前記第２電極領域と接続された第３電極領域を含み、
    前記第３電極領域は、前記第４半導体部分、及び、前記第１０部分領域の一部と接した、請求項１３記載の半導体装置。
  15. 前記第５電極は、前記第４半導体部分とショットキー接触する、請求項１４記載の半導体装置。
  16. 前記第３電極の少なくとも一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にある、請求項１～１５のいずれか１つに記載の半導体装置。
  17. 前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
    前記第２絶縁領域は、前記第１方向において、前記第１半導体部分と、前記第３電極の少なくとも一部と、の間にあり、
    前記第３絶縁領域は、前記第１方向において、前記第３電極の前記少なくとも一部と、前記第２半導体部分と、の間にある、請求項１～１５のいずれか１つに記載の半導体装置。
  18. 第２絶縁部材をさらに備え、
    前記第２絶縁部材は、第１絶縁部分及び第２絶縁部分を含み、
    前記第１半導体部分は、前記第２方向において前記第４部分領域と前記第１絶縁部分との間にあり、
    前記第２半導体部分は、前記第２方向において前記第５部分領域と前記第２絶縁部分との間にあり、
    前記第１絶縁部材は、シリコン及びアルミニウムよりなる群から選択された少なくとも１つと、酸素と、を含み、
    前記第２絶縁部材は、シリコン及び窒素を含み、
    前記第１絶縁部材は窒素を含まない、または、前記第１絶縁部材における窒素の濃度は、前記第２絶縁部材における窒素の濃度よりも低く、
    前記第２絶縁部材は酸素を含まない、または、前記第２絶縁部材における酸素の濃度は、前記第１絶縁部材における酸素の濃度よりも低い、請求項１～１７のいずれか１つに記載の半導体装置。
  19. Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む窒化物部材をさらに備え、
    前記窒化物部材は、第１窒化物領域を含み、
    前記第１窒化物領域は、前記第２方向において、前記第３部分領域と前記第１絶縁領域との間に設けられた、請求項１～１８のいずれか１つに記載の半導体装置。
  20. 前記第１半導体部分の前記第２方向に沿う厚さは、前記第４部分領域の前記第２方向に沿う厚さよりも薄い、請求項１～１９のいずれか１つに記載の半導体装置。
JP2021092088A 2021-06-01 2021-06-01 半導体装置 Pending JP2022184315A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021092088A JP2022184315A (ja) 2021-06-01 2021-06-01 半導体装置
US17/527,531 US20220384422A1 (en) 2021-06-01 2021-11-16 Semiconductor device
CN202210039996.1A CN115440809A (zh) 2021-06-01 2022-01-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021092088A JP2022184315A (ja) 2021-06-01 2021-06-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2022184315A true JP2022184315A (ja) 2022-12-13

Family

ID=84194319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021092088A Pending JP2022184315A (ja) 2021-06-01 2021-06-01 半導体装置

Country Status (3)

Country Link
US (1) US20220384422A1 (ja)
JP (1) JP2022184315A (ja)
CN (1) CN115440809A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344535A (zh) * 2021-12-22 2023-06-27 中国科学院苏州纳米技术与纳米仿生研究所 可降低泄露电流的iii族氮化物晶体管结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562359B2 (ja) * 2014-06-17 2019-08-21 パナソニックＩｐマネジメント株式会社 半導体装置
US9799645B2 (en) * 2015-11-20 2017-10-24 Raytheon Company Field effect transistor (FET) structure with integrated gate connected diodes
US10573637B2 (en) * 2016-11-21 2020-02-25 Nexperia B.V. Carrier bypass for electrostatic discharge
US11552075B2 (en) * 2018-09-29 2023-01-10 Intel Corporation Group III-nitride (III-N) devices and methods of fabrication
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
JPWO2022215471A1 (ja) * 2021-04-05 2022-10-13

Also Published As

Publication number Publication date
CN115440809A (zh) 2022-12-06
US20220384422A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US11715778B2 (en) Semiconductor device
JP2020113572A (ja) 半導体装置
JP2022184315A (ja) 半導体装置
US11476336B2 (en) Semiconductor device
US10937875B2 (en) Semiconductor device
JP2017208556A (ja) 半導体装置
US10651161B2 (en) Semiconductor device
US20220384629A1 (en) Semiconductor device
US11476358B2 (en) Semiconductor device
US20230068711A1 (en) Semiconductor device
US20220393006A1 (en) Semiconductor device
US11563115B2 (en) Semiconductor device
US20230006058A1 (en) Semiconductor device
US11152480B2 (en) Semiconductor device
US20220130986A1 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
US20220336630A1 (en) Semiconductor device and method for manufacturing the same
US20220231155A1 (en) Semiconductor device and method for manufacturing the same
US11605724B2 (en) Semiconductor device
US20210234012A1 (en) Semiconductor device
US11251293B2 (en) Semiconductor device
JP2022187961A (ja) 半導体装置
US20240038849A1 (en) Semiconductor device
US20220384631A1 (en) Semiconductor device
JP2023033066A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240119