CN109196654B - 铁电装置及形成铁电装置的方法 - Google Patents

铁电装置及形成铁电装置的方法 Download PDF

Info

Publication number
CN109196654B
CN109196654B CN201780032702.XA CN201780032702A CN109196654B CN 109196654 B CN109196654 B CN 109196654B CN 201780032702 A CN201780032702 A CN 201780032702A CN 109196654 B CN109196654 B CN 109196654B
Authority
CN
China
Prior art keywords
ferroelectric
electrode
dopant
semiconductor
ferroelectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780032702.XA
Other languages
English (en)
Other versions
CN109196654A (zh
Inventor
A·A·恰范
R·甘地
B·R·库克
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109196654A publication Critical patent/CN109196654A/zh
Application granted granted Critical
Publication of CN109196654B publication Critical patent/CN109196654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含一种铁电装置，所述铁电装置包括邻近电极的铁电材料。所述装置包含沿着所述铁电材料最接近所述电极的表面的含半导体材料的区域。与所述铁电材料的其余部分相比，所述含半导体材料的区域具有较高半导体材料浓度。举例来说，所述装置可为晶体管或电容器。所述装置可并入到存储器阵列中。一些实施例包含一种形成铁电电容器的方法。在第一电极上方形成含氧化物的铁电材料。在所述含氧化物的铁电材料上方形成第二电极。邻近所述第二电极形成所述含氧化物的铁电材料的富含半导体材料的部分。

Description

铁电装置及形成铁电装置的方法
技术领域
铁电装置(例如，电容器及晶体管)及形成铁电装置的方法。
背景技术
存储器是一种类型的集成电路，且用于计算机系统中以供存储数据。存储器可制作于个别存储器单元的一或多个阵列中。可使用数字线(其还可被称为位线、数据线、感测线或数据/感测线)及存取线(其还可被称为字线)来对存储器单元进行写入或读取。数字线可沿着阵列的各列以导电方式将存储器单元互连，且存取线可沿着阵列的各行以导电方式将存储器单元互连。可通过数字线及存取线的组合而将每一存储器单元唯一地寻址。
存储器单元可为易失性的或非易失性的。非易失性存储器单元可存储数据达延长的时间段(包含当计算机被关断时)。易失性存储器耗散且因此在许多例子中需要每秒多次地进行刷新/重新写入。无论如何，存储器单元经配置以按照至少两种不同可选择状态来存留或存储存储器。在二进位系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个信息层级或状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有两个通过电绝缘材料而分离的电导体。能量(如电场)可以静电方式存储于此材料内。一种类型的电容器是铁电电容器，所述铁电电容器具有作为绝缘材料的至少部分的铁电材料。铁电材料通过具有两个稳定极化状态而表征且借此可包括存储器单元的可编程材料。铁电材料的极化状态可通过施加适合编程电压而改变并在移除所述编程电压之后保持(至少达一时间)。每一极化状态具有彼此不同的存储电荷的电容，且理想地，所述电容可用于在不反转所述极化状态的情况下写入(即，存储)并读取存储器状态，直到期望此极化状态被反转为止。较不合意地是，在一些具有铁电电容器的存储器中，读取存储器状态的行为可使极化反转。因此，在确定极化状态之后，即刻进行存储器单元的重新写入以在其确定之后立即使所述存储器单元进入预读取状态。无论如何，由于形成铁电电容器的一部分的铁电材料的双稳态特性，因此理想地并入有所述电容器的存储器单元是非易失性的。一种类型的存储器单元具有与铁电电容器串联地电耦合的选择装置。
场效应晶体管是可用于存储器单元中的另一类型的电子组件。这些晶体管包括其间具有半导电沟道区域的一对导电源极/漏极区域。导电栅极邻近所述沟道区域且通过薄栅极绝缘体材料而与所述沟道区域分离。将适合电压施加到栅极会允许电流从源极/漏极区域中的一者穿过沟道区域而流动到另一者。当将所述电压从所述栅极移除时，在很大程度上防止电流流动穿过所述沟道区域。场效应晶体管还可包含额外结构，举例来说，作为栅极构造的部分的可逆可编程电荷存储区域。除场效应晶体管之外的晶体管(举例来说，双极晶体管)可另外或交替地用于存储器单元中。
一种类型的晶体管是其中栅极构造的至少一些部分包括铁电材料的铁电场效应晶体管(FeFET)。同样地，此些材料通过两个稳定极化状态表征。场效应晶体管中的这些不同状态可通过针对晶体管的不同阈值电压(Vt)而表征或通过针对选定操作电压的不同沟道导电率而表征。可通过施加适合编程电压而改变铁电材料的极化状态，且这导致高沟道电导或低沟道电导中的一者。由铁电极化状态引起的高电导及低电导在移除编程栅极电压之后保持(至少达一时间)。可通过施加并不干扰铁电极化的小漏极电压而读取沟道电导的状态。
电容器及晶体管可用于除存储器电路之外的电路中。包含铁电电容器及晶体管在内或除铁电电容器及晶体管以外，还可在集成电路中利用其它类型的铁电装置。
附图说明
图1是实例性实施例铁电装置的一部分的图解性横截面图。
图1A是包括图1的部分的实例性实施例铁电电容器的图解性横截面图。
图1B是包括图1的部分的实例性实施例铁电晶体管的图解性横截面图。
图2展示在形成实例性实施例铁电电容器的实例性实施例方法的过程阶段处的实例性实施例铁电构造。
图3展示在形成实例性实施例铁电电容器的实例性实施例方法的过程阶段处的实例性实施例铁电构造。
图4展示在形成实例性实施例铁电电容器的实例性实施例方法的过程阶段处的实例性实施例铁电构造。
图5展示包括实例性实施例铁电电容器的实例性实施例存储器阵列的一部分。
图6展示包括实例性实施例铁电晶体管的实例性实施例存储器阵列的一部分。
具体实施方式
一些实施例包含铁电装置，所述铁电装置具有邻近电极的铁电材料；且包括沿着所述铁电材料最接近所述电极的表面的含半导体材料的区域。所述铁电材料可为电绝缘的。与所述铁电材料的其余部分相比，所述含半导体材料的区域具有较高半导体材料浓度。所述铁电装置可为(举例来说)铁电电容器、铁电晶体管等。
参考图1、1A及1B而描述实例性装置。
参考图1，图解说明铁电装置10的一部分。装置10包括位于铁电材料16上方的电极14。所述铁电材料可包括一或多种氧化物，且可在装置10的制作期间发生的问题是氧空位可沿着电极14与铁电材料16之间的界面而被引入。此些氧空位可(举例来说)由于在于铁电材料上方形成电极14期间引入的缺陷而产生。在一些实施例中，沿着铁电材料16的上部区域提供富含半导体的区域18。所述富含半导体的区域可包括(举例来说)硅、锗等中的一或多者。用虚线19图解性地图解说明所述富含半导体的区域的下部边界。在一些实施例中，所述富含半导体的区域可为极薄的；且可通过从电极14向下扩散半导体材料或使半导体材料扩散穿过电极14(如在图2及4的实例性方法中所描述)或者从含半导体的层向下扩散半导体材料(如在图3的实例性方法中所描述)而形成。铁电材料16可为电绝缘的。
在一些实施例中，富含半导体的区域18可被视为沿着铁电材料16最接近电极14的表面的含半导体材料的区域。
富含半导体的区域可减轻与铁电材料的上部区域中的氧空位相关联的缺陷，且可借此相对于缺少富含半导体的区域的常规装置而改善铁电装置10的性能。对所述缺陷的此减轻可通过将半导体引入到空位中及/或通过其它机制而发生。铁电装置10相对于常规装置的经改善性能可由经改善剩余极化作用、经改善耐久性、经改善压印/存留性等中的一或多者表明。
电极14包括电极材料20。此电极材料可为任何适合材料；且在一些实施例中可包括选自由以下各项组成的群组的一或多种材料、基本上由所述一或多种材料组成或由所述一或多种材料组成：W、WN、TiN、TiCN、TiAlN、TiAlCN、Ti-W、Ru-TiN、TiOCN、RuO、RuTiON、TaN、TaAlN、TaON及TaOCN等，其中所述化学式指示主要成分而非特定化学计量。所述电极材料可包含元素金属、两种或多于两种元素金属的合金、导电金属化合物及/或任何其它适合材料。尽管所述电极经图解说明为包括单种均质材料，但在其它实施例中，所述电极可包括两种或多于两种离散单独材料。
铁电材料16可为任何适合材料。在一些实施例中，铁电材料16可包括选自由以下各项组成的群组的一或多种材料、基本上由所述一或多种材料组成或由所述一或多种材料组成：过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅、氧化钽及钛酸锶钡；且所述铁电材料中具有包括以下各项中的一或多者的掺杂剂：硅、铝、镧、钇、铒、钙、镁、铌、锶及稀土元素。尽管铁电材料经图解说明为包括单种均质材料，但在其它实施例中，所述铁电材料可包括两种或多于两种离散单独材料。
装置10可对应于若干个铁电装置中的任一者。图1A及图1B分别图解说明实例性铁电电容器10a及实例性铁电晶体管10b，包括上文参考图1的装置10而描述的各种区域。
参考图1A，铁电电容器10a包括位于铁电材料16的一侧上的电极14及位于所述铁电材料的另一侧上的另一电极22。电极22及14可分别被称为第一电极及第二电极。
电极22包括电极材料24。此电极材料可包括上文相对于电极14的电极材料20而描述的组合物中的任一者。在一些实施例中，电极22及14可包括彼此相同的组合物，且在其它实施例中，可包括相对于彼此不同的组合物。
在所图解说明的实施例中，富含半导体的区域18是仅沿着与电极14及22中的一者的界面的，而非沿着与所述电极中的每一者的界面均存在富含半导体的区域。然而，可在特定应用期望的情况下沿着电极22及14中的两者形成富含半导体的区域。
参考图1B，铁电晶体管10b包括作为位于铁电材料16上面的栅极的电极14，且包括位于所述铁电材料下面的半导体材料26。电极材料20可被视为栅极材料，且在一些实施例中，所述栅极材料可为相对于图1B的横截面向页面内外延伸的字线的区域。
源极/漏极区域28及30在铁电材料的相对侧上延伸到半导体材料26中，且沟道区域32在所述铁电材料下方且在所述源极/漏极区域之间延伸。单独栅极电介质并未在铁电材料16与沟道区域32之间进行展示，但可在特定应用期望的情况下提供此单独栅极电介质。
半导体材料26可包括任何适合材料，且在一些实施例中可包括单晶硅。源极/漏极区域28及30可为延伸到半导体材料26中的经导电掺杂的区域。
在一些实施例中，材料26可被视为支撑铁电晶体管10b的半导体衬底。图1A的铁电电容器10a也可由半导体衬底(图1A中未展示)支撑。术语“半导体衬底”意指包括半导电材料的任何构造，所述半导电材料包含(但并不限于)例如半导电晶片的块体半导电材料(单独的或者处于包括其它材料的组合件中)以及半导电材料层(单独的或者处于包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含(但并不限于)上文所描述的半导体衬底。在一些应用中，半导体衬底可含有与集成电路制作相关联的一或多种材料。此些材料可包含(举例来说)耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多者。
一些实施例包含形成铁电装置的方法。参考图2到4而描述形成铁电电容器的实例性方法。可利用对此些方法的修改来形成其它铁电装置，举例来说，例如铁电晶体管。
参考图2，电容器构造10c包括位于一对相对电极22与14之间的铁电材料16。顶部电极14经展示为包括穿过其分散的半导体材料，其中此经分散半导体材料是通过点画而图解性地图解说明。举例来说，电极14可包括含有以下各项中的一或多者的组合物、基本上由所述组合物组成或由所述组合物组成：钛、硅、钨、铪、钽、钌及氮。此组合物可由(举例来说)化学式TiSiN、WSiN、HfSiN、WSi、WSiN、TaSiN、RuSi中的一或多者来表示，其中所述化学式指示组合物的主要成分，而非指示特定化学计量。
铁电材料可为含氧化物的材料；且可(举例来说)包括上文参考图1而描述的组合物中的一或多者。举例来说，在一些实施例中，含氧化物的铁电材料可包括氧化铪及氧化锆中的一者或两者、基本上由氧化铪及氧化锆中的一者或两者组成或由氧化铪及氧化锆中的一者或两者组成；适当地经掺杂以具有所要铁电性质。所述含氧化物的铁电材料可为电绝缘的。
将构造10c转换成包括富含半导体的区域18的构造10d，如用箭头31图解性地图解说明。此转换可包括热处理或其它适当处理以致使半导体材料从电极14迁移到铁电材料16的上部部分中且借此将此上部部分转换成富含半导体的区域18。在其中上部电极14包括TiSiN、WSiN、HfSiN、WSi、TaSiN或RuSi的实施例中，富含半导体的区域18富含有硅。在其它实施例中，上部电极可包括其它半导体材料；举例来说，例如锗或锗与硅的组合。在此些其它实施例中，富含半导体的区域可富含有硅、锗或其它适合半导体材料中的一或多者。
由箭头31指示的转换可随着在形成电极14之后发生的处理(举例来说，热处理)而发生，如所图解说明。或者，此转换可在形成电极14期间发生。举例来说，电极14可沉积有包括半导体材料的混合物，且在此沉积期间半导体材料中的一些半导体材料可扩散到铁电材料16的上部部分中以形成富含半导体的区域18。
在一些实施例中，图2的构造10d可被视为包括位于一对电极22与14之间的含氧化物的铁电材料16，并包括所述含氧化物的铁电材料的邻近电极14且直接抵靠电极14的富含半导体材料的部分。此富含半导体材料的部分可包括任何适合半导体材料；且在一些实施例中可包括硅及锗中的一者或两者。在一些实例性实施例中，区域18可为铁电材料的富含硅的区域，且电极14可包括金属及硅。在一些实例性实施例中，电极14可包括钛及硅；且在一些实例性实施例中，可包括钛、硅及氮。在一些实例性实施例中，电极14可包括钌及硅；钽及硅；钽、氮及硅；或硅与上文参考图1而描述的电极材料的任何其它组合。
参考图3，电容器构造10e包括位于一对相对电极22与14之间的铁电材料16，且包括位于顶部电极14与铁电材料16之间的半导体材料层40。
通过点画而图解性地图解说明层40内的半导体材料。此半导体材料可包括任何适合半导体材料；且在一些实施例中可包括硅及锗中的一者或两者。
层40可为极薄的，且在一些实施例中可具有从约一个单层到小于或等于约
Figure GDA0001877199860000061
的范围内的厚度。可利用任何适合处理而形成此层，包含(举例来说)原子层沉积、化学气相沉积等。在一些实施例中，通过以下各项而形成构造10e：在电极22上方沉积铁电材料16；然后在铁电材料16上方沉积含半导体的层40；及最终在层40上方沉积电极14的材料。
铁电材料可为含氧化物的材料；且可(举例来说)包括上文参考图1而描述的组合物中的一或多者。举例来说，在一些实施例中，含氧化物的铁电材料可包括氧化铪及氧化锆中的一者或两者、基本上由氧化铪及氧化锆中的一者或两者组成或由氧化铪及氧化锆中的一者或两者组成；适当地经掺杂以具有所要铁电性质。
将构造10e转换成包括富含半导体的区域18的构造10f，如利用箭头33所图解性地图解说明。此转换可包括热处理或其它适当处理以致使半导体材料从层40迁移到铁电材料16的上部部分中且借此将此上部部分转换成富含半导体的区域18。在一些实施例中，层40可包括硅及锗中的一者或两者，且富含半导体的区域18可因此富含有硅及锗中的一者或两者。
由箭头33指示的转换可随着在形成层40及电极14之后发生的处理(举例来说，热处理)而发生，如所图解说明。或者，此转换可在形成层40期间及/或在形成电极14期间发生；或可在形成层40之后且在形成电极14之前发生。
在一些实施例中，图3的构造10f可被视为包括位于铁电材料16与电极14之间的含半导体的层40，且包括沿着此层的富含半导体材料的部分18。此富含半导体材料的部分可包括任何适合半导体材料；且在一些实施例中可包括硅及锗中的一者或两者。层40可包括任何适合厚度，举例来说，例如从约一个单层到小于或等于约
Figure GDA0001877199860000071
的范围内的厚度。在一些实例性实施例中，区域18可为铁电材料的富含硅的区域，且层40可包括硅、基本上由硅组成或由硅组成。在一些实例性实施例中，电极14可包括金属、金属氮化物、钛、氮化钛、钌、钽、氮化钽，或上文参考图1而描述的电极材料中的任何其它电极材料。
尽管图3的构造10f经展示为包括位于富含半导体的区域18上方的层40，但在其它实施例中，层40的整体可经消耗以形成富含半导体的区域18使得并无原始层40保留于构造10f中。
参考图4，电容器构造10g包括位于一对相对电极22与14之间的铁电材料16，且包括位于顶部电极14的与铁电材料16相对的侧上的半导体材料层42。
通过点画而图解性地图解说明层42内的半导体材料。此半导体材料可包括任何适合半导体材料；且在一些实施例中可包括硅及锗中的一者或两者。
层42可为任何适合厚度，且在一些实施例中可具有从约
Figure GDA0001877199860000072
到小于或等于约
Figure GDA0001877199860000073
或者从约
Figure GDA0001877199860000074
到小于或等于约
Figure GDA0001877199860000075
的范围内的厚度。可利用任何适合处理而形成此层，包含(举例来说)原子层沉积、化学气相沉积等。在一些实施例中，通过以下各项而形成构造10g：在电极22上方沉积铁电材料16；然后在材料16上方沉积电极14的材料；及最终在电极14上方沉积含半导体的层42。
铁电材料可为含氧化物的材料；且可(举例来说)包括上文参考图1而描述的组合物中的一或多者。举例来说，在一些实施例中，含氧化物的铁电材料可包括氧化铪及氧化锆中的一者或两者、基本上由氧化铪及氧化锆中的一者或两者组成或由氧化铪及氧化锆中的一者或两者组成；适当地经掺杂以具有所要铁电性质。
将构造10g转换成包括富含半导体的区域18的构造10h，如用箭头35图解性地图解说明。此转换可包括热处理或其它适当处理以致使半导体材料从层42迁移穿过电极14且迁移到铁电材料16的上部部分中。此借此将材料16的此上部部分转换成富含半导体的区域18。在一些实施例中，层42可包括硅及锗中的一者或两者，且富含半导体的区域18可因此富含有硅及锗中的一者或两者。
半导体材料从层42迁移穿过电极14会致使半导体材料分散穿过电极14。在一些实施例中，电极14可在构造10g中由金属氮化物(举例来说，氮化钛)组成，且可在构造10h中包括硅、金属及氮(举例来说，可为TiSiN、WSiN、HfSiN、WSi、TaSiN、RuSi等，其中所述化学式指示成分且并非特定化学计量)。电极14可保持相对薄的以使半导体材料能够从层42全部扩散到铁电材料16，且在一些实施例中可具有从约
Figure GDA0001877199860000081
到约
Figure GDA0001877199860000082
的范围内的厚度。电极材料的厚度可多少取决于电极材料的密度，其中虽然仍实现半导体材料穿过电极材料的所要扩散，但与较致密电极材料相比，较不致密的电极材料是适合为较厚的。
通过箭头35指示的转换可随着在形成层42之后发生的处理(举例来说，热处理)而发生，如所图解说明。或者，此转换可在形成层42期间发生。
在一些实施例中，图4的构造10h可被视为包括位于电极14相对于铁电材料16的相对侧上的含半导体材料的层42，包括层42的分散穿过电极14的半导体材料，且包括层42的位于电极14与铁电材料16的其余部分之间的富含半导体材料的部分18内的半导体材料。层42的半导体材料可包括任何适合半导体材料；且在一些实施例中可包括硅及锗中的一者或两者。在一些实例性实施例中，区域18可为铁电材料的富含硅的区域。层42可包括任何适合厚度，举例来说，例如约
Figure GDA0001877199860000083
到小于或等于约
Figure GDA0001877199860000084
约
Figure GDA0001877199860000085
到小于或等于约
Figure GDA0001877199860000086
或者约
Figure GDA0001877199860000087
到小于或等于约
Figure GDA0001877199860000088
的范围内的厚度。在一些实例性实施例中，区域18可为铁电材料的直接抵靠电极14的一侧的富含硅的区域；且层42可包括硅、基本上由硅组成或由硅组成并直接抵靠电极14的相对侧。在一些实例性实施例中，构造10h的电极14可包括硅结合金属、金属氮化物、钛、氮化钛、钌、钽、氮化钽，或上文参考图1而描述的电极材料中的任何其它电极材料。
在一些实施例中，类似于图4的处理的处理可包括穿过电极14植入或以其它方式浸入半导体材料，且此处理可或可不在电极14的顶部上形成层42。
图2到4的方法图解说明形成铁电电容器的实例性实施例，其中：在第一电极22上方形成含氧化物的铁电材料16；在所述含氧化物的铁电材料上方形成第二电极14；及邻近第二电极14形成所述铁电材料的富含半导体材料的部分18。在一些实施例中，可在形成第二电极14之前形成富含半导体材料的部分18(举例来说，此可在图3的实施例中发生)；且在其它实施例中，可在形成第二电极期间或在形成第二电极之后形成富含半导体材料的部分18(举例来说，此可在图2到4的实施例中的任一者中发生)。
一些实施例包含含有铁电装置的存储器阵列。参考图5及6描述实例性存储器阵列。
参考图5，存储器阵列50的一部分经展示为包括铁电电容器10a。所述存储器阵列的所图解说明部分包括晶体管装置52，所述晶体管装置具有连接到字线(WL)56的栅极54。源极/漏极区域58及60位于所述栅极的相对侧上，且沟道区域62在所述源极/漏极区域之间且在所述栅极下方延伸。栅极通过栅极电介质64而与沟道区域间隔开。源极/漏极区域58与位线(BL)66电耦合，且源极/漏极区域60与铁电电容器10a电耦合。所述铁电电容器可为数据存储装置(即，存储器单元)，且可表示大量用于存储器阵列内的大体上相同的存储器单元。术语“大体上相同”指示存储器单元在合理制作及测量公差内是相同的。
参考图6，存储器阵列70的一部分经展示以包括铁电晶体管10b。所述铁电晶体管的栅极与字线(WL)72电耦合，且源极/漏极区域28与位线(BL)74电耦合。所述晶体管可为数据存储装置(存储器单元)，且可表示大量用于存储器阵列内的大体上相同的存储器单元。
上文所论述的装置可并入到电子系统中。这些电子系统可用于(举例来说)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子系统可为宽广范围的系统(举例来说，例如相机、无线装置、显示器、芯片集、机顶盒、游戏、照明设备、运载工具、时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等)中的任一者。
除非另有规定，否则本文中所描述的各种材料、物质、组合物等可利用现在已知或者尚有待于开发的任何适合方法(包含(举例来说)原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等)来形成。
术语“电介质”及“电绝缘”两者均可用于描述具有绝缘电性质的材料。在本发明中所述术语被视为同义的。在一些例子中对术语“电介质”的利用及在其它例子中对术语“电绝缘”的利用可能是为了在本发明内提供语言变化，从而在所附权利要求书内简化前置基础，且并非用于指示任何显著化学或电差异。
图式中的各种实施例的特定定向是仅出于说明性目的，且可在一些应用中相对于所展示定向而旋转所述实施例。本文中所提供的说明及所附权利要求书是关于在各种特征之间具有所描述关系的任何结构，而不管所述结构是处于所述图式的特定定向中还是相对于此定向而被旋转。
所附图解说明的横截面图仅展示横截面的平面内的特征，且为了简化所述图式，并未展示所述横截面的所述平面后面的材料。
当一结构在上文中被称为“位于”另一结构“上”或“抵靠”另一结构时，其可直接位于所述另一结构上或还可存在介入结构。相比来说，当一结构被称为“直接位于”另一结构“上”或“直接抵靠”另一结构时，不存在介入结构。当一结构被称为“连接”到另一结构或“耦合”到另一结构时，其可直接连接或耦合到所述另一结构，或可存在介入结构。相比来说，当一结构被称为“直接连接”到另一结构或“直接耦合”到另一结构时，不存在介入结构。
一些实施例包含一种铁电装置，所述铁电装置包括邻近电极的铁电材料，且包括沿着所述铁电材料最接近所述电极的表面的含半导体材料的区域。与所述铁电材料的其余部分相比，所述含半导体材料的区域具有较高半导体材料浓度。
一些实施例包含一种铁电电容器，所述铁电电容器在一对电极之间包括含氧化物的绝缘铁电材料，且包括所述含氧化物的铁电材料的邻近所述电极中的一者的富含半导体材料的部分。
一些实施例包含一种铁电电容器，所述铁电电容器包括：第一电极；绝缘铁电材料，其位于所述第一电极上方；及第二电极，其位于所述铁电材料上方且直接抵靠所述铁电材料。所述第二电极包括金属及硅。所述铁电材料的富含硅的区域直接抵靠所述第二电极。
一些实施例包含一种铁电电容器，所述铁电电容器包括：第一电极；铁电材料，其位于所述第一电极上方；含硅层，其位于所述铁电材料上方且直接抵靠所述铁电材料；及第二电极，其位于所述含硅层上方且直接抵靠所述含硅层。所述第二电极包括金属。
一些实施例包含一种铁电电容器，所述铁电电容器包括：第一电极；绝缘铁电材料，其位于所述第一电极上方；及第二电极，其位于所述铁电材料上方且直接抵靠所述铁电材料。所述第二电极包括金属及硅，且具有从约
Figure GDA0001877199860000101
到约
Figure GDA0001877199860000102
的范围内的厚度。含硅材料位于所述第二电极上方且直接抵靠所述第二电极。所述铁电材料的富含硅的区域直接抵靠所述第二电极。
一些实施例包含一种形成铁电电容器的方法。在第一电极上方形成含氧化物的铁电材料。在所述含氧化物的铁电材料上方形成第二电极。邻近所述第二电极形成所述含氧化物的铁电材料的富含半导体材料的部分。
按照条例，已在语言上关于结构及方法特征较特定或较不特定地描述本文中所揭示的标的物。然而，应理解，由于本文中所揭示的手段包括实例性实施例，因此权利要求书并不限于所展示及所描述的特定特征。因此，权利要求书是由字面措辞来提供完整范围，且应根据等效内容的教义适当地予以解释。

Claims (23)

1.一种铁电装置，其包括：
第一导电材料；
第二导电材料，其位于所述第一导电材料上方；及
铁电材料，其位于所述第一导电材料与所述第二导电材料之间，所述铁电材料沿着界面具有与所述第一导电材料接触的第一表面，具有与所述第二导电材料接触的相对第二表面，且具有从所述第一表面延伸到所述第二表面的厚度，所述铁电材料在整个所述厚度上掺杂有第一掺杂剂，所述铁电材料沿着所述界面具有富含掺杂剂的区域，所述富含掺杂剂的区域富含第二掺杂剂，所述第二掺杂剂包含硅和锗中的一者或两者，所述第二掺杂剂在所述富含掺杂剂的区域内相对于所述铁电材料的其余部分提供更高浓度的半导体。
2.根据权利要求1所述的铁电装置，其中所述第二导电材料包括选自由W、Ti、Ru、Al及Ta组成的群组的一或多种元素。
3.根据权利要求1所述的铁电装置，其中所述第二导电材料包括金属氮化物。
4.根据权利要求1所述的铁电装置，其中所述铁电材料包括铪。
5.根据权利要求4所述的铁电装置，其中所述第一掺杂剂进一步包括选自由硅、铝、镧、钇、铒、钙、镁、铌及锶组成的群组的一或多种掺杂剂元素。
6.根据权利要求5所述的铁电装置，其中所述铁电材料包括掺杂有Al及Nb中的一者的氧化铪。
7.根据权利要求1所述的铁电装置，其中所述铁电材料包括由过渡金属氧化物、锆、氧化锆、锆钛酸铅、氧化钽及钛酸锶钡组成的群组中的一或多种成份。
8.根据权利要求1所述的铁电装置，其中所述第一导电材料及所述第二导电材料各自是含金属的。
9.根据权利要求1所述的铁电装置，其中所述第二导电材料进一步包括碳。
10.一种铁电电容器，其包括：
下部包括金属的电极材料；
上部包括金属的电极材料；
铁电材料，其沿着所述铁电材料的富含掺杂剂的界面区域具有与所述下部包括金属的电极材料接触的第一表面且具有与所述上部包括金属的电极材料接触的相对第二表面，整个所述铁电材料掺杂有第一掺杂剂，且所述富含掺杂剂的界面区域富含第二掺杂剂，所述第二掺杂剂包括硅和锗中的一者或两者，所述第二掺杂剂在所述富含掺杂剂的界面区域内相对于所述铁电材料的其余部分提供更高浓度的半导体。
11.根据权利要求10所述的铁电电容器，其中所述铁电材料由氧化铪及氧化锆中的一者或两者组成。
12.根据权利要求10所述的铁电电容器，其中所述上部包括金属的电极包括由TiN、TiCN、RuO、RuTiON及TiOCN组成的群组中的一或多种成份。
13.根据权利要求12所述的铁电电容器，其中上部包括金属的电极进一步包括Si。
14.根据权利要求13所述的铁电电容器，其中在所述上部包括金属的电极内的所述Si是遍及所述上部包括金属的电极材料而存在。
15.根据权利要求13所述的铁电电容器，其中所述第二掺杂剂仅存在于所述界面区域内。
16.一种铁电装置，其包括：
导电材料，其位于铁电材料上方且直接抵靠所述铁电材料，所述导电材料包括由元素金属、两种或多于两种元素金属的金属合金及导电金属化合物组成的群组中的一或多种成份，所述铁电材料沿着界面区域与所述导电材料接触，第一掺杂剂存在于整个所述铁电材料中，且所述界面区域富含第二掺杂剂，所述第二掺杂剂包含硅和锗中的一者或两者，所述第二掺杂剂在所述界面区域内相对于所述铁电材料的其余部分提供更高浓度的半导体。
17.根据权利要求16所述的铁电装置，其中Si及Ge两者均是沿着所述界面存在。
18.一种形成铁电电容器的方法，其包括：
在第一电极上方形成含氧化物的铁电材料，第一掺杂剂存在于整个所述含氧化物的铁电材料中；及
在所述含氧化物的铁电材料上方形成第二电极，所述第二电极沿着界面与所述含氧化物的铁电材料接触；及
通过以第二掺杂剂填充氧空位，从而沿着所述界面形成富含掺杂剂的区域，所述第二掺杂剂由硅及锗中的一者或两者组成，所述第二掺杂剂在所述富含掺杂剂的区域内相对于所述含氧化物的铁电材料的其余部分提供更高浓度的半导体。
19.根据权利要求18所述的方法，其中所述第二掺杂剂包括硅及锗两者。
20.根据权利要求18所述的方法，其中利用在形成所述第二电极之前提供于所述含氧化物的铁电材料上方的一层半导体材料来形成所述富含掺杂剂的区域。
21.根据权利要求18所述的方法，其中在形成所述第二电极之后形成所述富含掺杂剂的区域。
22.根据权利要求21所述的方法，其中所述第二电极被形成为包括穿过其分散的硅及锗中的所述一者或两者，且其中硅及锗中的一者或两者从所述第二电极迁移以形成所述富含掺杂剂的区域。
23.根据权利要求21所述的方法，其进一步包括在所述第二电极与所述含氧化物的铁电材料相对的侧上形成一层半导体材料，且使半导体材料从所述层扩散穿过所述第二电极以形成所述富含掺杂剂的区域。
CN201780032702.XA 2016-05-25 2017-01-10 铁电装置及形成铁电装置的方法 Active CN109196654B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/164,749 US20170345831A1 (en) 2016-05-25 2016-05-25 Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US15/164,749 2016-05-25
PCT/US2017/012864 WO2017204863A1 (en) 2016-05-25 2017-01-10 Ferroelectric devices and methods of forming ferroelectric devices

Publications (2)

Publication Number Publication Date
CN109196654A CN109196654A (zh) 2019-01-11
CN109196654B true CN109196654B (zh) 2022-09-30

Family

ID=60412845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032702.XA Active CN109196654B (zh) 2016-05-25 2017-01-10 铁电装置及形成铁电装置的方法

Country Status (7)

Country Link
US (2) US20170345831A1 (zh)
EP (1) EP3479413A4 (zh)
JP (1) JP6780026B2 (zh)
KR (1) KR102185788B1 (zh)
CN (1) CN109196654B (zh)
TW (1) TWI661538B (zh)
WO (1) WO2017204863A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111303A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US10734531B2 (en) 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
WO2019195024A1 (en) * 2018-04-02 2019-10-10 Lam Research Corporation Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers
US10702940B2 (en) 2018-08-20 2020-07-07 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same
KR20200021276A (ko) 2018-08-20 2020-02-28 삼성전자주식회사 전자 소자 및 그 제조방법
US10998338B2 (en) * 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
KR20210033346A (ko) 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20210081180A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11903218B2 (en) 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US11843037B2 (en) 2021-03-19 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11737283B1 (en) 2021-11-01 2023-08-22 Kepler Computing Inc. Method of forming a stack of non-planar capacitors including capacitors with non-linear polar material and linear dielectric for common mode compensation in a memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
CN116847660A (zh) * 2022-03-22 2023-10-03 华为技术有限公司 一种铁电材料、铁电存储单元、存储器及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214673A (zh) * 2010-04-08 2011-10-12 海力士半导体有限公司 半导体器件及其制造方法
CN104094430A (zh) * 2011-12-02 2014-10-08 桑迪士克3D有限责任公司 具有钝化的切换层的非易失性电阻式存储器元件

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745278A (en) * 1986-10-23 1988-05-17 Varo, Inc. Capacitive bolometer with improved responsivity
KR960004462B1 (ko) * 1992-08-07 1996-04-06 삼성전자주식회사 반도체 장치의 커패시터 제조방법
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
AU1649797A (en) * 1997-03-13 1998-09-17 Christopher John Ball Self-watering plant guard
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US8253183B2 (en) * 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
JP3932356B2 (ja) * 2002-07-22 2007-06-20 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法
US6774446B2 (en) * 2002-10-31 2004-08-10 Hewlett-Packard Development Company, L.P. Efficient spin-injection into semiconductors
WO2004109749A2 (en) * 2003-06-11 2004-12-16 Yeda Research And Development Company Ltd. Pyroelectric compound and method of its preparation
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
JP5054936B2 (ja) * 2005-06-22 2012-10-24 パナソニック株式会社 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
JP6008365B2 (ja) * 2012-09-05 2016-10-19 新電元工業株式会社 充電装置
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP5902111B2 (ja) * 2013-03-06 2016-04-13 株式会社東芝 半導体記憶装置
KR101609178B1 (ko) * 2013-09-16 2016-04-07 엔에이치엔엔터테인먼트 주식회사 사용자의 이동경로에 기반하여 보상을 제공하는 서비스 방법 및 시스템
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US9147689B1 (en) * 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US9768181B2 (en) * 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US9412600B2 (en) * 2014-08-28 2016-08-09 Globalfoundries Inc. Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214673A (zh) * 2010-04-08 2011-10-12 海力士半导体有限公司 半导体器件及其制造方法
CN104094430A (zh) * 2011-12-02 2014-10-08 桑迪士克3D有限责任公司 具有钝化的切换层的非易失性电阻式存储器元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Phase transitions in ferroelectric silicon doped hafnium oxide";BOSCKE T S ET AL;《APPLIED PHYSICS LETTERS》;20110915;第112904-1至112904-3页及附图1-4 *

Also Published As

Publication number Publication date
JP2019517153A (ja) 2019-06-20
US20170345831A1 (en) 2017-11-30
JP6780026B2 (ja) 2020-11-04
EP3479413A4 (en) 2019-10-23
TWI661538B (zh) 2019-06-01
WO2017204863A1 (en) 2017-11-30
CN109196654A (zh) 2019-01-11
KR20180137580A (ko) 2018-12-27
EP3479413A1 (en) 2019-05-08
KR102185788B1 (ko) 2020-12-03
US20200227423A1 (en) 2020-07-16
TW201742235A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN109196654B (zh) 铁电装置及形成铁电装置的方法
US11856790B2 (en) Ferroelectric capacitors
US10784374B2 (en) Recessed transistors containing ferroelectric material
US10950384B2 (en) Method used in forming an electronic device comprising conductive material and ferroelectric material
TW202118015A (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant