KR20180137580A - 강유전 소자 및 강유전 소자를 형성하는 방법 - Google Patents

강유전 소자 및 강유전 소자를 형성하는 방법 Download PDF

Info

Publication number
KR20180137580A
KR20180137580A KR1020187036277A KR20187036277A KR20180137580A KR 20180137580 A KR20180137580 A KR 20180137580A KR 1020187036277 A KR1020187036277 A KR 1020187036277A KR 20187036277 A KR20187036277 A KR 20187036277A KR 20180137580 A KR20180137580 A KR 20180137580A
Authority
KR
South Korea
Prior art keywords
ferroelectric
electrode
semiconductor material
silicon
oxide
Prior art date
Application number
KR1020187036277A
Other languages
English (en)
Other versions
KR102185788B1 (ko
Inventor
아쇼니타 에이. 카반
라마나단 간디
베쓰 알. 쿡
두라이 비샤크 니르말 라마스와미
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180137580A publication Critical patent/KR20180137580A/ko
Application granted granted Critical
Publication of KR102185788B1 publication Critical patent/KR102185788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H01L21/28291—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

일부 실시예는 전극에 인접한 강유전 물질을 포함하는 강유전 소자를 포함한다. 상기 소자는 전극에 가장 근접한 강유전 물질의 표면을 따르는 반도체 물질-함유 영역을 포함한다. 반도체 물질-함유 영역은 나머지 강유전 물질보다 더 높은 농도의 반도체 물질을 갖는다. 상기 소자는 예를 들어, 트랜지스터 또는 커패시터일 수 있다. 상기 소자는 메모리 어레이로 통합될 수 있다. 일부 실시예는 강유전 커패시터를 형성하는 방법을 포함한다. 제1 전극 위에 산화물-함유 강유전 물질이 형성된다. 산화물-함유 강유전 물질 위에 제2 전극이 형성된다. 제2 전극에 인접하여 산화물-함유 강유전 물질의 반도체 물질-농축 부분이 형성된다.

Description

강유전 소자 및 강유전 소자를 형성하는 방법
강유전 소자들(예를 들어, 커패시터들 및 트랜지스터들) 및 강유전 소자들을 형성하는 방법.
메모리는 집적 회로의 일 유형이고, \데이터를 저장하기 위해 컴퓨터 시스템들에 사용될 수 있다. 메모리는 개별적인 메모리 셀들의 하나 이상의 어레이로 제조될 수 있다. 메모리 셀들은 디지트 라인들(비트 라인들, 데이터 라인들, 감지 라인들 또는 데이터/감지 라인들로도 지칭될 수 있음) 및 액세스 라인들(워드 라인들로도 지칭될 수 있음)을 사용하여 기입되거나 그것들로부터 판독될 수있다. 디지트 라인들은 어레이의 컬럼들을 따라 메모리 셀들을 전도적으로 상호 연결시킬 수 있으며, 액세스 라인들은 어레이의 로우들을 따라 메모리 셀들을 전도적으로 상호 연결시킬 수있다. 각각의 메모리 셀은 디지트 라인 및 액세스 라인의 조합을 통해 고유하게 어드레싱될 수 있다.
메모리 셀들은 휘발성 또는 비-휘발성일 수 있다. 비-휘발성 메모리 셀들은 컴퓨터가 꺼져있을 때를 포함하여 장시간 동안 데이터를 저장할 수 있다. 휘발성 메모리는 소멸되므로 많은 경우 초당 여러 번 새로 고침/재기입해야 한다. 그럼에도 불구하고, 메모리 셀들은 메모리를 적어도 두 개의 상이한 선택 가능한 상태로 유지 또는 저장하도록 구성된다. 이진 시스템에서, 상태들은 "0" 또는 "1" 중 어느 하나로 고려된다. 다른 시스템들에서는, 적어도 일부 개별적인 메모리 셀이 정보의 둘보다 많은 레벨 또는 상태를 저장하도록 구성될 수 있다.
커패시터는 메모리 셀에 사용될 수 있는 전자 부품의 일 유형이다. 커패시터는 전기 절연 물질로 분리되는 두 개의 전기 전도체를 갖는다. 전기장으로서의 에너지는 그러한 물질 내에 정전기적으로 저장될 수 있다. 커패시터의 일 유형은 절연 물질의 적어도 일부로서 강유전 물질을 갖는 강유전 커패시터이다. 강유전 물질은 두 개의 안정한 분극 상태를 갖는 것으로 특징 지어지며, 그렇게 함으로써 메모리 셀의 프로그램 가능한 물질을 포함할 수 있다. 강유전 물질의 분극 상태는 적절한 프로그래밍 전압의 인가에 의해 변경될 수 있고, 프로그래밍 전압의 제거(시간당 적어도 한 번) 후에 유지된다. 각각의 분극 상태는 다른 분극 상태와 상이한 전하 축적 캐패시턴스를 가지며, 이상적으로는 분극 상태가 역전되는 것이 요구될 때까지 그러한 상태를 역전시키지 않고 메모리 상태를 기입(즉, 저장) 및 판독하는데 사용될 수 있다. 덜 바람직하게, 강유전 캐패시터들을 갖는 일부 메모리에서는, 메모리 상태를 판독하는 동작이 분극을 역전시킬 수 있다. 따라서, 분극 상태를 결정할 때, 메모리 셀을 그 결정 직후에 사전 판독 상태로 만들기 위해 메모리 셀의 재기입이 수행된다. 그럼에도 불구하고, 강유전 커패시터를 통합하는 메모리 셀은 이상적으로는 커패시터의 일부를 형성하는 강유전 물질의 쌍-안정 특성들로 인해 비-휘발성이다. 메모리 셀의 일 유형은 강유전 커패시터와 직렬로 전기적으로 결합된 선택 소자를 갖는다.
전계 효과 트랜지스터는 메모리 셀에 사용될 수 있는 전자 부품의 다른 유형이다. 이들 트랜지스터는 그 사이에 반전도성 채널 영역을 갖는 한 쌍의 전도성 소스/드레인 영역을 포함한다. 전도성 게이트는 채널 영역에 인접하고 얇은 게이트 절연체 물질로 채널 영역과 분리된다. 적절한 전압을 게이트에 인가하면 채널 영역을 통해 소스/드레인 영역들 중 하나로부터 다른 영역으로 전류가 흐르게 된다. 전압이 게이트에서 제거될 때, 전류는 채널 영역을 통해 흐르는 것이 대체로 방지된다. 전계 효과 트랜지스터들은 또한 추가 구조, 예를 들어 게이트 구성의 일부로서 가역적으로 프로그램 가능한 전하 저장 영역들을 포함할 수 있다. 전계 효과 트랜지스터들 이외의 트랜지스터들, 예를 들어 바이폴라 트랜지스터들이 메모리 셀들에 추가적으로 또는 대안적으로 사용될 수 있다.
트랜지스터의 일 유형은 게이트 구성의 적어도 일부분이 강유전 물질을 포함하는 강유전 전계 효과 트랜지스터(FeFET, ferroelectric field effect transistor)이다. 다시, 그러한 물질들은 두 개의 안정된 분극 상태를 특징으로 한다. 전계 효과 트랜지스터들 에서의 이들 상이한 상태는 트랜지스터마다 상이한 임계 전압(Vt) 또는 선택된 동작 전압마다 상이한 채널 전도성에 의해 특징지어질 수 있다. 강유전 물질의 분극 상태는 적절한 프로그래밍 전압의 인가에 의해 변경될 수 있고, 그 결과 높은 채널 전도도 또는 낮은 채널 전도도 중 하나가 된다. 강유전 분극 상태에 의해 유발되는 높은 전도도 및 낮은 전도도는 프로그래밍 게이트 전압의 제거(시간 당 적어도 한 번) 후에 유지된다. 채널 전도도의 상태는 강유전 분극을 방해하지 않는 작은 드레인 전압을 인가함으로써 판독 될 수 있다.
커패시터들 및 트랜지스터들은 메모리 회로 이외의 회로에 사용될 수 있다. 강유전 소자들의 다른 유형들이 강유전 커패시터들 및 트랜지스터들 외에, 또는 이에 추가하여 집적 회로에 이용될 수 있다.
도 1은 예시적인 실시 예의 강유전 소자의 부분의 개략적인 단면도이다.
도 1a는 도 1의 부분을 포함하는 예시적인 실시 예의 강유전 커패시터의 개략적인 단면도이다.
도 1b는 도 1의 부분을 포함하는 예시적인 실시 예의 강유전 트랜지스터의 개략적인 단면도이다.
도 2는 예시적인 실시 예의 강유전 커패시터를 형성하는 예시적인 실시 예의 방법의 프로세스 스테이지들에서의 예시적인 실시 예의 강유전 구성을 도시한다.
도 3은 예시적인 실시 예의 강유전 커패시터를 형성하는 예시적인 실시 예의 방법의 프로세스 스테이지들에서의 예시적인 실시 예의 강유전 구성을 도시한다.
도 4는 예시적인 실시 예의 강유전 커패시터를 형성하는 예시적인 실시 예의 방법의 방법 단계들에서의 예시적인 실시 예의 강유전 구성을 도시한다.
도 5는 예시적인 실시 예의 강유전 캐패시터를 포함하는 예시적인 실시 예의 메모리 어레이의 부분을 도시한다.
도 6은 예시적인 실시 예의 강유전 트랜지스터를 포함하는 예시적인 실시 예의 메모리 어레이의 부분을 도시한다.
일부 실시예는 전극에 인접한 강유전 물질을 갖고; 전극에 가장 근접한 강유전 물질의 표면을 따르는 반도체 물질-함유 영역을 포함하는 강유전 소자를 포함한다. 강유전 물질은 전기적으로 절연성일 수 있다. 반도체 물질-함유 영역은 나머지 강유전 물질보다 더 높은 농도의 반도체 물질을 갖는다. 강유전 소자들은 예를 들어, 강유전 커패시터들, 강유전 트랜지스터들 등일 수 있다.
예시적인 소자들이 도 1, 도 1a 및 도 1b를 참조하여 설명된다.
도 1을 참조하면, 강유전 소자(10)의 부분이 도시되어 있다. 소자(10)는 강유전 물질(16) 위에 전극(14)을 포함한다. 강유전 물질은 하나 이상의 산화물을 포함할 수 있고, 소자(10)의 제조 중에 발생할 수 있는 문제는 산소 결손이 전극(14)과 강유전 물질(16) 사이의 계면을 따라 도입될 수 있다는 것이다. 이러한 산소 결손은 예를 들어, 강유전 물질 위에 전극(14)을 형성하는 동안 도입되는 결함들로부터 초래될 수 있다. 일부 실시 예에서는, 강유전 물질(16)의 상측 영역을 따라 반도체-농축 영역(18)이 제공된다. 반도체-농축 영역(18)은 예를 들어, 실리콘, 게르마늄 등 중 하나 이상을 포함할 수 있다. 반도체-농축 영역의 하한은 점선(19)으로 개략적으로 도시되어 있다. 일부 실시 예들에서, 반도체-농축 영역은 매우 얇을 수 있고; 전극(14)으로부터 아래로, 또는 전극(14)을 통해(도 2 및 도 4의 예시적인 방법들에서 설명될 바와 같이), 또는 반도체-함유 층으로부터 아래로(도 3의 예시적인 방법에서 설명될 바와 같이) 반도체 물질을 확산시킴으로써 형성될 수 있다. 강유전 물질(16)은 전기적으로 절연성일 수 있다.
일부 실시 예에서, 반도체-농축 영역(18)은 전극(14)에 가장 근접한 강유전 물질(16)의 표면을 따르는 반도체-물질 함유 영역인 것으로 고려될 수 있다.
반도체-농축 영역은 강유전 물질의 상측 영역의 산소 결손과 관련된 결함들을 완화시킬 수 있고, 그렇게 함으로써 반도체-농축 영역이 없는 종래의 소자들에 비해 강유전 소자(10)의 성능을 향상시킬 수 있다. 결함들의 이러한 완화는 반도체를 결손으로 도입함으로써 그리고/또는 다른 메커니즘들을 통해 도입함으로써 발생할 수 있다. 종래 소자들에 비해 개선된 강유전 소자(10)의 성능은 개선된 잔류 분극, 향상된 내구성, 개선된 전사/보유율 등 중 하나 이상에 의해 입증될 수 있다.
전극(14)은 전극 물질(20)을 포함한다. 그러한 전극 물질은 임의의 적합한 물질일 수 있고; 일부 실시예에서는 W, WN, TiN, TiCN, TiAlN, TiAlCN, Ti-W, Ru-TiN, TiOCN, RuO, RuTiON, TaN, TaAlN, TaON 및 TaOCN 등으로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함하거나, 그러한 하나 이상의 물질로 반드시 이루어지거나, 그러한 하나 이상의 물질로 이루어질 수 있으며, 여기서 상기 화학식은 특정한 화학량론보다는 주요 구성 성분들을 나타낸다. 전극 물질은 금속 원소들, 두 개 이상의 금속 원소의 합금들, 전도성 금속 화합물들 및/또는 임의의 다른 적합한 물질들을 포함할 수 있다. 전극이 하나의 동종의 물질을 포함하는 것으로 도시되어 있지만, 다른 실시 예들에서는 전극이 둘 이상의 별개의 개별 물질을 포함할 수 있다.
강유전 물질(16)은 임의의 적절한 물질일 수 있다. 일부 실시예에서, 강유전 물질(16)은 전이 금속 산화물, 지르코늄, 지르코늄 산화물, 하프늄, 하프늄 산화물, 리드 지르코늄 티타네이트, 탄탈륨 산화물, 및 바륨 스트론튬 티타네이트로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함하거나 그러한 하나 이상의 물질로 반드시 이루어지거나, 그러한 하나 이상의 물질로 이루어질 수 있고, 그 내부에 실리콘, 알루미늄, 란타넘, 이트륨, 에르븀, 칼슘, 마그네슘, 니오븀, 스트론튬, 및 희토류 원소 중 하나 이상을 포함하는 도펀트를 가질 수 있다. 강유전 물질이 하나의 동종의 물질을 포함하는 것으로 도시되어 있지만, 다른 실시 예들에서는 강유전 물질은 둘 이상의 별개의 개별 물질을 포함할 수 있다.
소자(10)는 다수의 강유전 소자 중 임의의 강유전 소자에 대응할 수 있다. 도 1a 및 도 1b는 각각, 도 1의 소자(10)를 참조하여 전술한 다양한 영역을 포함하는 예시적인 강유전 커패시터(10a) 및 예시적인 강유전 트랜지스터(10b)를 도시한다.
도 1a를 참조하면, 강유전 커패시터(10a)는 강유전 물질(16)의 일측 상에 전극(14)을, 그리고 강유전 물질의 타측 상에 다른 전극(22)을 포함한다. 전극들(22 및 14)은 각각, 제1 전극 및 제2 전극으로 지칭될 수 있다.
전극(22)은 전극 물질(24)을 포함한다. 그러한 전극 물질은 전극(14)의 전극 물질(20)에 관하여 전술한 조성들 중 임의의 조성을 포함할 수 있다. 전극들(22 및 14)은 일부 실시 예에서 서로 동일한 조성을 포함할 수 있고, 다른 실시 예들에서는 서로 상이한 조성들을 포함할 수 있다.
도시된 실시 예에서, 반도체-농축 영역(18)은 각각의 전극들과의 계면들을 따라 반도체-농축 영역이 있기 보다는, 전극들(14 및 22) 중 하나와의 계면만을 따른다. 그러나, 반도체-농축 영역은 특정 적용 예에 대해 필요하다면 전극들(22 및 14) 양자를 따라 형성될 수 있다.
도 1b를 참조하면, 강유전 트랜지스터(10b)는 강유전 물질(16) 위에 게이트로서 전극(14)을 포함하고, 강유전 물질 아래에 반도체 물질(26)을 포함한다. 전극 물질(20)은 게이트 물질로 고려될 수 있으며, 일부 실시 예에서 게이트 물질은 도 1b의 단면에 비해 페이지 안팎으로 연장되는 워드 라인의 영역일 수 있다.
소스/드레인 영역들(28 및 30)은 강유전 물질의 대항하는 측들 상에서 반도체 물질(26) 내로 연장되고, 채널 영역(32)은 강유전 물질 아래 소스/드레인 영역들 사이에 연장된다. 별도의 게이트 유전체가 강유전 물질(16)과 채널 영역(32) 사이에 도시되지 않지만, 특정 적용 예들에 대해 필요하다면 제공될 수 있다.
반도체 물질(26)은 임의의 적절한 물질을 포함할 수 있고, 일부 실시 예에서는 단결정 실리콘을 포함할 수 있다. 소스/드레인 영역들(28 및 30)은 반도체 물질(26) 내로 연장되는 전도성으로 도핑된 영역 들일 수 있다.
일부 실시 예에서, 물질(26)은 강유전 트랜지스터(10b)를 지지하는 반도체 기판으로 고려될 수 있다. 도 1a의 강유전 캐패시터(10a) 또한 반도체 기판(도 1a에 도시되지 않음)에 의해 지지될 수있다. 용어 "반도체 기판(semiconductor substrate)"은 이에 제한되지는 않지만, 반도체 웨이퍼와 같은 벌크 반도체 물질들(단독으로 또는 다른 물질들을 포함하는 집합체들로) 및 반도체 물질 층들(단독으로 또는 다른 물질들을 포함하는 집합체들로)을 포함하여, 반도체 물질을 포함하는 임의의 구성을 의미한다. 용어 "기판(substrate)"은 이에 제한되지는 않지만, 상술한 반도체 기판들을 포함하여, 임의의 지지 구조를 지칭한다. 일부 적용 예에서, 반도체 기판은 집적 회로 제조와 관련된 하나 이상의 물질을 함유할 수 있다. 그러한 물질들은, 예를 들어, 내화 금속 물질들, 배리어 물질들, 확산 물질들, 절연 물질들 등 중 하나 이상을 포함할 수 있다.
일부 실시 예는 강유전 소자들을 형성하는 방법들을 포함한다. 예시적인 강유전 소자들을 형성하는 방법들이 도 2 내지 도 4를 참조하여 설명된다. 그러한 방법들의 변형예들이 예를 들어, 강유전 트랜지스터들과 같은 다른 강유전 소자들을 형성하기 위해 이용될 수 있다.
도 2를 참조하면, 커패시터 구성(10c)은 한 쌍의 대향하는 전극(22 및 14) 사이에 강유전 물질(16)을 포함한다. 상부 전극(14)은 그것을 통해 분산되는 반도체 물질을 포함하는 것으로 도시되어 있으며, 그러한 분산된 반도체 물질이 점조각에 의해 개략적으로 도시되어 있다. 예를 들어, 전극(14)은 티타늄, 실리콘, 텅스텐, 하프늄, 탄탈륨, 루테늄 및 질소 중 하나 이상을 함유하는 조성을 포함하거나, 그러한 조성으로 반드시 이루어지거나, 그러한 조성으로 이루어질 수 있다. 그러한 조성은 예를 들어, 화학식들 TiSiN, WSiN, HfSiN, WSi, WSiN, TaSiN, RuSi 중 하나 이상으로 표현될 수 있으며, 화학식들은 특정 화학량론을 나타내기보다는 조성물들의 주요 구성 성분들을 나타낸다.
강유전 물질은 산화물-함유 물질일 수 있고, 예를 들어, 도 1을 참조하여 상술한 조성물들 중 하나 이상을 포함할 수 있다. 예를 들어, 일부 실시 예에서, 산화물-함유 강유전 물질은 산화 하프늄 및 산화 지르코늄 중 하나 또는 양자를 포함하거나, 하나 또는 양자로 반드시 이루어지거나, 하나 또는 양자로 이루어질 수 있고; 원하는 강유전 속성들을 갖도록 적절하게 도핑된다. 산화물-함유 강유전 물질은 전기적으로 절연성일 수 있다.
구성(10c)은 화살표(31)로 개략적으로 도시된 바와 같이 반도체-농축 영역(18)을 포함하는 구성(10d)으로 개조된다. 그러한 개조는 열처리 또는 전극(14)으로부터의 반도체 물질을 강유전 물질(16)의 상측 부분으로 이동시킴으로써 그러한 상측 부분을 반도체-농축 영역(18)으로 개조시키는 다른 적절한 처리를 포함할 수 있다. 상측 전극(14)이 TiSiN, WSiN, HfSiN, WSi, WSiN, TaSiN 또는 RuSi를 포함하고, 반도체-농축 영역(18)이 실리콘으로 농축된 실시 예들에서. 다른 실시 예들에서, 상측 전극은 예를 들어, 게르마늄 또는 게르마늄과 실리콘의 조합과 같은, 다른 반도체 물질을 포함할 수 있다. 그러한 다른 실시 예들에서, 반도체-농축 영역은 실리콘, 게르마늄 또는 다른 적절한 반도체 물질 중 하나 이상으로 농축될 수 있다.
화살표(31)에 의해 표시된 개조는 도시된 바와 같이 전극(14)의 형성 이후에 발생하는 처리(예를 들어, 열 처리)로 발생할 수 있다. 대안적으로, 그러한 개조는 전극(14)의 형성 동안 발생할 수 있다. 예를 들어, 전극(14)은 반도체 물질을 포함하는 혼합물로 증착될 수 있고, 그러한 증착 동안 반도체 물질의 일부가 강유전 물질(16)의 상측 부분으로 확산되어 반도체-농축 영역(18)을 형성할 수 있다.
일부 실시 예에서, 도 2의 구성(10d)은 한 쌍의 전극(22 및 14) 사이에 산화물-함유 강유전 물질(16)을 포함하고, 전극(14)에 인접하여 바로 맞닿는 산화물-함유 강유전 물질의 반도체 물질-농축 부분을 포함하는 것으로 고려될 수 있다. 그러한 반도체 물질-농축 부분은 임의의 적절한 반도체 물질을 포함할 수 있고, 일부 실시 예에서는 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있다. 일부 예시적인 실시 예에서, 영역(18)은 강유전 물질의 실리콘-농축 영역일 수 있고, 전극(14)은 금속 및 실리콘을 포함할 수 있다. 일부 예시적인 실시 예에서, 전극(14)은 티타늄 및 실리콘을 포함할 수 있고, 일부 실시 예에서는 티타늄, 규소 및 질소를 포함할 수 있다. 일부 예시적인 실시 예에서, 전극(14)은 루테늄 및 실리콘; 탄탈륨 및 실리콘; 탄탈륨, 질소 및 실리콘; 또는 실리콘의 임의의 다른 조합들을 도 1을 참조하여 상술한 전극 물질들과 조합하여 포함할 수 있다.
도 3을 참조하면, 커패시터 구성(10e)은 한 쌍의 대향하는 전극(22 및 14) 사이에 강유전 물질(16)을 포함하고, 상부 전극(14)과 강유전 물질(16) 사이에 반도체 물질 층(40)을 포함한다.
층(40) 내 반도체 물질은 점조각에 의해 개략적으로 도시되어 있다. 그러한 반도체 물질은 임의의 적절한 반도체 물질을 포함할 수 있고, 일부 실시 예에서는 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있다.
층(40)은 매우 얇을 수 있고, 일부 실시예에서 적어도 약 1 단일층 내지 약 100Å 이하의 범위 내의 두께를 가질 수 있다. 그러한 층은 예를 들어, 원자 층 증착, 화학 기상 증착 등을 포함하여, 임의의 적절한 공정으로 형성될 수 있다. 일부 실시 예에서, 구성(10e)은 전극(22) 위에 강유전 물질(16)을 증착한 다음, 강유전 물질(16) 위에 반도체-함유 층(40)을 증착하며, 최종적으로 층(40) 위에 전극 물질(14)을 증착시킴으로써 형성된다.
강유전 물질은 산화물-함유 물질일 수 있고, 예를 들어, 도 1을 참조하여 상술한 조성물들 중 하나 이상을 포함할 수 있다. 예를 들어, 일부 실시 예에서, 산화물-함유 강유전 물질은 산화 하프늄 및 산화 지르코늄 중 하나 또는 양자를 포함하거나, 하나 또는 양자로 반드시 이루어지거나, 하나 또는 양자로 이루어질 수 있고; 원하는 강유전 속성들을 갖도록 적절하게 도핑된다.
구성(10e)은 화살표(33)로 개략적으로 도시된 바와 같이 반도체-농축 영역(18)을 포함하는 구성(10f)으로 개조된다. 그러한 개조는 열처리 또는 층(40)으로부터의 반도체 물질을 강유전 물질(16)의 상측 부분으로 이동시킴으로써 그러한 상측 부분을 반도체-농축 영역(18)으로 개조시키는 다른 적절한 처리를 포함할 수 있다. 일부 실시 예에서, 층(40)은 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있고, 그에 따라 반도체-농축 영역(18)은 실리콘 및 게르마늄 중 하나 또는 양자로 농축될 수 있다.
화살표(33)에 의해 표시된 개조는 도시된 바와 같이 층(40) 및 전극(14)의 형성 이후에 발생하는 처리(예를 들어, 열 처리)로 발생할 수 있다. 대안적으로, 그러한 개조는 층(40)의 형성 동안 및/또는 전극(14)의 형성 동안 발생할 수 있거나; 또는 층(40)의 형성 이후 그리고 전극(14)의 형성 이전에 발생할 수 있다.
일부 실시 예에서, 도 3의 구성(10f)은 강유전 물질(16) 및 전극(14) 사이에 반도체-함유 층(40)을 포함하고, 그러한 층을 따라 반도체 물질-농축 부분(18)을 포함하는 것으로 고려될 수 있다. 그러한 반도체 물질-농축 부분은 임의의 적절한 반도체 물질을 포함할 수 있고, 일부 실시 예에서는 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있다. 층(40)은 예를 들어, 적어도 약 하나의 단일층 내지 약 30Å 이하의 범위 내의 두께와 같은 임의의 적절한 두께를 포함할 수 있다. 일부 예시적인 실시 예에서, 영역(18)은 강유전 물질의 실리콘-농축 영역일 수 있고, 층(42)은 실리콘을 포함하거나, 실리콘으로 반드시 이루어지거나, 실리콘으로 이루어질 수 있다. 일부 예시적인 실시 예에서, 구성(10h)의 전극(14)은 금속, 질화 금속, 티타늄, 질화 티타늄, 루테늄, 탄탈륨, 질화 탄탈륨, 또는 도 1을 참조하여 상술한 전극 물질들 중 임의의 다른 물질을 포함할 수 있다.
도 3의 구성(10f)은 반도체-농축 영역(18) 위에 층(40)을 포함하는 것으로 도시되어 있지만, 다른 실시 예들에서 층(40) 전체가 소모되어 반도체-농축 영역(18)을 형성하여 원래 층(40) 중 어느 것도 구성(10f)에 남지 않을 수 있다.
도 4를 참조하면, 커패시터 구성(10g)은 한 쌍의 대향하는 전극(22 및 14) 사이에 강유전 물질(16)을 포함하고, 강유전 물질(16)로부터 상부 전극(14)의 반대측 상에 반도체 물질 층(42)을 포함한다.
층(42) 내 반도체 물질은 점조각에 의해 개략적으로 도시되어 있다. 그러한 반도체 물질은 임의의 적절한 반도체 물질을 포함할 수 있고, 일부 실시 예에서는 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있다.
층(42)은 임의의 적절한 두께일 수 있고, 일부 실시예에서 적어도 약 5Å 내지 약 500Å 이하, 또는 약 30Å 이하의 범위 내의 두께를 가질 수 있다. 그러한 층은 예를 들어, 원자 층 증착, 화학 기상 증착 등을 포함하여, 임의의 적절한 공정으로 형성될 수 있다. 일부 실시 예에서, 구성(10g)은 전극(22) 위에 강유전 물질(16)을 증착한 다음, 물질(16) 위에 전극 물질(14)을 증착하며, 최종적으로 전극(14) 위에 반도체-함유 층(42)을 증착시킴으로써 형성된다.
강유전 물질은 산화물-함유 물질일 수 있고, 예를 들어, 도 1을 참조하여 상술한 조성물들 중 하나 이상을 포함할 수 있다. 예를 들어, 일부 실시 예에서, 산화물-함유 강유전 물질은 산화 하프늄 및 산화 지르코늄 중 하나 또는 양자를 포함하거나, 하나 또는 양자로 반드시 이루어지거나, 하나 또는 양자로 이루어질 수 있고; 원하는 강유전 속성들을 갖도록 적절하게 도핑된다.
구성(10g)은 화살표(35)로 개략적으로 도시된 바와 같이 반도체-농축 영역(18)을 포함하는 구성(10h)으로 개조된다. 그러한 개조는 열처리 또는 층(42)으로부터의 반도체 물질을 전극(14)을 통해 강유전 물질(16)의 상측 부분으로 이동시키는 다른 적절한 처리를 포함할 수 있다. 그렇게 함으로써 그러한 물질(16)의 상측 부분을 반도체-농축 영역(18)으로 개조시킨다. 일부 실시 예에서, 층(42)은 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있고, 그에 따라 반도체-농축 영역(18)은 실리콘 및 게르마늄 중 하나 또는 양자로 농축될 수 있다.
층(42)으로부터의 반도체 물질의 전극(14)을 통한 이동은 반도체 물질을 전극(14)을 통해 분산시킨다. 일부 실시 예에서, 전극(14)은 구성(10g)에서 질화 금속(예를 들어, 질화 티타늄)으로 이루어질 수 있고, 구성(10h)에서 실리콘, 금속 및 질소를 포함할 수 있다(예를 들어, TiSiN, WSiN, HfSiN, WSi, TaSiN, RuSi 등일 수 있으며, 여기서 화학실들은 특정 화학량론이 아니라 구성 성분들을 나타낸다). 전극(14)은 반도체 물질 전체가 층(42)으로부터 강유전 물질(16)로 확산되게 하기 위해 상대적으로 얇게 유지될 수 있고, 일부 실시예에서 약 5Å 내지 약 100Å 이하의 범위 내의 두께를 가질 수 있다. 전극 물질의 두께는 전극 물질의 밀도에 다소 의존할 수 있으며, 덜 치밀한 전극 물질은 보다 고밀도의 전극 물질보다 더 두꺼운 것에 적합하면서 그것을 통한 반도체 물질의 원하는 확산을 여전히 가능하게 한다.
화살표(35)에 의해 표시된 개조는 도시된 바와 같이 층(42)의 형성 이후에 발생하는 처리(예를 들어, 열 처리)로 발생할 수 있다. 대안적으로, 그러한 개조는 층(42)의 형성 동안 발생할 수 있다.
일부 실시 예에서, 도 4의 구성(10h)은 강유전 물질(16)에 대해 전극(14)의 반대측 상에 반도체 물질-함유 층(42)을 포함하고, 전극(14)을 통해 분산되는 층(42)의 반도체 물질을 포함하며, 전극(14)과 나머지 강유전 물질(16) 사이의 반도체 물질-농축 부분(18) 내에 반도체 물질을 포함하는 것으로 고려될 수 있다. 층(42)의 반도체 물질은 임의의 적절한 반도체 물질을 포함할 수 있고, 일부 실시 예에서는 실리콘 및 게르마늄 중 하나 또는 양자를 포함할 수 있다. 일부 예시적인 실시 예에서, 영역(18)은 강유전 물질의 실리콘-농축 영역일 수 있다. 층(42)은 예를 들어, 약 5Å 내지 약 1000Å 이하, 약 500Å 이하, 또는 약 100Å 이하의 범위 내의 두께와 같은 임의의 적절한 두께를 포함할 수 있다. 일부 예시적인 실시 예에서, 영역(18)은 전극(14)의 일측에 바로 맞닿는 강유전 물질의 실리콘-농축 영역일 수 있고, 층(40)은 실리콘을 포함하거나, 실리콘으로 반드시 이루어지거나, 실리콘으로 이루어이며 전극(14)의 타측에 바로 맞닿아 있을 수 있다. 일부 예시적인 실시 예에서, 전극(14)은 금속, 질화 금속, 티타늄, 질화 티타늄, 루테늄, 탄탈륨, 질화 탄탈륨, 또는 도 1을 참조하여 상술한 전극 물질들 중 임의의 다른 물질과 조합하여 실리콘을 포함할 수 있다.
일부 실시 예에서, 도 4의 방법과 유사한 방법은 전극(14)을 통해 반도체 물질을 주입 또는 그 외 침지하는 단계를 포함할 수 있고, 그러한 방법은 전극(14)의 상부에 층(42)을 형성할 수도 있고 형성하지 않을 수도 있다.
도 2 내지 도 4의 방법들은 산화물-함유 강유전 물질(16)이 제1 전극(22) 위에 형성되고, 제2 전극(14)이 산화물-함유 강유전 물질 위에 형성되며, 강유전 물질의 반도체 물질-농축 부분(18)이 제2 전극(14)에 인접하여 형성되는 강유전 커패시터들을 형성하는 예시적인 실시 예들을 도시한다. 일부 실시 예에서, 반도체 물질-농축 부분(18)은 제2 전극(14)을 형성하기 전에 형성될 수있다(예를 들어, 도 3의 실시 예에서 발생할 수 있다); 다른 실시 예들에서, 반도체 물질-농축 부분(18)은 제2 전극을 형성하는 동안 또는 형성한 후에 형성될 수 있다(예를 들어, 도 2 내지 도 4의 실시 예들 중 임의의 실시 예에서 발생할 수 있다).
일부 실시 예는 강유전 소자들을 포함하는 메모리 어레이를 포함한다. 예시적인 메모리 어레이들은 도 5 및 도 6을 참조하여 설명된다.
도 5를 참조하면, 메모리 어레이(50)의 부분이 강유전 커패시터(10a)를 포함하는 것으로 도시되어 있다. 도시된 메모리 어레이 부분은 게이트(54)가 워드 라인(WL)(56)에 연결된 트랜지스터 소자(52)를 포함한다. 소스/드레인 영역들(58 및 60)은 게이트의 대향하는 측들 상에 있고, 채널 영역(62)은 소스/드레인 영역들 사이 게이트 아래에 연장된다. 게이트는 게이트 유전체(64)에 의해 채널 영역으로부터 이격되어 있다. 소스/드레인 영역(58)은 비트 라인(BL)(66)과 전기적으로 결합되고, 소스/드레인 영역(60)은 강유전 커패시터(10a)와 전기적으로 결합된다. 강유전 커패시터는 데이터 저장 소자(즉, 메모리 셀)일 수 있고, 메모리 어레이 내에 이용되는 다수의 실질적으로 동일한 메모리 셀을 나타낼 수 있다. "실질적으로 동일(substantially identical)"이라는 용어는 메모리 셀들이 제조 및 측정의 합리적인 허용 오차 내에서 동일하다는 것을 나타낸다.
도 6을 참조하면, 메모리 어레이(70)의 부분이 강유전 커패시터(10b)를 포함하는 것으로 도시되어 있다. 강유전 트랜지스터의 게이트는 워드 라인(WL)(72)과 전기적으로 결합되고, 소스/드레인 영역(28)은 비트 라인(BL)(74)과 전기적으로 결합된다. 트랜지스터는 데이터 저장 소자(메모리 셀)일 수 있고, 메모리 어레이 내에 이용되는 다수의 실질적으로 동일한 메모리 셀을 나타낼 수 있다.
상술한 소자들은 전자 시스템들로 통합될 수 있다. 그러한 전자 시스템들은 예를 들어, 메모리 모듈들, 디바이스 드라이버들, 전력 모듈들, 통신 모뎀들, 프로세서 모듈들 및 특수 용도의 모듈들에 사용될 수 있고, 다층의, 다중칩 모듈들을 포함할 수 있다. 전자 시스템들은 광범위한 시스템들, 이를테면, 예를 들어, 카메라들, 무선 디바이스들, 디스플레이들, 칩셋들, 셋탑 박스들, 게임기들, 조명, 차량들, 시계들, 텔레비전들, 휴대폰들, 개인용 컴퓨터들, 자동차들, 산업용 제어 시스템들, 항공기 등 중 임의의 것일 수 있다.
다르게 명시되지 않는 한, 본원에 설명된 다양한 재료, 물질, 조성 등은 예를 들어, 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD) 등을 포함하여, 현재 알려진 또는 아직 개발되지 않은, 임의의 적합한 방법들로 형성될 수 있다.
"유전체(dielectric)" 및 "전기적 절연성(electrically insulative)"이라는 용어들 양자는 절연성의 전기 속성들을 가진 물질들을 설명하기 위해 이용될 수 있다. 용어들은 본 발명에서 동의어로 고려된다. 일부 사례에서 "유전체"라는 용어, 그리고 다른 사례들에서 "전기적 절연성"이라는 용어의 이용은 이어지는 청구범위 내에서 선행사를 간단히 하기 위해 본 발명 내에서 언어 어미 변화를 제공하는 것일 수 있고, 임의의 중요한 화학적 또는 전기적 차이들을 나타내기 위해 이용되지 않는다.
도면들에서 다양한 실시 예의 특정 배향은 단지 예시를 위함이고, 실시 예들은 일부 적용 예에 도시된 배향들에 관해 회전될 수 있다. 본원에 제공된 설명 및 이하의 청구범위는 구조들이 도면들의 특정 배향으로 있든, 또는 그러한 배향에 관해 회전되든 관계 없이, 다양한 특징부 간 설명된 관계들을 갖는 임의의 구조들과 관련된다.
첨부한 도면들의 단면도들은 단지 단면들의 평면들 내 특징부들을 도시하고, 도면들을 간단히 하기 위해 단면들의 평면들 뒤의 물질들은 도시하지 않는다.
구조가 상기에서 다른 구조 "~상에(on)" 또는 "~에 맞닿아(against)" 있는 것으로 언급될 때, 그것은 다른 구조 상에 바로 있을 수 있거나 또한 개재 구조들이 존재하는 것일 수도 있다. 그에 반해, 구조가 다른 구조 "~ 상에 바로" 또는 "~에 바로 맞닿아" 있는 것으로 언급될 때에는, 어떠한 개재 구조도 존재하지 않는 것이다. 구조가 다른 구조에 "연결" 또는 "결합"되는 것으로 언급될 때, 그것은 다른 구조에 바로 연결 또는 결합될 수 있거나, 또는 개재 구조들이 존재할 수 있다. 그에 반해, 구조가 다른 구조에 "바로 연결" 또는 "바로 결합"되는 것으로 언급될 때에는, 어떠한 개재 구조도 존재하지 않는 것이다.
일부 실시예는 전극에 인접하게 강유전 물질을 포함하고, 전극에 가장 근접한 강유전 물질의 표면을 따르는 반도체 물질-함유 영역을 포함하는 강유전 소자를 포함한다. 반도체 물질-함유 영역은 나머지 강유전 물질보다 더 높은 농도의 반도체 물질을 갖는다.
일부 실시 예는 한 쌍의 전극 사이의 산화물-함유 절연성 강유전 물질을 포함하고, 전극들 중 하나의 전극에 인접한 산화물-함유 강유전 물질의 반도체 물질-농축 부분을 포함하는 강유전 커패시터를 포함한다.
일부 실시 예는 제1 전극, 제1 전극 위에 절연성 강유전 물질, 그리고 강유전 물질 위에 바로 맞닿아 제2 전극을 포함하는 강유전 커패시터를 포함한다. 제2 전극은 금속 및 실리콘을 포함한다. 절연성 강유전 물질의 실리콘-농축 영역이 제2 전극에 바로 맞닿아 있다.
일부 실시 예는 제1 전극, 제1 전극 위에 강유전 물질, 강유전 물질 위에 바로 맞닿아 실리콘-함유 층, 그리고 실리콘-함유 층 위에 바로 맞닿아 제2 전극을 포함하는 강유전 커패시터를 포함한다. 제2 전극은 금속을 포함한다.
일부 실시 예는 제1 전극, 제1 전극 위에 절연성 강유전 물질, 그리고 강유전 물질 위에 바로 맞닿아 제2 전극을 포함하는 강유전 커패시터를 포함한다. 제2 전극은 금속 및 실리콘을 포함하고, 약 5Å 내지 약 100Å의 범위 내의 두께를 갖는다. 실리콘-함유 물질은 제2 전극 위에 바로 맞닿아 있다. 절연성 강유전 물질의 실리콘-농축 영역이 제2 전극에 바로 맞닿아 있다.
일부 실시예는 강유전 커패시터를 형성하는 방법을 포함한다. 제1 전극 위에 산화물-함유 강유전 물질이 있다. 산화물-함유 강유전 물질 위에 제2 전극이 형성된다. 제2 전극에 인접하여 산화물-함유 강유전 물질의 반도체 물질-농축 부분이 형성된다.
법규에 따라, 본원에 개시된 주제는 구조적 및 방법론적 특징들에 관해 다소 구체적인 언어로 설명되었다. 그러나, 본원에 개시된 수단이 예시적인 실시 예들을 포함하기 때문에, 청구범위가 도시되고 설명된 특정 특징들로 제한되지 않는 것으로 이해되어야 한다. 그에 따라 청구범위는 문언 그대로 전체 범위가 주어지며, 균등론에 따라 적절하게 해석되어야 한다.

Claims (41)

  1. 강유전 소자로서,
    전극에 인접한 강유전 물질; 및
    상기 전극에 가장 근접한 상기 강유전 물질의 표면을 따르는 반도체 물질-함유 영역으로서; 상기 반도체 물질-함유 영역은 나머지 상기 강유전 물질보다 반도체 물질의 농도가 더 높은, 상기 반도체 물질-함유 영역을 갖는, 강유전 소자.
  2. 청구항 1에 있어서, 상기 강유전 물질은 전기적으로 절연성인, 강유전 소자.
  3. 청구항 2에 있어서, 상기 반도체 물질은 실리콘을 포함하는, 강유전 소자.
  4. 청구항 2에 있어서, 상기 반도체 물질은 게르마늄을 포함하는, 강유전 소자.
  5. 청구항 2에 있어서, 상기 반도체 물질은 실리콘 및 게르마늄을 포함하는, 강유전 소자.
  6. 청구항 2에 있어서, 상기 전극과 상기 강유전 물질 사이에 상기 반도체 물질의 층을 포함하고, 상기 층을 따라 상기 반도체 물질-함유 영역이 있는, 강유전 소자.
  7. 청구항 2에 있어서, 상기 전극 전체에 걸쳐 분산되는 상기 반도체 물질을 포함하고, 상기 전극에 바로 맞닿아 상기 반도체 물질-함유 영역이 있는, 강유전 소자.
  8. 청구항 7에 있어서, 상기 강유전 물질로부터 상기 전극의 반대측 상에 상기 반도체 물질의 층을 더 포함하는, 강유전 소자.
  9. 청구항 2에 있어서, 커패시터이고, 상기 전극은 상기 강유전 물질의 서로 대향하는 측들 상의 한 쌍의 전극 중 하나인, 강유전 소자.
  10. 청구항 8의 커패시터를 복수의 실질적으로 동일한 커패시터 중 하나로서 포함하는, 메모리 어레이.
  11. 청구항 2에 있어서, 트랜지스터이고, 상기 전극은 트랜지스터 게이트인. 강유전 소자.
  12. 청구항 11의 트랜지스터를 복수의 실질적으로 동일한 트랜지스터 중 하나로서 포함하는, 메모리 어레이.
  13. 강유전 커패시터로서,
    한 쌍의 전극 사이의 산화물-함유 절연성 강유전 물질; 및
    상기 전극들 중 하나의 전극에 인접한 상기 산화물-함유 절연성 강유전 물질의 반도체 물질-농축 부분을 포함하는, 강유전 커패시터.
  14. 청구항 13에 있어서, 상기 반도체 물질은 실리콘을 포함하는, 강유전 커패시터.
  15. 청구항 13에 있어서, 상기 반도체 물질은 게르마늄을 포함하는, 강유전 커패시터.
  16. 청구항 13에 있어서, 상기 반도체 물질은 실리콘 및 게르마늄을 포함하는, 강유전 커패시터.
  17. 청구항 13에 있어서, 상기 전극과 상기 산화물-함유 절연성 강유전 물질 사이에 상기 반도체 물질의 층을 포함하고, 상기 층을 따라 상기 반도체 물질-농축 부분이 있는, 강유전 커패시터.
  18. 청구항 13에 있어서, 상기 전극들 중 상기 하나의 전극 전체에 걸쳐 분산되는 상기 반도체 물질을 포함하고, 상기 전극에 바로 맞닿아 상기 반도체 물질-농축 부분이 있는, 강유전 커패시터.
  19. 청구항 18에 있어서, 상기 산화물-함유 절연성 강유전 물질로부터 상기 전극들 중 상기 하나의 전극의 반대측 상에 상기 반도체 물질의 층을 더 포함하는, 강유전 커패시터.
  20. 청구항 13에 있어서, 상기 산화물-함유 절연성 강유전 물질은 전이 금속 산화물, 지르코늄 산화물, 하프늄 산화물, 리드 지르코늄 티타네이트, 탄탈륨 산화물, 및 바륨 스트론튬 티타네이트 중 하나 이상을 포함하고; 그 내부에 실리콘, 알루미늄, 란타넘, 이트륨, 에르븀, 칼슘, 마그네슘, 니오븀, 스트론튬, 희토류 원소 및 이들의 혼합물들로 이루어진 군으로부터 선택되는 도펀트를 갖는, 강유전 커패시터.
  21. 강유전 커패시터로서,
    제1 전극;
    상기 제1 전극 위의 절연성 강유전 물질;
    상기 절연성 강유전 물질 위에 바로 맞닿는 제2 전극으로서; 금속 및 실리콘을 포함하는, 상기 제2 전극; 및
    상기 제2 전극에 바로 맞닿는 상기 절연성 강유전 물질의 실리콘-농축 영역을 포함하는, 강유전 커패시터.
  22. 청구항 21에 있어서, 상기 제2 전극은 티타늄, 탄탈륨, 하프늄, 텅스텐 및 루테늄 중 하나 이상과 함께 실리콘을 포함하는, 강유전 커패시터.
  23. 청구항 22에 있어서, 상기 제2 전극은 또한 질소를 포함하는, 강유전 커패시터.
  24. 청구항 21에 있어서, 상기 절연성 강유전 물질은 산화 하프늄 및 산화 지르코늄 중 하나 또는 양자를 포함하는, 강유전 커패시터.
  25. 강유전 커패시터로서,
    제1 전극;
    상기 제1 전극 위의 강유전 물질;
    상기 강유전 물질 위에 바로 맞닿는 실리콘-함유 층; 및
    상기 실리콘-함유 층 위에 바로 맞닿는 제2 전극으로서; 금속을 포함하는, 상기 제2 전극을 포함하는, 강유전 커패시터.
  26. 청구항 25에 있어서, 상기 강유전 물질은 전기적으로 절연성인, 강유전 커패시터.
  27. 청구항 26에 있어서, 상기 실리콘-함유 층은 적어도 약 1 단일층 내지 약 100Å 이하의 범위 내의 두께를 갖는, 강유전 커패시터.
  28. 청구항 26에 있어서, 상기 제2 전극은 적어도 하나의 질화 금속을 포함하는, 강유전 커패시터.
  29. 청구항 26에 있어서, 상기 제2 전극은 질화 하프늄, 질화 텅스텐, 질화 루테늄, 질화 티타늄 및 질화 탄탈륨 중 하나 이상을 포함하는, 강유전 커패시터.
  30. 강유전 커패시터로서,
    제1 전극;
    상기 제1 전극 위의 절연성 강유전 물질;
    상기 절연성 강유전 물질 위에 바로 맞닿는 제2 전극으로서; 금속 및 실리콘을 포함하고, 약 5Å 내지 약 100Å의 범위 내의 두께를 갖는, 상기 제2 전극; 및
    상기 제2 전극 위에 바로 맞닿는 실리콘-함유 물질; 및
    상기 제2 전극에 바로 맞닿는 상기 절연성 강유전 물질의 실리콘-농축 영역을 포함하는, 강유전 커패시터.
  31. 청구항 30에 있어서, 상기 제2 전극은 적어도 하나의 질화 금속을 포함하는, 강유전 커패시터.
  32. 청구항 30에 있어서, 상기 제2 전극은 질화 티타늄 및 질화 탄탈륨 중 하나 또는 양자를 포함하는, 강유전 커패시터.
  33. 청구항 30에 있어서, 상기 실리콘-함유 물질은 실리콘으로 이루어지는, 강유전 커패시터.
  34. 청구항 33에 있어서, 상기 실리콘-함유 물질은 적어도 약 5Å 내지 약 500Å 이하의 범위 내의 두께를 갖는, 강유전 커패시터.
  35. 강유전 커패시터를 형성하는 방법으로서,
    제1 전극 위에 산화물-함유 강유전 물질을 형성하는 단계; 및
    상기 산화물-함유 강유전 물질 위에 제2 전극을 형성하는 단계; 및
    상기 제2 전극에 인접하게 상기 산화물-함유 강유전 물질의 반도체 물질-농축 부분을 형성하는 단계를 포함하는, 방법.
  36. 청구항 35에 있어서, 상기 반도체 물질은 실리콘 및 게르마늄 중 하나 또는 양자를 포함하는, 방법.
  37. 청구항 35에 있어서, 상기 산화물-함유 강유전 물질의 상기 반도체 물질-농축 부분은 상기 제2 전극을 형성하기 전에 형성되는, 방법.
  38. 청구항 37에 있어서, 상기 산화물-함유 강유전 물질의 상기 반도체 물질-농축 부분은 상기 제2 전극을 형성하기 전에 상기 산화물-함유 강유전 물질 위에 제공되는 상기 반도체 물질의 층을 이용하여 형성되는, 방법.
  39. 청구항 35에 있어서, 상기 산화물-함유 강유전 물질의 상기 반도체 물질-농축 부분은 상기 제2 전극을 형성한 후에 형성되는, 방법.
  40. 청구항 39에 있어서, 상기 제2 전극은 상기 제2 전극을 통해 분산되는 상기 반도체 물질을 포함하도록 형성되고, 반도체 물질은 상기 제2 전극으로부터 이동하여 상기 반도체 물질-농축 부분을 형성하는, 방법.
  41. 청구항 39에 있어서, 상기 산화물-함유 강유전 물질로부터 상기 제2 전극의 반대측 상에 상기 반도체 물질의 층을 형성하는 단계, 및 상기 층으로부터 상기 제2 전극을 통해 반도체 물질을 확산시켜 상기 반도체 물질-농축 부분을 형성하는 단계를 더 포함하는, 방법.
KR1020187036277A 2016-05-25 2017-01-10 강유전 소자 및 강유전 소자를 형성하는 방법 KR102185788B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/164,749 2016-05-25
US15/164,749 US20170345831A1 (en) 2016-05-25 2016-05-25 Ferroelectric Devices and Methods of Forming Ferroelectric Devices
PCT/US2017/012864 WO2017204863A1 (en) 2016-05-25 2017-01-10 Ferroelectric devices and methods of forming ferroelectric devices

Publications (2)

Publication Number Publication Date
KR20180137580A true KR20180137580A (ko) 2018-12-27
KR102185788B1 KR102185788B1 (ko) 2020-12-03

Family

ID=60412845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187036277A KR102185788B1 (ko) 2016-05-25 2017-01-10 강유전 소자 및 강유전 소자를 형성하는 방법

Country Status (7)

Country Link
US (2) US20170345831A1 (ko)
EP (1) EP3479413A4 (ko)
JP (1) JP6780026B2 (ko)
KR (1) KR102185788B1 (ko)
CN (1) CN109196654B (ko)
TW (1) TWI661538B (ko)
WO (1) WO2017204863A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088472A (ko) * 2020-06-26 2022-06-27 샌디스크 테크놀로지스 엘엘씨 접합된 메모리 디바이스 및 그 제조 방법
US11903218B2 (en) 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111303A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US10734531B2 (en) * 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
WO2019195024A1 (en) * 2018-04-02 2019-10-10 Lam Research Corporation Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers
KR102693426B1 (ko) 2018-08-20 2024-08-09 삼성전자주식회사 전자 소자 및 그 제조방법
US10702940B2 (en) 2018-08-20 2020-07-07 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same
US10998338B2 (en) * 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
KR20210033346A (ko) 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20210081180A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US11843037B2 (en) 2021-03-19 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11737283B1 (en) 2021-11-01 2023-08-22 Kepler Computing Inc. Method of forming a stack of non-planar capacitors including capacitors with non-linear polar material and linear dielectric for common mode compensation in a memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US12108609B1 (en) 2022-03-07 2024-10-01 Kepler Computing Inc. Memory bit-cell with stacked and folded planar capacitors
CN116847660A (zh) * 2022-03-22 2023-10-03 华为技术有限公司 一种铁电材料、铁电存储单元、存储器及电子设备
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064228A1 (en) * 2014-08-28 2016-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor
US20160365133A1 (en) * 2014-03-17 2016-12-15 Kabushiki Kaisha Toshiba Non-volatile memory device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745278A (en) * 1986-10-23 1988-05-17 Varo, Inc. Capacitive bolometer with improved responsivity
KR960004462B1 (ko) * 1992-08-07 1996-04-06 삼성전자주식회사 반도체 장치의 커패시터 제조방법
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
AU1649797A (en) * 1997-03-13 1998-09-17 Christopher John Ball Self-watering plant guard
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US8253183B2 (en) * 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
KR100388465B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
JP3932356B2 (ja) * 2002-07-22 2007-06-20 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法
US6774446B2 (en) * 2002-10-31 2004-08-10 Hewlett-Packard Development Company, L.P. Efficient spin-injection into semiconductors
US8182719B2 (en) * 2003-06-11 2012-05-22 Yeda Research And Development Company Ltd. Pyroelectric compound and method of its preparation
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
JP5054936B2 (ja) * 2005-06-22 2012-10-24 パナソニック株式会社 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
KR101096203B1 (ko) * 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
US8637413B2 (en) * 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
JP6008365B2 (ja) * 2012-09-05 2016-10-19 新電元工業株式会社 充電装置
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP5902111B2 (ja) * 2013-03-06 2016-04-13 株式会社東芝 半導体記憶装置
KR101609178B1 (ko) * 2013-09-16 2016-04-07 엔에이치엔엔터테인먼트 주식회사 사용자의 이동경로에 기반하여 보상을 제공하는 서비스 방법 및 시스템
US9147689B1 (en) * 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US9768181B2 (en) * 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365133A1 (en) * 2014-03-17 2016-12-15 Kabushiki Kaisha Toshiba Non-volatile memory device
US20160064228A1 (en) * 2014-08-28 2016-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088472A (ko) * 2020-06-26 2022-06-27 샌디스크 테크놀로지스 엘엘씨 접합된 메모리 디바이스 및 그 제조 방법
US11903218B2 (en) 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same

Also Published As

Publication number Publication date
TWI661538B (zh) 2019-06-01
KR102185788B1 (ko) 2020-12-03
JP6780026B2 (ja) 2020-11-04
TW201742235A (zh) 2017-12-01
EP3479413A4 (en) 2019-10-23
US20200227423A1 (en) 2020-07-16
CN109196654B (zh) 2022-09-30
JP2019517153A (ja) 2019-06-20
CN109196654A (zh) 2019-01-11
EP3479413A1 (en) 2019-05-08
WO2017204863A1 (en) 2017-11-30
US20170345831A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR102185788B1 (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US11856790B2 (en) Ferroelectric capacitors
US10026836B2 (en) Recessed transistors containing ferroelectric material
TWI834276B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
US11152509B2 (en) Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant