TWI834276B

TWI834276B - 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法

Info

Publication number: TWI834276B
Application number: TW111133341A
Authority: TW
Inventors: 麥可米奇; 亞許尼塔 A 查文; 莎米爾奇哈傑; 貝絲 R 曲克; 卡瑪爾庫瑪莫圖克里希南; 杜來維莎卡尼爾摩拉瑪斯瓦米; 蘭斯威廉森
Original assignee: 美商美光科技公司
Priority date: 2019-07-10
Filing date: 2020-06-30
Publication date: 2024-03-01

Abstract

本發明揭示一種記憶體胞元，其包括一電容器，該電容器包括具有橫向間隔壁之一第一電容器電極、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括在該第一電容器電極之該等橫向間隔壁之橫向最內表面的橫向外部之任何處的洩漏件材料。揭示包含方法之其他實施例。

Description

記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法

本文中揭示之實施例係關於記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之一電容器之方法。

記憶體係一種類型之積體電路且在電腦系統中用於儲存資料。記憶體可製造成個別記憶體胞元之一或多個陣列。記憶體胞元可使用數位線(其等亦可稱為位元線、資料線或感測線)及存取線(其等亦可稱為字線)而寫入或讀取。數位線可使沿陣列之行之記憶體胞元導電地互連，且字線可使沿陣列之列之記憶體胞元導電地互連。可透過一數位線及一字線之組合來唯一地定址各記憶體胞元。

記憶體胞元可係揮發性、半揮發性或非揮發性的。非揮發性記憶體胞元可在不存在電力之情況下儲存資料達延遲時段。非揮發性記憶體習知地被指定為具有至少約10年之一保留時間之記憶體。揮發性記憶體消散且因此經再新及/或重寫以維持資料儲存。揮發性記憶體可具有毫秒或更少之一保留時間。無論如何，記憶體胞元經組態而以至少兩種不同可選擇狀態留存或儲存記憶體。在二進位系統中，狀態被視為「0」或「1」。在其他系統中，至少一些個別記憶體胞元可經組態以儲存資訊之兩個以上位準或狀態。

一電容器係可用於一記憶體胞元中之一種類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。作為一電場之能量可靜電儲存於此材料內。取決於絕緣體材料之組合物，該經儲存電場將為揮發性或非揮發性的。例如，僅包含SiO₂之一電容器絕緣體材料將為揮發性的。一種類型之非揮發性電容器係具有鐵電材料作為絕緣材料之至少部分之一鐵電電容器。鐵電材料之特徵在於具有兩個穩定極化狀態且藉此可包括一電容器及/或記憶體胞元之可程式化材料。鐵電材料之極化狀態可藉由施加適合程式化電壓而改變且在移除程式化電壓之後保持(至少一段時間)。各極化狀態具有彼此不同之一電荷儲存電容且理想地可用於寫入(即，儲存)及讀取一記憶體狀態而不使極化狀態反轉，直至期望使極化狀態反轉。在具有鐵電電容器之一些記憶體中，較不期望的是，讀取記憶體狀態之動作可使極化反轉。據此，在判定極化狀態之後，進行記憶體胞元之一重寫以緊接在其判定之後將記憶體胞元置於預讀取狀態中。無論如何，併入一鐵電電容器之一記憶體胞元歸因於形成電容器之一部分之鐵電材料之雙穩態特性而理想地為非揮發性的。其他可程式化材料可用作一電容器絕緣體以使電容器呈非揮發性。

一種類型之記憶體胞元具有與一鐵電電容器串聯電耦合之一選擇裝置。即使在選擇裝置閒置時(即，在非作用或「關斷」時)，電流通常仍透過選擇裝置洩漏至鄰近基板材料。此導致鐵電電容器之鄰近電極處之電壓降，因此在兩個電容器電極之間產生一電壓差。此導致在記憶體胞元閒置時跨鐵電材料施加一電場。即使小，此一電場仍可開始翻轉鐵電材料中之個別偶極且繼續直至全部被翻轉，因此擦除記憶體胞元之一經程式化狀態。此可在一小量時間內發生，藉此損壞或防止記憶體胞元中之非揮發性。

本發明提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極，其具有橫向間隔壁；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括在該第一電容器電極之該等橫向間隔壁之橫向最內表面的橫向外部之任何處的洩漏件材料。

本發明進一步提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極，其具有橫向間隔壁；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括其之至少一些在該第一電容器電極之該等橫向間隔壁之橫向最外表面的橫向外部之洩漏件材料。

本發明進一步提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極，其具有橫向間隔壁；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括洩漏件材料，該洩漏件材料具有該第一電容器電極之該等橫向間隔壁之個別者上方的最大橫向厚度，其小於該第一電容器電極之該等個別橫向間隔壁上方的該電容器絕緣體材料之最大橫向厚度。

本發明進一步提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極，其具有個別地具有一最上表面之橫向間隔壁；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括在該第一電容器電極之該等橫向間隔壁之少於全部該等最上表面之正上方的洩漏件材料。

本發明進一步提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括不在該電容器絕緣體材料之一最上表面正上方的洩漏件材料。

本發明進一步提供一種記憶體胞元，其包括：一電容器，其包括：一第一電容器電極；一第二電容器電極，其包括在該第一電容器電極上方之一部分；及電容器絕緣體材料，其介於該第二電容器電極與該第一電容器電極之間，該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二電容器電極與該第一電容器電極之間；該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括不直接抵靠該第二電容器電極之任何橫向側壁表面之洩漏件材料。

本發明進一步提供一種形成一電容器之方法，其包括：在包括絕緣材料之材料中之一電容器開口中形成一導電襯層以包括形成於該電容器開口中之一電容器之一第一電容器電極且在該導電襯層之橫向內部形成犧牲材料；使該電容器開口中之該導電襯層及該犧牲材料相對於橫向緊鄰該電容器開口之該包括絕緣材料之材料之一頂表面垂直凹入；在該電容器開口中該導電襯層頂部上形成一洩漏件材料襯層；在形成該洩漏件材料襯層之後，自該電容器開口中之該導電襯層橫向內部移除該犧牲材料之剩餘部分；在移除該犧牲材料之後，在該電容器開口中該導電襯層及該洩漏件材料襯層旁邊形成電容器絕緣體材料；在該電容器開口中形成導電材料以包括該電容器之一第二電容器電極；且該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑，該洩漏件材料襯層形成電路平行於該固有電流洩漏路徑且具有低於該固有電流洩漏路徑之總電阻的一平行電流洩漏路徑。

本發明進一步提供一種形成一電容器陣列之方法，其包括：在一基板之第一及第二區域中之包括絕緣材料之材料中之個別電容器開口中形成一導電襯層以包括形成於該等電容器開口中之電容器之第一電容器電極且在該等導電襯層橫向內部形成犧牲材料；使該第一區域及該第二區域中之該等電容器開口中之該等導電襯層及該犧牲材料相對於橫向緊鄰該等電容器開口之該包括絕緣材料之材料之各自頂表面垂直凹入；在該第一區域及該第二區域中之該等電容器開口中該等導電襯層頂部上形成一洩漏件材料襯層；自該第二區域中之該等電容器開口移除該等洩漏件材料襯層以留下該第一區域中之該等電容器開口中之該等洩漏件材料襯層；在自該第二區域移除該等洩漏件材料襯層之後，自該第一區域及該第二區域中之該等電容器開口中之該等導電襯層之橫向內部移除該犧牲材料之剩餘部分；在移除該犧牲材料之後，在該第一區域及該第二區域中之該等電容器開口中該等導電襯層及該等洩漏件材料襯層旁邊形成電容器絕緣體材料；在該第一區域及該第二區域中之該等電容器開口中形成導電材料以包括該等電容器之第二電容器電極；及該等電容器個別地包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑，該等洩漏件材料襯層之個別者形成電路平行於該固有電流洩漏路徑且具有低於該固有電流洩漏路徑之總電阻的一平行電流洩漏路徑。

9:記憶體胞元

10:構造

11:導電路徑

12:選擇裝置

13:導電路徑/源極/汲極組件

14:電容器

15:電容器開口

16:導電路徑

17:頂表面

18:導電電容器電極/導電襯層

19:電容器絕緣體材料

20:導電電容器電極

22:固有電流洩漏路徑

23:橫向間隔壁

24:電阻器

25:最上表面

26:電流洩漏路徑

27:橫向間隔壁

28:電阻器

29:橫向側壁表面

30:選擇裝置電流洩漏路徑

31:橫向最內表面

32:總電阻

33:橫向最外表面

34:洩漏件材料/洩漏件材料襯層

35:第一區域

37:橫向間隔壁

38:第二區域

39:橫向間隔壁

50:基底基板

52:包括絕緣材料之材料

53:材料

54:材料

55:材料

56:導體

58:橫向間隔壁

59:橫向間隔壁

60:最上表面

62:底部

64:導電材料

66:導電材料

70:部分

71:立面內表面

80:犧牲材料

81:遮蔽材料

90:環狀物

144:鐵電電容器

146:板極材料

149:電晶體

150:記憶體胞元

152:記憶體陣列

170:字線

172:數位線

176:驅動器電路

178:偵測電路

214:電容器

T1:最大橫向厚度

T2:最大橫向厚度

圖1係根據本發明之一實施例之一記憶體胞元之一示意性圖解視圖。

圖2係根據本發明之一實施例之一記憶體胞元之一圖解橫截面視圖。

圖3係通過圖2中之線3-3獲取之一放大橫截面視圖。

圖4係通過圖2中之線4-4獲取之一放大橫截面視圖。

圖5係圖2之一部分之一放大橫截面視圖。

圖6係包括鐵電電容器之一例示性記憶體陣列之一示意圖。

圖7係包括一鐵電電容器之一例示性記憶體胞元之一示意圖。

圖8係根據本發明之一些實施例之在程序中之一構造之一部分之一圖解橫截面視圖。

圖9至圖14係根據本發明之一些實施例之圖8之構造之圖解循序橫截面視圖。

展示且最初參考一示意性圖1描述根據本發明之一實施例之一記憶體胞元9。具有記憶體胞元9之積體電路(未展示)將可能具有相對於一記憶體陣列或子陣列製造之數千或數百萬個此等記憶體胞元。此等陣列或子陣列將可能具有複數個字線及數位線(在其等之間其等相交之處具有個別記憶體胞元9)。個別記憶體胞元可被視為包括一個別字線及一交叉個別數位線之部分。

在一項實施例中，記憶體胞元9包括一選擇裝置12及(例如)藉由如展示之一導電(即，電)路徑16與選擇裝置12串聯電耦合(即，電路)之一電容器14。在所描繪圖式中之電容器14可被視為包括在其等之間具有電容器絕緣體材料19之兩個導電電容器電極18及20。在一項實施例中，電容器絕緣體材料19係鐵電的。實際上，路徑16可僅係由電容器14及選擇裝置12共用之一單一電極。電容器14包括自電容器電極18或20之一者通過電容器絕緣體材料19而至另一者之一固有電流(即，電)洩漏路徑。為了明確起見，此固有路徑在圖1中被圖解地展示為圍繞電容器絕緣體材料19之一路徑22中之一虛線。然而，事實上，路徑22將固有地/固有地通過電容器絕緣體材料19而至且介於電容器電極18及20之各者之間。固有電流洩漏路徑22將具有某一相當高的(即，電)整體/總電阻，其被圖解地指示為一電阻器24，此係因為裝置14在操作中用作一電容器。電阻器24之總電阻將取決於電容器絕緣體材料19之組合物、電容器絕緣體材料19之厚度及電容器絕緣體材料19(若鐵電)內之偶極定向。電阻器24可固有地係一非線性/可變電阻器，藉此其電阻係電壓相依的。

記憶體胞元9包括自一個電容器電極18或20至另一個電容器電極18或20之一平行(即，電路平行)電流洩漏路徑26。在一項實施例中，平行路徑26具有0.4eV至5.0eV之一主導帶隙，且在一項實施例中，該主導帶隙小於電容器絕緣體材料19之主導帶隙。若平行路徑26之長度充分短於路徑22，則此可大於電容器絕緣體材料19之主導帶隙。無論如何，在一項實施例中，平行路徑26具有低於固有電流洩漏路徑22之總電阻之某一總電阻(例如，展示為一電阻器28)。僅藉由實例，通過固有電流洩漏路徑22之總電阻可係1 x 10¹¹至1 x 10¹⁸歐姆且通過平行路徑26之總電阻可係1 x 10⁷至1 x 10¹⁷歐姆。在一項實施例中，平行電流洩漏路徑經組態使得在記憶體胞元閒置時通過其之電流不大於一毫微安培。

選擇裝置12(在存在時)可係任何現有或尚待開發選擇裝置，包含多個裝置。實例包含二極體、場效電晶體及雙極電晶體。在操作中，當記憶體胞元閒置時(即，當與記憶體胞元9相關聯之積體電路在操作上「接通」，但未發生記憶體胞元9之「讀取」或「寫入」操作時)，選擇裝置12可展現電流洩漏。一選擇裝置電流洩漏路徑30可存在且被圖解地展示為在選擇裝置12周圍之一虛線，但此可係固有地/固有地通過選擇裝置12或至下伏基板(例如，保持於接地或其他電位處)。洩漏路徑30被展示為具有某一總電阻32。在一項實施例中，平行路徑26經組態使得在記憶體胞元9閒置時通過其之電流大於或等於在記憶體胞元9閒置時通過路徑30之電流洩漏。此將取決於選擇裝置12、電容器14、平行路徑26之構造及材料以及在正常操作中記憶體胞元9內之各個點處之電壓。理想地且無論如何，此使得電極18及20處之電壓能夠在閒置時彼此相等或至少非常接近(例如，在50毫伏內)，藉此當記憶體胞元9閒置時，在電容器絕緣體材料19內不產生電場或產生可忽略電場。例如且此外，理想地，在閒置時跨電容器之任何電壓差係使得電容器絕緣體材料19中之任何電場比電容器絕緣體材料19之固有矯頑場低至少19/20。此可排除一鐵電材料內之非預期偶極方向改變。替代地作為實例，此可至少降低一鐵電材料內之非預期偶極方向改變之風險或增加直至一鐵電材料內之非預期偶極方向改變之時間。

在一項實施例中，平行路徑26中之電阻器28係在電容器電極18與20之間之在較高電壓(例如，介於1伏特至5伏特之間)下比在較低電壓(例如，小於250毫伏)下展現整體更高電阻之一非線性電阻器。理想地，此一非線性電阻器經形成為相較於在較低電壓下閒置時，在較高電壓「讀取」及「寫入」操作期間提供平行路徑26中之電流洩漏之減少之一更大量值。

一字線及一數位線(兩者在圖1中皆未展示)可與記憶體胞元9相關聯。例如，選擇裝置12(在存在時)可係一簡單雙端二極體或其他雙端裝置。可接著使用一交叉點陣列構造，藉此作為第一電容器電極18之部分之一導電路徑11與一字線或數位線(在圖1中未展示)連接或係一字線或數位線之部分且作為選擇裝置12之部分之一導電路徑13與一字線或數位線(在圖1中未展示)之另一者連接或係一字線或數位線之另一者之部分。作為一替代實例，選擇裝置12可係一場效電晶體。接著，作為一實例，導電路徑11可係為一記憶體陣列或子陣列內之多個電容器14(圖1中未展示)所共有之一電容器電極18之部分，組件16可係電晶體之一個源極/汲極區域，且組件/導電路徑13可係另一者。電晶體之閘極(圖1中未展示)可係一字線(圖1中未展示)之一部分，且源極/汲極組件13可與一數位線(圖1中未展示)連接或係一數位線之部分。當然可替代地使用其他架構及構造。

圖2至圖5圖解地展示根據本發明之一例示性實施例之包括電容器14及平行電流洩漏路徑26之一記憶體胞元9之一部分之一例示性實體構造。已視需要使用來自上述實施例之相同數字，其中使用不同數字指示一些差異或添加。圖2至圖5描繪包括可包含導電/導體/傳導、半導電 (semiconductive)/半導體/半導電(semiconducting)或絕緣(insulative)/絕緣體/絕緣(insulating)(即，本文中電絕緣)材料之任何一或多者之一基底基板50(圖2)之一片段或構造10之一部分。各種材料已在高度上形成在基底基板50上方。材料可在圖2至圖5描繪之材料之旁邊、立面內部或立面外部。例如，積體電路之其他部分或完全製造組件可設置於基底基板50上方、周圍或內之某處。用於操作一陣列(例如，一記憶體陣列)內之組件之控制及/或其他周邊電路亦可經製造，且可完全或部分或可不完全或部分在一陣列或子陣列內。此外，多個子陣列亦可獨立地、協同或以其他方式相對於彼此製造及操作。在此文件中，一「子陣列」亦可被視為一陣列。選擇裝置12可電耦合至電容器電極18或20之任一者，其中此被示意性地展示為透過一導體56連接至電極18。

包括絕緣材料之材料52被展示為在基底基板50上方且在其中具有一電容器開口15。僅藉由實例，此被展示為包括在基底基板50上方的材料53、在材料53上方的材料54及在材料54上方的材料55。一例示性材料53係二氧化矽上覆氮化矽。一例示性材料54係經摻雜二氧化矽且一例示性材料55係氮化矽。例示性構造10包括下導體56，其可係(例如)伸展至圖2所處之頁面之平面中且自該平面伸展出之一導電線(例如，一字線或一數位線)或電耦合(在一項實施例中，直接電耦合)至一選擇裝置12或係一選擇裝置12之部分。導體56之一例示性導電材料係TiN。

電容器14包括一第一導電電容器電極18，在一項實施例中，該第一導電電容器電極18具有個別地具有一最上表面60、橫向最內表面31及橫向最外表面33之橫向間隔壁58、59。在一項實施例中，第一電容器電極18具有橫向延伸至橫向間隔壁58、59且介於橫向間隔壁58、 59之間之一底部62。替代地且僅藉由實例，第一電容器電極18可包括一向上及向下敞開(未展示)導電材料圓柱體(例如，極少或無在壁58、59之間延伸之底部62)。電容器14包含具有例示性橫向側壁表面29之一第二導電電容器電極20。第二電容器電極20被展示為包括一導電材料64(例如，W)及一導電材料66(例如，TiN)。第二電容器電極20可被視為包括在第一電容器電極18上方之一部分70。

電容器絕緣體材料19橫向介於第二電容器電極20與第一電容器電極18之間，包含橫向介於第一電容器電極18之壁58、59之間。例示性材料包含二氧化矽、氮化矽、高介電係數介電質及/或鐵電材料。例示性鐵電材料包含具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鈦酸鉛鋯及鈦酸鋇鍶之一或多者之鐵電體且可在其中具有包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及稀土元素之一或多者之摻雜劑。如上文關於圖1確證，圖2至圖5中之電容器14包括自第一及第二電容器電極之一者通過電容器絕緣體材料而至另一者之一固有電流洩漏路徑22。例示性電容器絕緣體材料19包括一最上表面25及橫向間隔壁23、27。

平行電流洩漏路徑26被展示為由在一項實施例中包括橫向間隔壁37、39之一洩漏件材料34涵蓋或在該洩漏件材料34內。例示性路徑26被展示為在a)在第一電容器電極18上方的第二電容器電極20之部分70之一立面內表面71與b)第一電容器電極18之橫向間隔壁58、59之個別最上表面60(在一項實施例中且如展示，兩個最上表面60)之至少一者之間延伸。如展示，平行電流洩漏路徑26係電路平行於固有電流洩漏路徑22，且亦具有低於固有電流洩漏路徑之總電阻。例示性洩漏件材料34包含以下一或多者：非晶矽、多晶矽、鍺、硫屬化物(例如，金屬硫屬化合物)、富矽氮化矽、富矽氧化矽及適當地摻雜有導電性增加之摻雜劑之固有介電材料(例如，摻雜有Ti、Ta、Nb、Mo、Sr、Y、Cr、Hf、Zr、W及鑭系離子之一或多者之SiO₂及/或Si₃N₄)。洩漏件材料34及藉此平行路徑26可主要(即，多於50原子%)包括此(等)材料。此等材料之任何者可經摻雜或未摻雜以(例如)在記憶體胞元9閒置時提供流動通過其之電流洩漏之所要總電阻。

在一項實施例中，洩漏件材料34在第一電容器電極18之橫向間隔壁58、59之橫向最內表面31的橫向外部之任何處。在一項實施例中，至少一些(在一項此實施例中，僅一些)洩漏件材料34在第一電容器電極18之橫向間隔壁58、59之橫向最外表面33的橫向外部。在一項實施例中，洩漏件材料34具有橫向間隔壁58、59之個別者上方的最大橫向厚度T₁，其大於個別橫向間隔壁58、59之最上表面60下方的電容器絕緣體材料19之最大橫向厚度T₂。在一項實施例中，洩漏件材料34在橫向間隔壁58、59之少於全部最上表面60之正上方。在一項實施例中，洩漏件材料34不在電容器絕緣體材料19之最上表面25之正上方。在一項實施例中，洩漏件材料34不直接抵靠第二電容器電極20之任何橫向側壁表面29。在一項實施例中，洩漏件材料34包括一環狀物90。在一項實施例中，電容器絕緣體材料19包括在電容器開口15中之橫向間隔壁23、27，其等在電容器開口15中橫向間隔壁58、59上方比在電容器開口15中橫向間隔壁58、59橫向旁邊橫向更厚。在一項實施例中，洩漏件材料34包括在電容器開口15中之橫向間隔壁37、39，在電容器開口15中之橫向間隔壁37、39橫向薄於電容器開口15中之第一電容器電極18之橫向間隔壁58、59之個別者。

在一項實施例中，洩漏件材料34係均質的，藉此電容器電極18與20之間之平行路徑26係均質的。在一項實施例中，洩漏件材料34係非均質的，藉此電容器電極18與20之間之平行路徑26係非均質的。在其中材料34及藉此平行路徑26非均質之一實施例中，平行路徑26可歸因於其中具有不同帶隙之不同組合物材料而具有不同帶隙。然而，平行路徑26可具有0.4eV至5.0eV之一主導(意謂控制)帶隙，在一項實施例中，該主導帶隙可能取決於平行路徑26內之個別不同材料之各自體積。因此且無論如何，「主導」在本文中使用且適用而無關於特定路徑/材料之均質性。在一項實施例中，電容器絕緣體材料19之主導帶隙可低於平行路徑26之主導帶隙。在一項實施例中，平行路徑26之最小長度被製成長於電容器絕緣體材料19之最小厚度。作為一個實例，此一長度關係可在電容器絕緣體材料及平行路徑之主導帶隙大約相同時平行路徑中之狀態密度等於或大於電容器絕緣體材料中之狀態密度時使用。作為另一實例，此一長度關係可在電容器絕緣體材料之主導帶隙小於平行路徑之主導帶隙時平行路徑中之狀態密度等於或大於電容器絕緣體材料中之狀態密度時使用。

在一項實施例中，記憶體胞元9包括一選擇裝置，例如在圖2中示意性地展示為透過導體56與第一電容器電極18電耦合(在一項實施例中，直接電耦合)之一選擇裝置12。在一項此實施例中，在操作中，當記憶體胞元閒置時，選擇裝置展現電流洩漏，其中平行路徑經組態使得在記憶體胞元閒置時通過其之電流大於或等於在記憶體胞元閒置時選擇裝置之電流洩漏。

記憶體陣列可如上文描述般併入電容器，其等可係鐵電記憶體陣列且可具有任何適合組態。參考圖6描述一例示性鐵電記憶體陣列152。記憶體陣列152包含(例如)可具有上文描述之電容器14之組態之複數個鐵電電容器144。字線170沿著記憶體陣列152之列延伸，且數位線172沿著記憶體陣列152之行延伸。鐵電電容器144之各者在使用一字線及一數位線之一組合獨有地定址之一記憶體胞元150內。字線170延伸至驅動器電路176且數位線172延伸至偵測電路178。在一些應用中，記憶體陣列152可經組態為鐵電隨機存取記憶體(FeRAM)。

記憶體胞元150可包含與鐵電電容器144組合之電晶體149(例如，選擇裝置)。例如，在一些應用中，記憶體胞元150之各者可包含與鐵電電容器144組合之電晶體149之一者，如圖7中展示。記憶體胞元150經展示與一字線170及一數位線172耦合。又，鐵電電容器144之電極之一者經展示與包括板極材料146(例如，如上文之實施例中提及且可為一電容器陣列中之多個電容器所共有之一第二電容器電極20)之一板極線耦合。板極線可與字線170組合使用以控制一或多個鐵電電容器144之一操作狀態。可使用如本文中描述及/或展示之(若干)任何其他屬性或(若干)態樣。

本發明之實施例涵蓋形成一電容器之方法以及如上文識別之獨立於製造方法之記憶體胞元。然而，此等方法可具有結構實施例中之如上文描述之任何屬性。同樣地，上述結構實施例可併入且形成下文關於方法實施例描述之任何屬性。參考圖8至圖14描述例示性方法實施例。來自上述實施例之相同數字已用於導致如(例如)圖2至圖5展示之一完成構造之前導材料/構造。

參考圖8，已在基板構造10之一第一區域35中及一第二區域38中在包括絕緣材料之材料52中之個別電容器開口15中形成一導電襯層18。僅藉由實例，一例示性第一區域35可包括一電容器及/或記憶體胞元陣列且第二區域38可包括(例如)包含用於寫入至第一區域35內之記憶體胞元或自第一區域35內之記憶體胞元讀取之邏輯及/或控制電路之周邊電路區域。第二區域38亦可包括獨立於邏輯、控制或其他電路或係邏輯、控制或其他電路之部分之一電容器陣列。用於形成電容器開口15之一例示性技術包含使用或不使用間距倍增之光微影圖案化及蝕刻。電容器開口15在水平橫截面中可具有任何一或多個形狀，例如，圓形、橢圓形、四邊形(例如，正方形或矩形)、六邊形、直邊及彎曲邊之一組合等。電容器開口15被展示為具有筆直垂直側壁，但此可係非垂直及/或非筆直的。同樣地，將在區域35及38中形成若干電容器開口15以同時形成若干電容器。導電襯層18最終將包括形成於電容器開口15中之電容器之第一電容器電極。

已在導電襯層18橫向內部形成犧牲材料80。實例包含旋塗碳、旋塗介電質及光阻劑。形成圖8之構造之一例示性技術係最初在包括絕緣材料之材料52中形成電容器開口15。此接著可為將導電襯層18沈積在電容器開口15內及橫向緊鄰電容器開口15之包括絕緣材料之材料52之各自頂表面17之頂部上。接著可沈積犧牲材料80以過填充電容器開口15之剩餘體積且在導電襯層18之頂部材料(其在包括絕緣材料之材料52之頂表面17上)上。接著，可將犧牲材料80及導電襯層18之材料平坦化/拋光回至少至頂表面17以形成如圖8中展示之構造。

參考圖9，已使導電襯層18及犧牲材料80分別在第一及第二區域35及38中之電容器開口15中相對於包括絕緣材料之材料52之頂表面17垂直凹入，因此(例如)完成例示性第一電容器電極18之製造。在一項實施例中且如展示，導電襯層18及犧牲材料80在電容器開口15中之此垂直凹入加寬導電襯層18上方的電容器開口15。在一項實施例中，導電襯層18及犧牲材料80在電容器開口15中之垂直凹入同時發生。用於完成此之一例示性技術包括化學蝕刻。例如，在犧牲材料80包括旋塗碳且導電襯層18包括TiN之情況下，將以實質上相同速率蝕刻旋塗碳及TiN之一例示性蝕刻化學物包含氨及過氧化氫之一組合，且當此包括二氧化矽及氮化矽之一或多者時，其亦可稍微加寬包括絕緣材料之材料52中之電容器開口15。在另一實施例中，導電襯層18及犧牲材料80在電容器開口15中之垂直凹入在不同時間間隔時間週期發生。又，藉由實例，此可使用選擇性地相對於導電襯層18及犧牲材料80之一者選擇性地蝕刻另一者之一化學物，接著使用將相對於該另一者蝕刻該一者之另一蝕刻化學物進行。在此垂直凹入在不同時間間隔時間週期發生之情況下，首先可選擇性地相對於導電襯層18或犧牲材料80之任一材料而蝕刻另一者。

參考圖10，已分別在第一及第二區域35及38中之電容器開口15中導電襯層18之頂部上形成一洩漏件材料襯層34。在一項實施例中且如展示，洩漏件材料襯層34亦形成於犧牲材料80之頂部上(例如，直接抵靠犧牲材料80)。

參考圖11，各向異性地蝕刻洩漏件材料襯層34以自水平表面上方(包含在一項實施例中，自犧牲材料80之頂部)大量移除此。

自第二區域中之電容器開口移除洩漏件材料襯層以留下第一區域中之電容器開口中之洩漏件材料襯層。用於完成此之一例示性技術參考圖12及圖13展示及描述。參考圖12，已形成遮蔽材料81(例如，光阻劑)以遮蔽第一區域35中之電容器開口15中之材料且使第二區域38中之電容器開口15中之材料保持未遮蔽，其中洩漏件材料襯層34被展示為此後自第二區域38中之電容器開口15移除。圖13展示後續處理，其中已移除遮蔽材料81(未展示)，接著分別自第一及第二區域35及38中之電容器開口15中之導電襯層18之橫向內部移除剩餘犧牲材料80(未展示)。

參考圖14，已分別在第一及第二區域35及38中之電容器開口15中導電襯層18及洩漏件材料襯層34(存在之情況下)旁邊形成電容器絕緣體材料19。此可導致電容器絕緣體材料19在導電襯層18之頂部上比橫向上在其等之間更寬，如展示。此後，已分別在第一及第二區域35及38中形成導電材料64及66以包括電容器14及214之第二電容器電極20。歸因於在電容器214中不存在洩漏件材料34，故相較於第一區域35中之電容器14，此形成第二區域38中之稍微不同構造之電容器214。

上文之(若干)處理或(若干)構造可被視為相對於一組件陣列，其形成為在一下伏基底基板上方或作為一下伏基底基板之部分之此等組件之一單一堆疊或單一層疊或形成在該單一堆疊或單一層疊內(然而，單一堆疊/層疊可具有多個階層)。用於操作或存取一陣列內之此等組件之控制及/或其他周邊電路亦可作為完成構造之部分而形成在任何處且在一些實施例中可在陣列下方(例如，陣列下方之CMOS)。無論如何，一或多個額外此(等)堆疊/層疊可經設置或製造於圖中展示或上文描述之堆疊/層疊上方及/或下方。此外，組件之(若干)陣列可在不同堆疊/層疊中相對於彼此相同或不同且不同堆疊/層疊可具有相對於彼此相同或不同之厚度。中介結構可設置於垂直緊鄰堆疊/層疊(例如，額外電路及/或介電層)之間。又，不同堆疊/層疊可相對於彼此電耦合。多個堆疊/層疊可單獨且循序(例如，在彼此之頂部上)製造，或可基本上同時製造兩個或兩個以上堆疊/層疊。

上文論述之總成及結構可用於積體電路(circuit/circuitry)中且可併入電子系統中。此等電子系統可用於(例如)記憶體模組、裝置驅動器、電源模組、通信數據機、處理器模組及特定應用模組中，且可包含多層多晶片模組。電子系統可為廣泛範圍之系統之任何者，諸如(例如)相機、無線裝置、顯示器、晶片組、機上盒、遊戲、照明、車輛、時鐘、電視、行動電話、個人電腦、汽車、工業控制系統、飛機等。

在本文件中，除非另有指示，否則「高度上」、「較高」、「上」、「較低」、「頂部」、「頂部上」、「底部」、「上方」、「下方」、「下方」、「下面」、「向上」及「向下」通常參考垂直方向。「水平」係指沿著一主要基板表面之一大致方向(即，在10度以內)且可相對於在製造期間處理基板之方向，且垂直係大致正交於其之一方向。對「完全水平」之引用係沿著主基板表面之方向(即，未與其成角度)，且可相對於在製造期間處理基板之方向。此外，如本文中所使用之「垂直」及「水平」係相對於彼此之大致垂直方向且與基板在三維空間中之定向無關。另外，「高度延伸」及「在高度上延伸」係指自完全水平偏離達至少45°之一方向。此外，相對於一場效電晶體「在高度上延伸」、「高度延伸」、「水平地延伸」及「水平延伸」係參考電晶體之通道長度之定向，在操作中，電流沿該定向在源極/汲極區域之間流動。對於雙極接面電晶體，「在高度上延伸」、「高度延伸」、「水平地延伸」及「水平延伸」係參考基底長度之定向，在操作中，電流沿該定向在射極與集極之間流動。在一些實施例中，在高度上延伸之任何組件、特徵及/或區域垂直地或在垂直之10°內延伸。

此外，「在…正上方」及「在…正下方」要求兩個所述區域/材料/組件相對於彼此至少有一些橫向重疊(即，水平)。再者，使用前面未加「正」之「在…上方」僅要求所述區域/材料/組件在另一區域/材料/組件上方的某一部分在該另一區域/材料/組件之立面外部(即，與兩個所述區域/材料/組件是否存在任何橫向重疊無關)。類似地，使用前面未加「正」之「在…下方」僅要求所述區域/材料/組件在另一區域/材料/組件下方之某一部分在該另一區域/材料/組件之立面內部(即，與兩個所述區域/材料/組件是否存在任何橫向重疊無關)。

本文中所描述之材料、區域及結構之任何者可為均質或非均質，且無論如何可連續地或不連續地上覆於任何材料上方。在針對任何材料提供一或多個例示性組合物之情況下，該材料可包括此一或多個組合物，基本上由或由此一或多個組合物組成。此外，除非另有陳述，否則可使用任何適合現有或尚待開發的技術形成各材料，其中原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入係實例。

另外，「厚度」本身(之前無方向形容詞)被定義為自不同組合物之一緊鄰材料或一緊鄰區域之一最靠近表面垂直通過一給定材料或區域之平均直線距離。另外，本文中描述之各種材料或區域可具有實質上恆定厚度或可變厚度。若具有可變厚度，則厚度係指平均厚度，除非另有指示，且此材料或區域將歸因於厚度可變而具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組合物」僅要求可彼此直接抵靠之兩個所述材料或區域之該等部分在化學及/或物理上不同(例如，若此等材料或區域並非均質)。若兩個所述材料或區域未彼此直接抵靠，則「不同組合物」僅要求兩個所述材料或區域彼此最靠近之該等部分在化學及/或物理上不同(若此等材料或區域並非均質)。在本文件中，在一材料、區域或結構相對於另一材料、區域或結構存在至少某一實體觸碰接觸時，所述材料、區域或結構彼此「直接抵靠」。相比之下，前面未加「直接」之「在…上方」、「在…上」、「鄰近」、「沿」及「抵靠」涵蓋「直接抵靠」以及其中(若干)中介材料、(若干)區域或(若干)結構導致所述材料、區域或結構相對於彼此未實體觸碰接觸之構造。

在本文中，若在正常操作中，電流能夠自區域-材料-組件之一者連續流動至另一者且主要因次原子正電荷及/或負電荷(在充分產生此等電荷時)之移動而流動，則區域-材料-組件彼此「電耦合」。另一電子組件可在區域-材料-組件之間且可電耦合至區域-材料-組件。相比之下，當區域-材料-組件被稱為「直接電耦合」時，直接電耦合之區域-材料-組件之間無中介電子組件(例如，無二極體、電晶體、電阻器、換能器、開關、熔絲等)。

「列」及「行」在此文件中之任何使用係為了方便區分特徵之一個系列或定向與特徵之另一系列或定向且沿著其已或可形成組件。相對於區域、組件及/或特徵之任何系列獨立於功能同義地使用「列」及「行」。無論如何，列可係筆直及/或彎曲的及/或相對於彼此平行及/或不平行，行亦可如此。此外，列及行可按90°或按一或多個其他角度相對於彼此相交。

導電/導體/傳導材料之任何者之組合物可係金屬材料及/或導電摻雜之半導電/半導體/半傳導材料。「金屬材料」係一元素金屬之任何一者或組合、兩種或更多種元素金屬之任何混合物或合金及(若干)任何一或多個導電金屬化合物。

在本文中，「選擇性」關於蝕刻、移除、沈積及/或形成之任何使用係一個所述材料相對於另一(些)所述材料之以至少2：1之一體積率如此作用之此一動作。此外，選擇性沈積、選擇性生長或選擇性形成之任何使用係針對沈積、生長或形成之至少前75埃以至少2：1之一體積率相對於另一(些)所述材料沈積、生長或形成一個材料。

除非另外指示，否則本文中「或」之使用涵蓋一者及兩者。

結論

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括具有橫向間隔壁之一第一電容器電極、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括在該第一電容器電極之該等橫向間隔壁之橫向最內表面的橫向外部之任何處的洩漏件材料。

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括具有橫向間隔壁之一第一電容器電極、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括其之至少一些在該第一電容器電極之該等橫向間隔壁之橫向最外表面的橫向外部之洩漏件材料。

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括具有橫向間隔壁之一第一電容器電極、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括洩漏件材料，該洩漏件材料具有該第一電容器電極之該等橫向間隔壁之個別者上方的最大橫向厚度，其小於該第一電容器電極之該等個別橫向間隔壁上方的該電容器絕緣體材料之最大橫向厚度。

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括具有個別地具有一最上表面之橫向間隔壁之一第一電容器電極、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括在該第一電容器電極之該等橫向間隔壁之少於全部最上表面之正上方的洩漏件材料。

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括一第一電容器電極(無關於是否具有橫向間隔壁)、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括不在該電容器絕緣體材料之一最上表面正上方的洩漏件材料。

在一些實施例中，一種記憶體胞元包括一電容器，該電容器包括一第一電容器電極(無關於是否具有橫向間隔壁)、包括在該第一電容器電極上方之一部分之一第二電容器電極及介於該第二電容器電極與該第一電容器電極之間之電容器絕緣體材料。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。一平行電流洩漏路徑介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該固有電流洩漏路徑、具有低於該固有電流洩漏路徑之總電阻且包括不直接抵靠該第二電容器電極之任何橫向側壁表面之洩漏件材料。

在一些實施例中，一種形成一電容器之方法包括在包括絕緣材料之材料中之一電容器開口中形成一導電襯層以包括形成於該電容器開口中之一電容器之一第一電容器電極且在該導電襯層之橫向內部形成犧牲材料(無關於形成一個以上電容器且無關於如上文描述之第一及第二區域)。使該導電襯層及該犧牲材料在該電容器開口中相對於橫向緊鄰該電容器開口之該包括絕緣材料之材料之一頂表面垂直凹入。在該電容器開口中該導電襯層頂部上形成一洩漏件材料襯層。在形成該洩漏件材料襯層之後，自該電容器開口中之該導電襯層之橫向內部移除該犧牲材料之剩餘部分。在移除該犧牲材料之後，在該電容器開口中該導電襯層及該洩漏件材料襯層旁邊形成電容器絕緣體材料。在該電容器開口中形成導電材料以包括該電容器之一第二電容器電極。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。該洩漏件材料襯層形成電路平行於該固有電流洩漏路徑且具有低於該固有電流洩漏路徑之總電阻的一平行電流洩漏路徑。

在一些實施例中，一種形成一電容器陣列之方法包括在一基板之第一及第二區域中之包括絕緣材料之材料中之個別電容器開口中形成一導電襯層以包括形成於該等電容器開口中之電容器之第一電容器電極且在該等導電襯層之橫向內部形成犧牲材料。使該等導電襯層及該犧牲材料在該第一區域及該第二區域中之該等電容器開口中相對於橫向緊鄰該等電容器開口之該包括絕緣材料之材料之各自頂表面垂直凹入。在該第一區域及該第二區域中之該等電容器開口中該等導電襯層之頂部上形成一洩漏件材料襯層。自該第二區域中之該等電容器開口移除該等洩漏件材料襯層以留下該第一區域中之該等電容器開口中之該等洩漏件材料襯層。在自該第二區域移除該等洩漏件材料襯層之後，自該第一區域及該第二區域中之該等電容器開口中之該等導電襯層之橫向內部移除該犧牲材料之剩餘部分。在移除該犧牲材料之後，在該第一區域及該第二區域中之該等電容器開口中該等導電襯層及該等洩漏件材料襯層旁邊形成電容器絕緣體材料。在該第一區域及該第二區域中之該等電容器開口中形成導電材料以包括該等電容器之第二電容器電極。該等電容器個別地包括自該第一電容器電極及該第二電容器電極之一者通過該電容器絕緣體材料而至另一者之一固有電流洩漏路徑。該等洩漏件材料襯層之個別者形成電路平行於固有電流洩漏路徑且具有低於該固有電流洩漏路徑之總電阻的一平行電流洩漏路徑。

按照條例，已在語言上關於結構及方法特徵更特定或較不特定描述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之方法包含例示性實施例，故發明申請專利範圍不限於所展示及所描述之特定特徵。因此，發明申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。