CN109560194B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109560194B
CN109560194B CN201810172320.3A CN201810172320A CN109560194B CN 109560194 B CN109560194 B CN 109560194B CN 201810172320 A CN201810172320 A CN 201810172320A CN 109560194 B CN109560194 B CN 109560194B
Authority
CN
China
Prior art keywords
layer
electrode structure
thickness
semiconductor device
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810172320.3A
Other languages
English (en)
Other versions
CN109560194A (zh
Inventor
金海光
林杏莲
陈侠威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109560194A publication Critical patent/CN109560194A/zh
Application granted granted Critical
Publication of CN109560194B publication Critical patent/CN109560194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例涉及电阻式随机存取存储器装置。在一些实施例中，电阻式随机存取存储器装置包含下电极结构位于导电下内连接层上方，上电极结构位于下电极结构上方，以及转换层位于下电极结构与上电极结构之间，转换层具有转换层外侧壁。电阻式随机存取存储器装置也包含帽盖层，帽盖层具有从转换层的角落沿上电极侧壁垂直延伸的垂直部分，帽盖层也具有从转换层的角落水平延伸至转换层外侧壁的水平部分。

Description

半导体装置及其制造方法
技术领域
本公开实施例涉及半导体技术，且特别涉及具有电阻式随机存取存储器(resistive random access memory，RRAM)的半导体装置及其制造方法。
背景技术
许多现代电子装置含有被配置来储存数据的电子存储器。电子存储器可为挥发性存储器(volatile memory)或非挥发性存储器(non-volatile memory)。挥发性存储器在供电时储存数据，而非挥发性存储器能够在断电时储存数据。由于简单的结构以及与互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)逻辑制造过程的相容性，电阻式随机存取存储器(RRAM)为下一代非挥发性存储器技术的有望的候选。
发明内容
在一些实施例中，提供一种半导体装置，半导体装置包含下电极结构，位于导电下内连接层上方；上电极结构，位于下电极结构上方，其中上电极结构具有上电极侧壁；转换层，位于下电极结构与上电极结构之间，其中转换层具有转换层外侧壁；以及帽盖层，具有从转换层的角落沿上电极侧壁垂直延伸的垂直部分以及从转换层的角落水平延伸至转换层外侧壁的水平部分。
在一些其他实施例中，提供一种半导体装置，半导体装置包含下电极结构，位于由下层间介电层围绕的下内连接层上方；上电极结构，位于下电极结构上方；转换层，位于下电极结构与上电极结构之间；以及帽盖层，接触转换层的上表面并沿上电极结构的最外侧壁和转换层的侧壁设置，其中帽盖层包含高介电常数介电材料。
在另外一些实施例中，提供一种半导体装置的制造方法，此方法包含在下内连接层上方形成层叠下电极；在层叠下电极上方形成转换元件；在转换元件上方形成一个或多个上电极膜；图案化一个或多个上电极膜，以形成具有上电极侧壁的上电极结构；以及在上电极结构上方以及沿上电极侧壁至转换元件顺应性沉积帽盖层；以及图案化层叠下电极，以形成下电极结构和转换层。
附图说明
根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1显示依据一些实施例的电阻式随机存取存储器(RRAM)装置的剖面示意图，电阻式随机存取存储器装置具有被配置来提供耐久度和数据保存的良好平衡的帽盖层(recap layer)。
图2显示依据一些其他实施例的包括电阻式随机存取存储器装置的集成芯片(integrated circuit，IC)的剖面示意图，电阻式随机存取存储器装置具有布置在上介电层之下的帽盖层。
图3显示依据一些其他实施例的包括电阻式随机存取存储器装置的集成芯片的剖面示意图，电阻式随机存取存储器装置具有帽盖层。
图4显示依据一些实施例的具有电阻式随机存取存储器装置的详细的集成芯片结构的剖面示意图，电阻式随机存取存储器装置具有帽盖层。
图5-图16显示依据一些实施例的形成包括电阻式随机存取存储器装置的集成芯片的各种阶段的剖面示意图，电阻式随机存取存储器装置具有帽盖层。
图17显示依据一些实施例的用以形成包括电阻式随机存取存储器装置的集成芯片的图5-图16的方法的流程图，电阻式随机存取存储器装置具有帽盖层。
附图标记说明：
100、400 集成芯片
101、420 电阻式随机存取存储器装置
102 基底
104 下层间介电结构
106 下内连接层
108 下电极结构
110 转换层
112 上电极结构
114、502 下介电层
116 阻挡层
118 底部电极
120 覆盖层
122 顶部电极
124、1002 硬掩模层
126 上金属导通孔
128 侧壁间隙壁
128a 第一侧壁间隙壁
128b 第二侧壁间隙壁
130、1102 帽盖层
130a 第一帽盖层
130b 第二帽盖层
132 上电极侧壁
132a 第一上电极侧壁
132b 第二上电极侧壁
134 角落
200、300、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600 剖面示意图
202 上介电层
402 半导体基底
403 晶体管
404 阱区
405 沟道区
406d 漏极区
406s 源极区
408 栅极结构
410 栅极介电层
412 栅极电极
414 隔离区
416a 接点
416b 金属线层
416c 金属导通孔层
418 第一层间介电结构
602 第一掩模层
604 第一蚀刻操作
606 开口
702 层叠下电极
704 第一下电极膜
706 第二下电极膜
708 转换元件
802 覆盖膜
902 上电极膜
1004 第二蚀刻操作
1006 遮蔽区域
1008 未遮蔽区域
1104 第一上表面
1106 第二上表面
1202 侧壁间隔层
1302 第三蚀刻操作
1402 第四蚀刻操作
1502 第一上介电层
1504 第二上介电层
1506 上层间介电层
1700 方法
1702、1704、1706、1708、1710、1712、1714、1716、1718、1720 步骤
d、s 距离
t1、t2 厚度
BL 位元线
SL 源极线
WL 字元线
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
电阻式随机存取存储器(RRAM)装置被配置为通过在对应于不同数据状态的不同电阻值之间转换来储存数据。为了实现“电阻转换”，电阻式随机存取存储器装置具有下电极，下电极通过具有可变电阻的转换层与上电极隔开。转换层一般包括能够回应施加偏压而改变其内部电阻的高介电常数(high-k)介电材料。电阻转换允许电阻式随机存取存储器装置在对应于第一数据状态(例如“0”)的高电阻状态与对应于第二数据状态(例如“1”)的低电阻状态之间改变数据储存层的电阻。
在制造电阻式随机存取存储器装置期间，上电极一般通过第一蚀刻工艺图案化，而转换层和下电极通过使用上电极和侧壁间隙壁作为掩模的第二蚀刻工艺图案化。独立的蚀刻工艺使得下电极和转换层比上电极宽。然而，因为下电极和转换层比上电极宽，转换层可能被过蚀刻，导致上电极的侧壁周围形成变薄的转换层。在操作期间，上电极的尖锐边缘在电场中引起峰值，其与转换层的变薄部分中的悬空键结(dangling bond)或缺陷结合可导致上电极与下电极之间的漏电路径。此漏电路径负面地影响电阻式随机存取存储器装置的数据保存和耐久度。
本公开实施例涉及具有被配置来提供良好耐久度和数据保存的帽盖层的电阻式随机存取存储器装置以及相关的形成方法。在一些实施例中，电阻式随机存取存储器装置包括下电极结构，设置于下内连接层上方，下层间介电层围绕内连接层。上电极结构设置于下电极结构上方，且转换层布置于下电极结构与上电极结构之间。下电极结构、转换层和上电极结构形成电阻式随机存取存储器的存储单元。
帽盖层形成于上电极结构上方，并沿着上电极结构的侧壁向下延伸至转换层。因此，帽盖层补偿转换层和上电极结构交会处的角落的转换层损失。再者，帽盖层可包括相似于转换层的材料，以改善帽盖层与转换层之间的接合。举例来说，转换层和帽盖层可为高介电常数材料。帽盖层也作为阻挡层，以防止再溅镀导电材料(来自下电极结构的图案化)沿着存储单元的侧壁形成导电路径。因此，利用帽盖层增加角落处的转换层的厚度减少了漏电，并为电阻式随机存取存储器装置提供耐久度和数据保存的良好平衡。
图1显示依据一些实施例的电阻式随机存取存储器(RRAM)装置的剖面示意图，电阻式随机存取存储器装置具有被配置来提供耐久度和数据保存的良好平衡的帽盖层。集成芯片100包括电阻式随机存取存储器装置，电阻式随机存取存储器装置由下层间介电(inter-level dielectric，ILD)结构104围绕，下层间介电结构104布置于基底102上方。一个或多个下内连接层106(例如金属导通孔及/或金属线)埋置于下层间介电结构104中。
电阻式随机存取存储器装置101包括下电极结构108、转换层110和上电极结构112。
下电极结构108通过一个或多个下内连接层106与基底102隔开。在一些实施例中，下电极结构108包含座落于下介电层114中的阻挡层116。在一些实施例中，阻挡层116为包括折射金属氮化物(例如氮化钽、氮化钛或类似物)的扩散阻挡层。底部电极118覆盖阻挡层116。在一些实施例中，底部电极118可包括导电材料，例如钽(Ta)及/或钛(Ti)及/或TiN及/或TaN。
转换层110将下电极结构108与上电极结构112隔开。转换层110被配置为通过在与第一数据状态(例如“0”)相关联的高电阻状态以及与第二数据状态(例如“1”)相关联的低电阻状态之间经历的可逆变化来储存数据状态。举例来说，为了在转换层110中达到低电阻状态，可将第一组偏压状态施加至下电极结构108和上电极结构112。或者，为了在转换层110中达到高电阻状态，可将第二组偏压状态施加至下电极结构108和上电极结构112。
转换层110由转换材料组成。在一些实施例中，转换材料为高介电常数介电材料，例如一种或多种金属的氧化物(例如铪(Hf)、铝(Al)、锆(Zr)、钽(Ta)、镧(La)、钛(Ti)、钒(V)、铌(Nb)等)。转换层110可具有约
Figure BDA0001586216440000071
的厚度。
上电极结构112包含覆盖层120、顶部电极122和硬掩模层124。覆盖层120布置于转换层110与顶部电极122之间。在一些实施例中，覆盖层120可包括金属(例如钛(Ti)、铪(Hf)、铂(Pt)、铝(Al)或类似物)或金属氧化物(例如氧化钛(TiOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锗(GeOx)氧化铯(CeOx)或类似物)。顶部电极122可包括类似于底部电极118的金属，例如Ta、Ti、TiN、TaN等。硬掩模层124布置于顶部电极122上方，且可由氮化硅(SiN)组成。上金属导通孔126延伸通过硬掩模层124，以接触顶部电极122。虽然显示单一的上金属导通孔126，但是上金属导通孔126可为用作电性连接电阻式随机存取存储器装置101与集成芯片100上的其他装置的多个金属层的其中之一。因此，上金属导通孔126由导电材料组成。
在一些实施例中，侧壁间隙壁128位于覆盖层120、顶部电极122和硬掩模层124的两侧上。侧壁间隙壁128的外侧壁与转换层110的外侧壁共线(collinear)。侧壁间隙壁128可例如为氧化物、氮化物或一些其他介电质。再者，为了方便显示，仅标示出侧壁间隙壁128的其中一个。
一个或多个帽盖层130布置于侧壁间隙壁128与覆盖层120的内侧壁之间。覆盖层120、顶部电极122和硬掩模层124的侧壁共线，并形成之后被称为的上电极侧壁132。一个或多个帽盖层130从转换层110的上表面沿着上电极侧壁132垂直延伸，使得一个或多个帽盖层130的最下表面接触转换层110的上表面。一个或多个帽盖层130从覆盖层120水平延伸至转换层110的外侧壁。在此，在上电极的任一侧上显示单一的帽盖层，但是可使用更多或更少的帽盖层。
一个或多个帽盖层130由相似于转换层110的转换材料的材料组成。在一些实施例中，一个或多个帽盖层130可包括高介电常数介电材料。在一些实施例中，一个或多个帽盖层130可包括一种或多种金属(例如铪、铝、锆、钽、镧、钛、钒、铌或类似物)的氧化物。举例来说，一个或多个帽盖层130可包括氧化铪、氧化铝铪、氧化钽铪、氧化钽、氧化铝钽或类似物。在一些实施例中，一个或多个帽盖层130为与转换层110相同的材料。举例来说，如果转换层110为氧化铪，一个或多个帽盖层130也可为氧化铪。由于材料的相似性，帽盖层130可与转换层110良好地接合。
帽盖层130在角落134提供额外的厚度。为了方便显示，仅标示一个角落134。然而，图中显示第二角落形成于覆盖层120的另一侧上。角落134在上电极结构112的图案化期间(例如通过过蚀刻转换层110)形成。由于过蚀刻，转换层110的厚度在角落134较薄。沿转换层110的边缘的较小厚度与顶部电极122的尖锐边缘引起的高电场结合可导致沿转换层110的边缘的漏电流，并导致装置故障。帽盖层130可通过增加沿转换层110的边缘的厚度来减少通过转换层110的漏电流。
再者，因为帽盖材料相似(如果不同)于转换材料，帽盖层130减少角落134处的缺陷和悬空键结，更减少漏电流。帽盖层130也帮助防止在图案化下电极结构108期间由于金属再溅镀而形成漏电路径。举例来说，在图案化下电极结构108期间，金属粒子可被被甩开并再沉积于转换层110和上电极侧壁132上，这会导致漏电流。帽盖层130形成在再溅镀金属粒子与顶部电极122之间的绝缘阻障，进而减少金属再溅镀的泄漏。通过减少漏电流，帽盖层130导致转换窗口(switching window)扩大约1.2-2倍。因此，帽盖层130为电阻式随机存取存储器装置提供耐久度和数据保存的良好平衡。
图2显示依据一些其他实施例的包括电阻式随机存取存储器装置的集成芯片的剖面示意图200，电阻式随机存取存储器装置具有布置在上介电层202之下的帽盖层。在一些实施例中，上介电层202具有邻接硬掩模层124的最上表面的第一侧。上介电层202的第二侧与上金属导通孔126隔开一分隔距离s。下层间介电结构104在上介电层202与上金属导通孔126之间的分隔距离s中。在各种实施例中，上介电层202可包括双层结构(即具有两个子层)或多层结构(即具有三个或更多个子层)。
图3显示依据一些其他实施例的包括电阻式随机存取存储器装置的集成芯片的剖面示意图300，电阻式随机存取存储器装置具有帽盖层。
如剖面示意图300所示，电阻式随机存取存储器装置包括布置于底部电极118与顶部电极122之间的转换层110。转换层110具有直接接触底部电极118的底表面。转换层110更具有直接接触顶部电极122的上表面。
图4显示依据一些实施例的具有电阻式随机存取存储器装置的详细的集成芯片结构的剖面示意图，电阻式随机存取存储器装置具有帽盖层。集成芯片400包括设置于半导体基底402中的阱区404。晶体管403布置于阱区404中。晶体管403包括源极区406s，源极区406s通过沟道区405与漏极区406d隔开。栅极结构408布置于沟道区405上方。栅极结构408包括栅极电极412，栅极电极412通过栅极介电层410与沟道区405隔开。在一些实施例中，晶体管403可布置于半导体基底402中的隔离区414(例如浅沟槽隔离区)之间。
第一层间介电结构418布置于半导体基底402上方。在一些实施例中，第一层间介电结构418可包括一个或多个氧化物、低介电常数介电质或极低低介电常数介电质。第一层间介电结构418围绕包含接点416a、金属线层416b和金属导通孔层416c的多个内连接层。在一些实施例中，接点416a、金属线层416b和金属导通孔层416c可包括铜、钨及/或铝。金属线层416b包括源极线SL，源极线SL包括电性耦接至源极区406s的第一内连接线。在一些实施例中，源极线SL可布置于第二金属线层中，第二金属线层通过接点、第一金属线层和第一金属导通孔层连接至源极区406s。金属线层416b还包括字元线WL，字元线WL包括电性耦接至栅极电极412的第二内连接线。在一些实施例中，字元线WL可布置于第一金属线层中，第一金属线层通过接点连接至栅极电极412。
电阻式随机存取存储器装置420布置于第一层间介电结构418上方。电阻式随机存取存储器装置420包括底部电极118，底部电极118通过埋置于下介电层114中的阻挡层116与第一层间介电结构418垂直地隔开。阻挡层116通过多个下内连接层106电性连接至漏极区406d，下内连接层106包含多个接点416a、金属线层416b和金属导通孔层416c。电阻式随机存取存储器装置420还包括位于下电极结构108与上电极结构112之间的转换层110。上电极结构112包含覆盖层120和顶部电极122。帽盖层130和侧壁间隙壁128布置于上电极结构112的任一侧上。
图5-图16显示依据一些实施例的形成包括电阻式随机存取存储器装置的集成芯片的各种阶段的剖面示意图500-1600，电阻式随机存取存储器装置具有被配置来提供耐久度和数据保存的良好平衡的帽盖层。虽然图5-图16为有关于方法，可以理解的是，图5-图16公开的结构不限于此方法，而可独立作为独立于此方法的结构。
如图5的剖面示意图500所示，下内连接层106形成于基底102上的下层间介电(ILD)结构104中。基底102可为任何类型的半导体本体(例如硅、SiGe、绝缘层上覆半导体(semiconductor-on-insulator，SOI)等)，例如半导体晶片及/或晶片上的一个或多个晶粒，以及与其相关的任何其他类型的半导体及/或外延层。在一些实施例中，下内连接层106可通过选择性蚀刻下层间介电结构104(例如氧化物、低介电常数介电质或极低介电常数介电质)形成，以定义下层间介电结构104中的开口。接着，沉积金属(例如铜、铝等)来填充开口，并实施平坦化工艺(例如化学机械平坦化工艺)以移除多余的金属。
下介电层502形成于下内连接层106和下层间介电结构104之上。在一些实施例中，下介电层502可包括氮化硅(SiN)、碳化硅(SiC)或类似组成的介电膜。在一些实施例中，下介电层502可通过沉积技术(例如物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)、等离子体增强化学气相沉积(plasmaenhanced CVD，PE-CVD)、原子层沉积(atomic layer deposition，ALD)、溅镀等)形成至在约
Figure BDA0001586216440000111
与约
Figure BDA0001586216440000112
之间的范围的厚度。
如图6的剖面示意图600所示，第一掩模层602形成于下介电层(图5的下介电层502)上方。接着，将下介电层(图5的下介电层502)未被第一掩模层602覆盖的区域暴露于第一蚀刻操作604(例如干蚀刻剂)，以形成下介电层114。第一蚀刻操作604定义出下介电层114中的开口606，开口606延伸通过下介电层114至下内连接层106。
如图7的剖面示意图700所示，层叠下电极702形成于下内连接层106和下介电层114上方。在一些实施例中，层叠下电极702通过沉积一个或多个下电极膜形成。举例来说，层叠下电极702可通过沉积第一下电极膜704，后续在第一下电极膜704上方形成第二下电极膜706来形成。
第一下电极膜704从开口606中延伸至覆盖下介电层114的位置。在一些实施例中，第一下电极膜704可例如包括铜(Cu)、氮化钽(TaN)或氮化钛(TiN)。在一些实施例中，第一下电极膜704可顺应下介电层114并接触下内连接层106。后续可实施平坦化工艺(例如化学机械平坦化工艺)。在一些实施例中，蚀刻工艺和平坦化工艺使第一下电极膜704具有约
Figure BDA0001586216440000117
的厚度。
第二下电极膜706形成于第一下电极膜704上方。在一些实施例中，第二下电极膜706可包括钽(Ta)、钛(Ti)、氮化钛(TiN)、氮化铪(HfN)或氮化钽(TaN)。在一些实施例中，第二下电极膜706可形成至在约
Figure BDA0001586216440000113
与约
Figure BDA0001586216440000114
之间的范围的厚度。在沉积第二下电极膜706之后，后续可实施平坦化工艺(例如化学机械平坦化工艺)。
转换元件708形成于第二下电极膜706上方。转换元件708包括上述的转换材料，且可例如为高介电常数介电材料(例如一种或多种金属的氧化物)。转换元件708可形成至约
Figure BDA0001586216440000115
与约
Figure BDA0001586216440000116
之间的范围的厚度。
层叠下电极702和转换元件708可通过沉积技术(例如物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、溅镀、原子层沉积等)的方式形成。在一些实施例中，层叠下电极702和转换元件708可通过个别的沉积工艺形成。在一些实施例中，层叠下电极702和转换元件708可原位(in-situ)(例如在不破坏真空的加工腔体中)沉积。
在一些实施例中，如图8的剖面示意图800所示，覆盖膜802可形成于转换元件708上方。在各种实施例中，覆盖膜802可包括金属(例如钛(Ti)、铪(Hf)、铂(Pt)、铝(Al)或类似物)或金属氧化物(例如氧化钛(TiOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锗(GeOx)、氧化铯(CeOx)或类似物)。在一些其他实施例中，可在形成转换元件708之前形成覆盖膜802，使得覆盖膜802在层叠下电极702与转换元件708之间。在一些实施例中，覆盖膜802可通过沉积技术(例如物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、溅镀、原子层沉积等)的方式形成。
如图9的剖面示意图900所示，上电极膜902形成于转换元件708及/或覆盖膜802上方。在一些实施例中，上电极膜902可包括金属，例如钛(Ti)及/或钽(Ta)。在一些实施例中，上电极膜902可通过沉积技术(例如物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、溅镀、原子层沉积等)的方式形成。
如图10的剖面示意图1000所示，在上电极膜(图9的上电极膜902)上实施第一图案化工艺。在一些实施例中，第一图案化工艺包括在上电极膜(图9的上电极膜902)上方形成硬掩模层1002，并随后将上电极膜(图9的上电极膜902)暴露于第二蚀刻操作1004，第二蚀刻操作1004被配置为通过选择性蚀刻上电极膜(图9的上电极膜902)的未遮蔽部分来定义出上电极结构112。在一些实施例中，第二蚀刻操作1004也可移除覆盖膜(图8的覆盖膜802)的未遮蔽部分。
在各种实施例中，第二蚀刻操作1004可通过使用具有包括氟物质(例如CF4、CHF3、C4F8等)的蚀刻化学物的干蚀刻剂或包括氢氟酸(HF)的湿蚀刻剂来实施。在一些实施例中，第一图案化工艺可缩小硬掩模层1002的厚度。举例来说，在一些实施例中，第一图案化工艺可缩小硬掩模层1002在约70％与约85％之间的范围的厚度(例如从约
Figure BDA0001586216440000121
缩小至约
Figure BDA0001586216440000122
)。
一般来说，图案化工艺不会停止在转换元件的顶部，因此，可能发生一些过蚀刻转换元件708的情况。举例来说，在遮蔽区域1006中，在硬掩模层1002下方的转换元件708可具有转换元件708初始沉积的原始厚度t1。在硬掩模层1002之外的未遮蔽区域1008中，可能过蚀刻转换元件708，进而将转换元件708的厚度缩小距离d至缩小的厚度t2。
如图11的剖面示意图1100所示，帽盖层1102形成于基底102上方。帽盖层1102具有第一上表面1104和第二上表面1106。在一些实施例中，可通过使用沉积技术(例如物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积、溅镀等)在基底102上方沉积帽盖材料来形成帽盖层1102。帽盖层1102由与转换元件708的转换材料相似的帽盖材料组成。因此，转换元件708和帽盖层1102可由具有相似特性的高介电常数介电材料组成。
在一些实施例中，可形成帽盖层1102具有依据转换元件708被过蚀刻的距离d的厚度。在这些实施例中，帽盖层1102的第一上表面1104与覆盖层120的最下表面共线。在其他实施例中，可形成帽盖层1102具有大于转换元件708被过蚀刻的距离d的厚度。在这些实施例中，帽盖层1102的第一上表面1104在覆盖层120的最下表面之上(即第一上表面1104到层叠下电极702的距离大于覆盖层120的最下表面到层叠下电极702的距离)。在一些实施例中，沉积帽盖层1102可具有例如
Figure BDA0001586216440000131
的预定的厚度。因为帽盖层1102包括与转换材料相似的材料，所以帽盖层1102用于增加转换元件708在角落134的厚度。
如图12的剖面示意图1200所示，侧壁间隔层1202(或简称为间隔层)通过使用沉积技术(例如物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积、溅镀等)沉积于基底102上方。在各种实施例中，侧壁间隔层1202可包括氮化硅、二氧化硅(SiO2)、氮氧化硅(例如SiON)或相似材料。在各种实施例中，侧壁间隔层1202可形成至约
Figure BDA0001586216440000132
与约
Figure BDA0001586216440000133
之间的范围的厚度。
如图13的剖面示意图1300所示，随后以第三蚀刻操作1302蚀刻侧壁间隔层(图12的侧壁间隔层1202)来从水平表面移除侧壁间隔层(图12的侧壁间隔层1202)，留下沿上电极结构112两侧的侧壁间隔层(图12的侧壁间隔层1202)作为第一侧壁间隙壁128a和第二侧壁间隙壁128b，统称为侧壁间隙壁128。
如图14的剖面示意图1400所示，在转换层110和下电极结构108上实施第二图案化工艺。在一些实施例中，第二图案化工艺以包括硬掩模层124和侧壁间隙壁128的掩模将转换元件(图13的转换元件708)和层叠下电极(图13的层叠下电极702)选择性地暴露于第四蚀刻操作1402。第四蚀刻操作1402被配置为移除转换元件(图13的转换元件708)和层叠下电极(图13的层叠下电极702)的未遮蔽部分。第四蚀刻操作1402也可缩小硬掩模层124的厚度。在各种实施例中，第四蚀刻操作1402可包括干蚀刻剂或湿蚀刻剂。
在一些实施例中，第二图案化工艺可缩小下介电层114的未遮蔽区域1008的厚度。举例来说，在一些实施例中，第二图案化工艺可缩小下介电层114的未遮蔽区域1008在约20％与约35％之间的范围的厚度(例如从约
Figure BDA0001586216440000141
缩小至约
Figure BDA0001586216440000142
)。通过缩小下介电层114的未遮蔽区域1008的厚度，使得下介电层114在底部电极118下方具有比在底部电极118之外更大的厚度。
再者，第二图案化工艺可移除可移除帽盖层1102的第二上表面(图11的第二上表面1106)，留下沿上电极结构112两侧的帽盖层(图11的帽盖层1102)作为第一帽盖层130a和第二帽盖层130b，统称为帽盖层130。第一帽盖层130a布置于第一侧壁间隙壁128a与第一上电极侧壁132a之间，且第二帽盖层130b布置于第二侧壁间隙壁128b与第二上电极侧壁132b之间。
如图15的剖面示意图1500所示，第一上介电层1502形成于基底102上方。在一些实施例中，第二上介电层1504形成于第一上介电层1502上方。上层间介电(ILD)层1506随后形成于第二上介电层1504上方。第一上介电层1502具有邻接底部电极118、转换层110和侧壁间隙壁128的侧壁的第一侧。第一上介电层1502的第一侧也邻接硬掩模层124。第一上介电层1502具有邻接第二上介电层1504的第二侧。
如图16的剖面示意图1600所示，上金属导通孔126形成于邻接顶部电极122的位置。在一些实施例中，可通过蚀刻上层间介电层1506形成延伸通过第一上介电层1502、第二上介电层1504和硬掩模层124到达顶部电极122的开口来形成上金属导通孔126。接着，以金属(例如铜及/或铝)填充开口来形成上金属导通孔126。
图17显示依据一些实施例的用以形成包括电阻式随机存取存储器装置的集成芯片的图5-图16的方法1700的流程图，电阻式随机存取存储器装置具有帽盖层。
虽然以下将方法1700显示并描述为一系列的动作或事件，但应当理解的是，这些动作或事件的显示顺序不应被解释为具有限制意义。举例来说，一些动作可以不同的顺序发生及/或同时与本文显示及/或描述的其他动作或事件同时发生。此外，可能并非需要所有显示的动作来实施一个或多个本文描述的方面或实施例。再者，本文描述的一个或多个动作可以在一个或多个单独的动作及/或阶段中执行。
在步骤1702中，在由设置于半导体基底上方的下层间介电(ILD)层围绕的下内连接层上方形成下介电层。图5显示依据步骤1702的剖面示意图500的一些实施例。
在步骤1704中，选择性蚀刻下介电层，以定义延伸通过下介电层来暴露出下内连接层的开口。图6显示依据步骤1704的剖面示意图600的一些实施例。
在步骤1706中，在下内连接层和下介电层上方形成层叠下电极。此外，在层叠下电极上方沉积转换元件。转换元件具有转换元件外侧壁。图7显示依据步骤1706的剖面示意图700的一些实施例。
在步骤1708中，形成一个或多个上电极膜。在一些实施例中，一个或多个上电极膜包含覆盖层。图8和图9显示依据步骤1708的剖面示意图800和900的一些实施例。
在步骤1710中，在一个或多个上电极膜上实施第一图案化工艺。第一图案化工艺定义具有上电极侧壁的上电极。在一些实施例中，第一图案化工艺过蚀刻转换元件。图10显示依据步骤1710的剖面示意图1000的一些实施例。
在步骤1712中，在上电极结构上方以及沿上电极侧壁至转换元件顺应性沉积帽盖层。帽盖层具有从转换元件的角落沿上电极侧壁垂直延伸的垂直部分以及从角落水平延伸至转换元件外侧壁的水平部分。图11显示依据步骤1712的剖面示意图1100的一些实施例。
在步骤1714中，在帽盖层上方以及上电极结构的两侧上形成侧壁间隙壁。图12和图13显示依据步骤1714的剖面示意图1200和1300的一些实施例。
在步骤1716中，使用第二图案化工艺来选择性地图案化转换元件和层叠下电极，以定义转换层和下电极结构。图14显示依据步骤1716的剖面示意图1400的一些实施例。
在步骤1718中，在下层间介电层上方形成上层间介电层。图15显示依据步骤1718的剖面示意图1500的一些实施例。
在步骤1720中，在顶部电极上形成上内连接层的上金属导通孔。图16显示依据步骤1720的剖面示意图1600的一些实施例。
因此，本公开实施例涉及具有被配置来为电阻式随机存取存储器装置提供电阻式随机存取存储器的耐久度和数据保存的良好平衡的帽盖层的电阻式随机存取存储器(RRAM)装置以及相关的形成方法。
在一些实施例中，本公开实施例涉及电阻式随机存取存储器(RRAM)装置。电阻式随机存取存储器装置包含下电极结构位于导电下内连接层上方，上电极结构位于下电极结构上方，以及转换层位于下电极结构与上电极结构之间。转换层具有转换层外侧壁。电阻式随机存取存储器装置也包含帽盖层，帽盖层具有从转换层的角落沿上电极侧壁垂直延伸的垂直部分，帽盖层具有从转换层的角落水平延伸至转换层外侧壁的水平部分。
在一些实施例中，该帽盖层包括与该转换层相同的材料。
在一些实施例中，该转换层和该帽盖层为高介电常数介电质。
在一些实施例中，该转换层为氧化铪，且该帽盖层为氧化铪、二氧化铪、氧化铝铪、氧化硅铪的其中一者。
在一些实施例中，该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度。
在一些实施例中，该第一厚度大于该第二厚度一距离，且其中该帽盖层的该水平部分具有对应于该距离的一帽盖层厚度。
在一些实施例中，该帽盖层具有约
Figure BDA0001586216440000161
的一帽盖层厚度。
在一些实施例中，该上电极结构还包括一覆盖层，设置于一导电顶部电极与该转换层之间。
在一些实施例中，还包括一侧壁间隙壁，通过该帽盖层与该上电极侧壁隔开。
在一些其他实施例中，本公开实施例涉及电阻式随机存取存储器(RRAM)装置。电阻式随机存取存储器装置包含下电极结构位于由下层间介电(ILD)层围绕的下内连接层上方。上电极结构位于下电极结构上方，且转换层位于下电极结构与上电极结构之间。电阻式随机存取存储器装置也包含帽盖层，帽盖层接触转换层的上表面并沿上电极结构的最外侧壁和转换层的侧壁设置，其中帽盖层包括高介电常数介电材料。
在一些实施例中，该帽盖层包括与该转换层相同的材料。
在一些实施例中，该帽盖层包括铪、铝、锆、钽、镧、钛、钒或铌的氧化物。
在一些实施例中，还包括多个侧壁间隙壁，设置于该上电极结构的两侧上，其中所述多个侧壁间隙壁通过该帽盖层与该上电极结构横向隔开。
在一些实施例中，该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度。
在一些实施例中，该第一厚度大于该第二厚度一距离，且其中该帽盖层的水平部分具有对应于该距离的一帽盖层厚度。
在一些实施例中，该帽盖层具有约
Figure BDA0001586216440000171
的一帽盖层厚度。
在一些实施例中，该上电极结构还包括一覆盖层，设置于一导电顶部电极与该转换层之间。
在另外一些其他实施例中，本公开实施例涉及电阻式随机存取存储器(RRAM)装置的制造方法。此方法包含在下内连接层上方形成层叠下电极，转换元件形成于层叠下电极上方。此外，此方法包含在转换元件上方形成一个或多个上电极膜。此方法也包含图案化一个或多个上电极膜，以形成具有上电极侧壁的上电极结构。帽盖层顺应性沉积于上电极结构上方以及沿上电极侧壁至转换元件。此方法更包含图案化层叠下电极，以形成下电极结构和转换层。
在一些实施例中，该转换层和该帽盖层为高介电常数介电质。
在一些实施例中，该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度，且其中该第一厚度大于该第二厚度一距离，且其中该帽盖层具有对应于该距离的一帽盖层厚度。
前述内文概述了许多实施例的特征，使本领域普通技术人员可以从各个方面更佳地了解本公开实施例。本领域普通技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。举例来说，虽然本公开实施例描述氧气阻挡层在多层上电极中，应当理解的是，氧气阻挡层并不限于上电极。相反地，氧气阻挡层也可或替代地存在于多层下电极中。
本领域普通技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (19)

1.一种半导体装置，包括:
一下电极结构，位于一导电下内连接层上方；
一上电极结构，位于该下电极结构上方，其中该上电极结构具有一上电极侧壁；
一转换层，位于该下电极结构与该上电极结构之间，其中该转换层具有一边缘区段及一突出中间区段，该突出中间区段的上表面高于该边缘区段的上表面；以及
一帽盖层，具有从该转换层的角落沿该上电极侧壁垂直延伸的一垂直部分以及从该转换层的角落水平延伸至该转换层的外侧壁的一水平部分。
2.如权利要求1所述的半导体装置，其中该帽盖层包括与该转换层相同的材料。
3.如权利要求2所述的半导体装置，其中该转换层和该帽盖层为高介电常数介电质。
4.如权利要求2所述的半导体装置，其中该转换层为氧化铪，且该帽盖层为氧化铪、二氧化铪、氧化铝铪、氧化硅铪的其中一者。
5.如权利要求1所述的半导体装置，其中该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度。
6.如权利要求5所述的半导体装置，其中该第一厚度大于该第二厚度一距离，且其中该帽盖层的该水平部分具有对应于该距离的一帽盖层厚度。
7.如权利要求1所述的半导体装置，其中该帽盖层具有
Figure FDA0003714575330000011
的一帽盖层厚度。
8.如权利要求1所述的半导体装置，其中该上电极结构还包括一覆盖层，设置于一导电顶部电极与该转换层之间。
9.如权利要求1所述的半导体装置，还包括一侧壁间隙壁，通过该帽盖层与该上电极侧壁隔开。
10.一种半导体装置，包括:
一下电极结构，位于由一下层间介电层围绕的一下内连接层上方；
一上电极结构，位于该下电极结构上方；
一转换层，位于该下电极结构与该上电极结构之间，其中该转换层具有一边缘区段及一突出中间区段，该突出中间区段的上表面高于该边缘区段的上表面；以及
一帽盖层，接触该转换层的该边缘区段的上表面并沿该上电极结构的最外侧壁和该转换层的侧壁设置，具有从该转换层的角落沿该上电极侧壁垂直延伸的一垂直部分以及从该转换层的角落水平延伸至该转换层的外侧壁的一水平部分，其中该帽盖层包括高介电常数介电材料。
11.如权利要求10所述的半导体装置，其中该帽盖层包括与该转换层相同的材料。
12.如权利要求11所述的半导体装置，其中该帽盖层包括铪、铝、锆、钽、镧、钛、钒或铌的氧化物。
13.如权利要求10所述的半导体装置，还包括多个侧壁间隙壁，设置于该上电极结构的两侧上，其中所述多个侧壁间隙壁通过该帽盖层与该上电极结构横向隔开。
14.如权利要求10所述的半导体装置，其中该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度。
15.如权利要求14所述的半导体装置，其中该第一厚度大于该第二厚度一距离，且其中该帽盖层的水平部分具有对应于该距离的一帽盖层厚度。
16.如权利要求10所述的半导体装置，其中该帽盖层具有
Figure FDA0003714575330000021
的一帽盖层厚度。
17.如权利要求10所述的半导体装置，其中该上电极结构还包括一覆盖层，设置于一导电顶部电极与该转换层之间。
18.一种半导体装置的制造方法，包括:
在一下内连接层上方形成一层叠下电极；
在该层叠下电极上方形成一转换元件；
在该转换元件上方形成一个或多个上电极膜；
图案化该一个或多个上电极膜，以形成具有一上电极侧壁的一上电极结构；以及
在该上电极结构上方以及沿该上电极侧壁至该转换元件顺应性沉积一帽盖层；以及
图案化该层叠下电极，以形成一下电极结构和一转换层，其中该转换层具有一边缘区段及一突出中间区段，该突出中间区段的上表面高于该边缘区段的上表面；
其中该上电极结构包含一顶部电极和一硬掩模层，且其中该转换层在该硬掩模层下方的一遮蔽区域中具有一第一厚度以及不在该硬掩模层下方的至少一未遮蔽区域中具有一第二厚度，且其中该第一厚度大于该第二厚度一距离，且其中该帽盖层具有对应于该距离的一帽盖层厚度。
19.如权利要求18所述的半导体装置的制造方法，其中该转换层和该帽盖层为高介电常数介电质。
CN201810172320.3A 2017-09-25 2018-03-01 半导体装置及其制造方法 Active CN109560194B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762562556P 2017-09-25 2017-09-25
US62/562,556 2017-09-25
US15/793,095 2017-10-25
US15/793,095 US10176866B1 (en) 2017-09-25 2017-10-25 Recap layer scheme to enhance RRAM performance

Publications (2)

Publication Number Publication Date
CN109560194A CN109560194A (zh) 2019-04-02
CN109560194B true CN109560194B (zh) 2023-04-07

Family

ID=64815729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810172320.3A Active CN109560194B (zh) 2017-09-25 2018-03-01 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10176866B1 (zh)
KR (1) KR102146761B1 (zh)
CN (1) CN109560194B (zh)
DE (1) DE102018122339A1 (zh)
TW (1) TWI685135B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476416B2 (en) * 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11437573B2 (en) 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US10361367B1 (en) * 2018-07-17 2019-07-23 International Business Machines Corporation Resistive memory crossbar array with top electrode inner spacers
CN111799370B (zh) * 2019-04-09 2023-10-27 华邦电子股份有限公司 存储器装置及其制造方法
US11183503B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US11011702B2 (en) 2019-08-07 2021-05-18 Winbond Electronics Corp. Memory devices and methods for forming the same
US11309491B2 (en) 2019-08-26 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage structure for improving memory cell reliability
TWI803742B (zh) * 2019-10-18 2023-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製作方法
US11696521B2 (en) 2019-10-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. High electron affinity dielectric layer to improve cycling
US11121315B2 (en) * 2020-01-03 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425232A (zh) * 2013-09-09 2015-03-18 格罗方德半导体公司 半导体设备的硅化
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN105280812A (zh) * 2014-07-16 2016-01-27 台湾积体电路制造股份有限公司 用于rram的保护侧壁技术
CN105826466A (zh) * 2015-01-26 2016-08-03 台湾积体电路制造股份有限公司 改进的电阻式随机存取存储器（rram）结构
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
CN107039585A (zh) * 2015-11-13 2017-08-11 台湾积体电路制造股份有限公司 用于rram结构的底部电极、rram单元及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
JP2010225872A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
TWI433364B (zh) * 2009-12-29 2014-04-01 Ind Tech Res Inst 電阻式記憶元件及其製造方法
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US9312482B2 (en) * 2013-03-15 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9876167B2 (en) * 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9450183B2 (en) * 2014-08-12 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure having top electrode with protrusion
TWI529987B (zh) * 2014-08-27 2016-04-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9792987B1 (en) * 2016-07-21 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425232A (zh) * 2013-09-09 2015-03-18 格罗方德半导体公司 半导体设备的硅化
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN105280812A (zh) * 2014-07-16 2016-01-27 台湾积体电路制造股份有限公司 用于rram的保护侧壁技术
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
CN105826466A (zh) * 2015-01-26 2016-08-03 台湾积体电路制造股份有限公司 改进的电阻式随机存取存储器（rram）结构
CN107039585A (zh) * 2015-11-13 2017-08-11 台湾积体电路制造股份有限公司 用于rram结构的底部电极、rram单元及其形成方法

Also Published As

Publication number Publication date
DE102018122339A1 (de) 2019-03-28
KR102146761B1 (ko) 2020-08-25
CN109560194A (zh) 2019-04-02
KR20190035550A (ko) 2019-04-03
TW201916423A (zh) 2019-04-16
US10176866B1 (en) 2019-01-08
TWI685135B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN109560194B (zh) 半导体装置及其制造方法
US11094744B2 (en) Interconnect landing method for RRAM technology
TWI728205B (zh) 電阻式隨機存取記憶體裝置、記憶體裝置及其形成方法
CN109585646B (zh) 存储器装置及其制造方法
TWI594405B (zh) 積體電路及其製造方法
KR102295994B1 (ko) 메모리 디바이스에 대한 비아 랜딩 향상
TWI695498B (zh) 積體晶片及其形成方法
KR102436169B1 (ko) 낮은 접촉 저항을 가지는 상부 전극 비아
US8445991B2 (en) Semiconductor device with MIM capacitor and method for manufacturing the same
US11296147B2 (en) Method for manufacturing memory device having spacer
TW202010158A (zh) 記憶體裝置及其形成方法
US20240114698A1 (en) Semiconductor device
JP6510678B2 (ja) 予備パターン化された底部電極及び酸化障壁上に強誘電体ランダムアクセスメモリを製造する方法
CN113745238A (zh) 三维存储器件和方法
CN116314120A (zh) 半导体器件及其形成方法
CN115528034A (zh) 记忆体单元、记忆体装置和其形成方法
US7728368B2 (en) Semiconductor device and method of manufacturing the same
JP2009081229A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant